RISC-V ソフトコア VexRiscv の始め方（その1） • IoT ソフトウェア設計のファームロジックス [相模原]How an FPGA beginner (or me) start evaluation of VexRiscv. 前々回の宿題で、nextpnr を動かした後は picorv32 の詳細を勉強しようと思ってましたが、ちょっと方針を変更して、VexRiscv をいじってみようと思います。その理由としては、 VexRiscv ではキャッシュコントローラが提供されていること（RAM をあまり持たない FPGA、SPI フラッシュメモリを持っている TinyFPGA BX では、命令キャッシュの有り無しでは性能に大きな差が出そうなこと） 5段パイプラインで設計されており、パイプラインハザードに対する bypass 処理も可能なこと picorv32 よりも f_MAX が高そうなこと（これは評価途中で分かります） Zephyr OS が対応しているらしいこと などがあります。 FPGA と R
iCE40-HX8K（FPGA）でRISC-Vシステムを動かしてみた
