Scribd
Cargar
363 vistas

Practico 6

Este documento presenta 8 ejercicios sobre circuitos lógicos digitales como decodificadores, multiplexores, comparadores y funciones aritméticas. El primer ejercicio pide explicar el funcionamiento de un decodificador 74x138 y como conectar varios para implementar decodificadores más grandes. El segundo ejercicio propone minimizar un decodificador decimal. Los ejercicios 3 y 4 tratan sobre codificadores y multiplexores para implementar funciones lógicas. Los ejercicios 5 al 8 se enfocan en demultiplexores, comparadores de números,

Cargado por

Ronald Requejo Samame
Derechos de autor
© Attribution Non-Commercial (BY-NC)
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
363 vistas

Practico 6

Este documento presenta 8 ejercicios sobre circuitos lógicos digitales como decodificadores, multiplexores, comparadores y funciones aritméticas. El primer ejercicio pide explicar el funcionamiento de un decodificador 74x138 y como conectar varios para implementar decodificadores más grandes. El segundo ejercicio propone minimizar un decodificador decimal. Los ejercicios 3 y 4 tratan sobre codificadores y multiplexores para implementar funciones lógicas. Los ejercicios 5 al 8 se enfocan en demultiplexores, comparadores de números,

Cargado por

Ronald Requejo Samame
Derechos de autor
© Attribution Non-Commercial (BY-NC)
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 3

UNIVERSIDAD CATLICA DEL URUGUAY. CURSO DE ELECTRNICA I - 2005.

Repartido de Ejercicios 6.
Decodificadores, Multiplexores, funciones aritmticas. Ejercicio 1: a) El diagrama de la figura corresponde a un decodificador 74x138. Explique qu pasa con las salidas, en funcin del valor de las lneas de habilitacin G1, /G2A y /G2B. b) Indique como conectara varios 74x138, para implementar un decodificador de 4 a16 lneas, o uno de 5 a 32.

Ejercicio 2: Suponga que se le ha solicitado disear un nuevo componente, un decodificador decimal que est optimizado para aplicaciones en las cuales se espera que se presenten solamente entradas decimales (0 a 9). Cmo puede minimizarse el costo de un decodificador de esta clase en comparacin con otro que es simplemente un decodificador de 4 a 16 con seis salidas eliminadas? Escriba las ecuaciones lgicas para todas las diez salidas del decodificador minimizado, suponiendo entradas y salidas activas por nivel alto. (no se supondr que existen lneas de habilitacin en este caso). Ejercicio 3: Dibuje el diagrama lgico para un codificador 16 a 4 utilizando solamente 4 compuertas NAND de 8 entradas. Cules son los niveles activos de las entradas y salidas de su diseo? Ejercicio 4: Busque la hoja de datos del multiplexor 74x151. Demuestre cmo realizar un multiplexor de 18 bits y 4 entradas que en los 18 bits de su salida presente la palabra adecuada de entrada segn la tabla. A[17:0], B[17:0], C[17:0], D[17:0], y la salida Z[17:0] son

palabras digitales de 18 bits cada una; las seales de control son S[2:0]. Deber utilizar 18 74x151 para la tarea.

S2 0 0 0 0 1 1 1 1

S1 0 0 1 1 0 0 1 1

S0 0 1 0 1 0 1 0 1

Salida Z A B A C A D A B

Ejercicio 4: Mediante un multiplexor de 2n a 1 lnea, se puede implementar rpidamente cualquier funcin lgica de n bits. Indique cmo conectara 1 o varios 74x151, para implementar las siguientes funciones lgicas: a) F = A,B,C (1,2,5,6,7 ) b)
F = W, X, Y, Z (0,2,4,6,7,8,9,13)

Ejercicio 5: El diagrama de la figura corresponde a un demultiplexor con dos bits de datos (D1, /D2), y 2 bits de control (A,B). Para su funcionamiento normal, las lneas de control /1G, /2G deben estar a 0. En ese caso, A,B seleccionan hacia qu salida se dirigen las entradas, aunque no es exactamente igual con D1, y /D2. a) Indicar qu pasa con las salidas si /1G, o /2G son 1. b) Dibujar una tabla de la verdad indicando el valor de las salidas en funcin de A,B, D1, /D2. c) Mostrar que si conectamos juntas D1, y /D2 (llamemos a este nodo C), entonces el circuito se comporta como un decodificador de 3 a 8 donde sus entradas son A,B, y C.

Ejercicio 6: Una central telefnica tiene 128 abonados que se deben comunicar entre s. La serie de bits que contiene la voz que SALE del telfono de cada abonado se conecta a un demultiplexor de 1 a 8 que lo conecta a uno de 8 posibles buses por donde circula la conversacin. A su vez, cada abonado est tambin conectado mediante un multiplexor de 8 a 1, a los mismos 8 buses de manera de seleccionar por qu lnea vienen los bits que representan la voz que ENTRA a su telfono. El computador de la central telefnica es quien establece los bits de control y habilitacin de los multiplexores y demultiplexores, de manera que las conexiones se den en forma correcta. (a) Realice un esquema simplificado de la conexin de los abonados en la central digital (b) Es necesario que los demultiplexores tengan salida en tercer estado? y los multiplexores? (c) Cuntas conversaciones pueden estar sucediendo al mismo tiempo? Ejercicio 7: Se considera un circuito comparador que tenga como entrada dos palabras de 8 bits A[0:7] y B[0:7], y como salidas X (A=B), Y (A>B) y Z (A<B). Qu lgica adicional se necesitar para comparar dos nmeros de 16 bits empleando dos comparadores de 8 bits? Dibuje el circuito. Ejercicio 8: Las figuras muestran dos posibles esquemas para un circuito que determina el mximo o mnimo de dos nmeros de n bits. Si busco el mximo o el mnimo lo selecciona con la entrada Min/Max. La salida Z es el mayor o menor de (X,Y). Los multiplexores son en todos los casos de 2 entradas de n bits. (a) Cul de los dos circuitos es ms eficiente en cuanto a que el nmero de compuertas es menor? (b) Determine para el circuito de la derecha, la lgica adicional necesaria. (c) qu pasar si X e Y son iguales? (d) Busque especificaciones de los circuitos integrados 74x682, y 74x157 e implemente el circuito de la derecha utilizando dichos ICs y otras compuertas lgicas que fueran necesarias.
Nota: Cuando se habla de un 74x157 p.ej, nos referimos a que la x puede designar cualquier familia lgica, p.ej 74LS157, 74HCT157, 74157, etc.

También podría gustarte