UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÌA ELECTRÒNICA, ELÈCTRICA Y TELECOMUNICACIONES
Curso:CircuitosDigitales(laboratorio)Asunto:InformefinalNº3Ingeniero:Ing.OscarCasimiroPariascaAlumnos:TovarLaraDanielaIsabel12190138LeonardoMiguelVelasquezArriola12190034FelipeA.CarreñoGómez12190089JuanGianPaulRamosAcosta12190110
I.
OBJETIVO
1.
Analizar y verificar el funcionamiento de un comparador de magnitud
2.
Analizar y verificar el funcionamiento de un generador de paridad 3.
Analizar y verificar el funcionamiento de circuitos combinacionales
II.
MATERIALES y EQUIPO
CI. TTL: 74LS00, 74LS04, 74LS08, 74LS10, 74LS85, 74LS86, otras puertas básicas.
8 Diodos LED , 8 Resistencias R=120 ohm, % watt; display de ánodo común; microswitch de 8P8T
Protoboard. Alambre sólido AWG No. 22 diferentes colores; pelador de alambre; alicate de punta
Fuente de Voltaje C.C. regulada de 5 Voltios; Multímetro.
III.
MARCO TEORICO
CIRCUITO COMPARADOR
Son circuitos integrados combinacionales con uno o más pares de entradas que tienen como función comparar dos magnitudes binarias para determinar su relación. El comparador más básico, que determina si dos números son iguales, se consigue mediante una puerta XOR (or exclusiva), ya que su salida es 1 si los dos bits de entrada son diferentes y 0 si son iguales. Muchos comparadores poseen además de la salida de igualdad, dos salidas más que indican cual de los números colocados a la entrada es mayor (M) que el otro, o bien es menor (m) que el otro. Vamos a implementar un circuito comparador de dos bits empleando puertas elementales, para lo que, en primer lugar escribiremos su tabla de verdad. Con lo que las funciones canónicas serán: O bien como I=1 solo cuando M=m=0 Que equivale a leer los 0 de la tabla de verdad de I. Con lo que al implementar la función lógica quedará el siguiente circuito: Generalmente estos circuitos combinacionales no suelen cablearse, vienen en
cascada que permiten utilizar varios comparadores para comparar números binarios de más de 4 bits: Entradas A B Salidas I M m 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0
Se usa un comparador para los 4 bits menos significativos de los 2 números y se aplica su salida a la entrada en cascada del siguiente que compara los bits de mayor significación, proporcionando el resultado final.
GENERADOR DE PARIDAD
Los circuitos electrónicos digitales se basan en la transmisión y el procesamiento de información, lo que hace necesario verificar que la información recibida es igual a la emitida; no suelen producirse errores, por lo que cuando ocurren en la mayoría de los casos el error en la transmisión se produce en un único bit. El método más sencillo y eficaz de comprobación de la transmisión de datos consiste en añadir a la información transmitida un bit más, con la misión de que el número de 1 transmitidos en total sea par (paridad par), o impar (paridad impar). Detectores/generadores de paridad Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el número de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit, sería como se muestra en la tabla de verdad: Entradas Salidas A B P I 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1 P = paridad par, es decir un número de 1 par. I = paridad impar, es decir un número de 1 impar. Las funciones canónicas serán: Cuya posible implementación se muestra en la figura: