Scribd
Cargar
86 vistas14 páginas

Teoría FSM

Este documento describe las máquinas de estado finitas (FSM), incluyendo que son circuitos secuenciales que progresan a través de un conjunto de estados controlados por una señal de reloj y señales de entrada. Las FSM contienen lógica de estado siguiente, memoria de estado y lógica de salida.

Cargado por

Jose Domingo Palomino Martinez
Derechos de autor
© © All Rights Reserved
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
Descargar como pdf o txt
86 vistas14 páginas

Teoría FSM

Este documento describe las máquinas de estado finitas (FSM), incluyendo que son circuitos secuenciales que progresan a través de un conjunto de estados controlados por una señal de reloj y señales de entrada. Las FSM contienen lógica de estado siguiente, memoria de estado y lógica de salida.

Cargado por

Jose Domingo Palomino Martinez
Derechos de autor
© © All Rights Reserved
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1/ 14

MQUINAS

DE ESTADO
Finite State Machines (FSM)
Clocked Synchronous State
Machines
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Clocked Synchronous State Machines
MQUINAS DE ESTADO SINCRNICAS TEMPORIZADAS
Circuito que progresa en secuencia a travs de un conjunto de
estados predeterminados, controlado por un reloj y por otras
seales de entrada.

State machine: Nombre genrico dado a esta clase de
circuitos secuenciales (comnmente usados
para controlar eventos).
Clocked : Los elementos de almacenamiento son
controlados por la entrada de reloj.
Synchronous : Todos los flip flops hacen uso de la misma
seal de reloj.




Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Finite State Machines
Estado: Conjunto de variables de estado cuyos valores en
cualquier tiempo contienen toda la informacin
acerca del pasado necesario para explicar el
comportamiento futuro del circuito.

Las variables de estado son valores binarios
correspondientes a seales lgicas en un circuito digital.

Un circuito con n variables de estado tiene 2
n
posibles estados.
Como 2
n
es un nmero finito, estos circuitos tambin son
conocidos como MQUINAS DE ESTADOS FINITOS.
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Lgica de Estado Siguiente
Next State Logic:
Lgica combinacional que determina el siguiente
estado con base en las condiciones del problema,
seales de entrada y estado actual.



NEXT-STATE
LOGIC
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Memoria de estado
State Memory:
Conjunto de flip flops que almacenan el estado
actual de la mquina. Todos los flip-flops tienen
seal de reloj comn.




STATE
MEMORY


^
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Lgica de Salida
Output Logic:
Est conformada por lgica combinacional que
determina el valor de la salida.



OUTPUT
LOGIC
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Clasificacin de las FSM
MOORE: las salidas dependen nicamente del estado
actual



MEALY: las salida dependen del estado actual y de las
entradas

Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Ejemplo FSM
Un simple flip-flop.


Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
FSM para alta velocidad
Para evitar meta-estabilidad, las salidas de la FSM deben:
Estar disponibles tan pronto como sea posible.
Mantener su valor durante todo el ciclo de reloj.

SOLUCIN: Codificar los estados de forma tal que las
variables de estado puedan ser usadas como salidas.
output-coded state assignment - Asignacin de estado
codificada por salida.
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Diseo de mquinas de estado
Especificar la secuencia del circuito y elaborar un
diagrama de estados. Este es el paso ms importante.
Opcional: Minimizar el nmero de estados.

Diagrama de estado (diagrama de transicin de estados):
Conjunto de estados y arcos etiquetados con expresiones de
transicin.
Cada arco tiene slo una expresin de transicin.
Las expresiones de transicin de arco (para cada estado) deben
ser mutuamente exclusivas y totalmente inclusivas.

Exclusin mutua: Slo una de las expresiones de arco es 1 para
cualquier combinacin.
Inclusin total: Alguna expresin es 1 para cada una de las
combinaciones.

Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Diseo de mquinas de estado
Obtener la tabla de estado a partir del diagrama de estados:
En esta tabla se listan todos los estados actuales y sus estados
siguientes para cada combinacin de estado actual valor de
entrada.

Escoger un set de variables de estado y asignar
combinaciones de variables de estado a los estados
nombrados.

Sustituir las combinaciones de variables de estado en la
tabla estado/salida para crear la tabla transicin/salida.

Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Diseo de mquinas de estado
Escoger un tipo de Flip Flop y construir una tabla de excitacin
que muestre los valores de entrada requeridos para obtener el
estado siguiente deseado para cada combinacin
estado/entrada.

Obtener las ecuaciones de excitacin de la tabla de excitacin.

Obtener las ecuaciones de salida de la tabla de transicin/salida.

Dibujar un diagrama lgico que presente los elementos de
almacenamiento de variables de estado e implemente las
ecuaciones de excitacin y de salida requeridas.
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Dnde puedo aprender ms?
R. TOCCI, N. Widmer, G. Moss, SISTEMAS DIGITALES -
Principios y aplicaciones, 10 Ed, Pearson Education,
2007.

T. FLOYD, Fundamentos de sistemas digitales, 9 Ed,
Pearson Education, 2006.
Sistemas Digitales
23357
Carlos A. Angulo Julio
[email protected]
Este documento ha sido preparado para su utilizacin
exclusiva en la orientacin del curso Sistemas Digitales
de la Escuela de Ingenieras Elctrica, Electrnica y de
Telecomunicaciones de la Universidad Industrial de
Santander.

Pertenece nicamente al autor y no puede utilizarse para
otro fin sin su consentimiento por escrito.

También podría gustarte