CD4046
CD4046
CD4046
INTEGRATES:
ESCOBAR, JEAN CARLOS
8-844-2046
HIDALGO, EUSEBIO
8-874-1025
MARCIAGA, CHRISTIAN
8-878-859
SANCHEZ, VICTOR
8-827-969
IV AO
PROFESORA:
ALVARO MUTURELL
FECHA:
MIERCOLES 2 DE DICIEMBRE 2015
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
Contenido
OBJETIVO DEL LABORATORIO.............................................................................. 3
INTRODUCCIN................................................................................................... 3
1.
2.
CONCLUCION..................................................................................................... 13
BIBLIOGRAFIA.................................................................................................... 14
INTRODUCCIN
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
Los PLL (Phase Locke Loop) o lazo por fase son usados principalmente en
aplicaciones de comunicaciones.
Por ejemplo, ellos recobran la seal de reloj de seales de datos digital,
recobran la portadora de seales de transmisin satelital, desempean la
modulacin y demodulacin en fase y en frecuencia y la sntesis de frecuencias
exactas para sintona en los receptores.
Algunas de las principales aplicaciones del PLL estn listadas a continuacin:
1. Recupera la Portadora de una transmisin satelital.
2. Recupera la Seal de Reloj de una transmisin digital.
3. Filtro de Rastreo.
4. Modulacin en Frecuencia.
5. Demodulacin en Frecuencia.
6. Modulacin en Fase.
7. Demodulacin en Fase.
8. Sntesis de Frecuencia.
Definitivamente es una herramienta imprtate la cual, como futuro ingenieros
debemos conocer y saber su esquema interno, su funcionamiento y sus
aplicaciones.
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
el
en la salida del
correspondiente
entrada, segn la
funcin inversa de la
figura 6.
que
la
frecuencia
de
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
COS/MOS
(cero
lgico =
30% de
(VDD
VSS);
uno
lgico =
70%
(VDD
VSS).
de
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
en
conduccin
por
un
tiempo
igual
la
diferencia
de
fase.
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
Muestra el diagrama esquemtico del VCO. Para asegurar el bajo consumo (70
w) es deseable que el filtro paso bajo consuma poco. Por ejemplo, en un filtro
RC, esta condicin requiere utilizar un alto valor de R y un pequeo valor de C.
(Por esta misma razn todas las resistencias exteriores son mayores de 10 K)
La entrada del VCO tampoco debe cargar o modificar las caractersticas del
filtro paso bajos. Por esto en el diseo se utiliza un MOSFET, canal n en la
configuracin de entrada, presentando una impedancia de entrada casi infinita,
y por tanto un elevado grado de libertad en la eleccin de los componentes del
filtro.
El circuito del VCO, mostrado en la Figura 9 opera del modo siguiente: Cuando
la entrada de inhibicin est en "low" (pata 5 a masa) P3 pasa a plena
conduccin, conectando efectivamente las fuentes de P1 y P2 a VDD . Nota:
Las P indican Mosfet canal P y las N indican que es canal N. Los transistores
P1 y P2 tambin conducirn por tener la puerta a cero voltios, al estar unida a
masa a travs de R2. La corriente que pasa por P1 depende de la impedancia
que presente R2//(R1+ la impedancia de N1) y de la tensin de alimentacin
Vdd. La corriente que pasar por P2 es la corriente imagen o espejo de la que
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
pasa por P1, por tanto, es igual a la que pasa por P1. La corriente que pasa por
P2 es la que cargar el condensador C1 alternativamente a travs de ( P5 y N2)
o de (P4 y N3). Cuando el condensador se carga a la tensin de la fuente se
produce la conmutacin a travs de la serie de puertas, que cambiarn las
polarizaciones de los transistores P5, N3 y P4, N2. Recordemos que cuando
conectamos la entrada (pata 14) a masa se descarga el condensador de filtro y
en la pata 9 tenemos un cero. Con la pata 9 a cero el transistor N1 no conduce,
pues el tipo n conduce con tensin positiva en la puerta, por tanto la
impedancia que presenta la Rama N1- R1 es infinita. La corriente que pasar
por P1 ser mnima y depender nicamente de R2. La corriente espejo por P2,
que carga el condensador tambin ser mnima y por tanto el tiempo de carga
ser mximo y la frecuencia de oscilacin mnima: fo= 2K/C1.R2 Vemos pues
que la frecuencia mnima slo depende de C1 y R2 aunque tambin de la
tensin de alimentacin, porque K depende de dicha tensin. La frecuencia de
oscilacin mxima depender bsicamente de R1. Si disminuimos R1
aumentar la corriente por P1 y por tanto P2 y el condensador C1 se cargar
en menos tiempo (mxima frecuencia).
CONSECUENCIAS:
Si aumentamos R1 bajar la frecuencia mxima.
Si aumentamos R2 bajar la frecuencia mnima.
Si aumentamos R1 y R2 tendremos un margen ms pequeo de trabajo.
Variando una y otra resistencia podemos variar el margen de enganche.
La R1 es un potencimetro.
La R2 es sustituible.
La R4 es un potencimetro que sirve para que el filtro de una contina sin
rippler.
N1 junto con la resistencia exterior R1 forman una configuracin de seguidor
por fuente. Mientras R1 es al menos un orden de magnitud superior a la
resistencia de conduccin de N1, la corriente a travs de R1 es linealmente
dependiente del voltaje de entrada del VCO. Esta corriente fluye a travs de
P1, el cual junto con P2 forman un circuito de " corriente imagen. La
resistencia exterior R2 aade una corriente constante adicional a travs de P1;
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
de
P2
es
efectivamente
igual
la
corriente
de
P1
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
CONCLUCION
El concepto de funcionamiento bsico del pll fue adquirido es de gran
importancia para nosotros definitivamente el cd 4046 no es un
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
de la
UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES
BIBLIOGRAFIA
Miyara, Federico. Amplificadores realimentados. Publicacin interna de la
ctedra. 2005. Disponible en Internet:
http://www.fceia.unr.edu.ar/enica3/realim.pdf
Miyara, Federico. Lazo de fijacin de fase . Publicacin interna de la ctedra.
2005. Disponible en Internet: http://www.fceia.unr.edu.ar/enica3/pll.pdf
Walter Mauricio Arias Medina. PLL: funcionamiento y aplicaciones. 2002 .
Disponible en Internet:
http://docentes.uni.edu.ni/fec/Alejandro.Mendez/monografia%20pll.pdf