UNIVERSIDAD DE PANAM

FACULTAD DE INFORMTICA, ELECTRNICA Y COMUNICACN

LABORATORIO DE INSTRUMENTACION
INFORME DEL LABORATORIO No. 2
TEMA:
CD4046 PLL DESCRIPCIN BSICA DE SU FUNCIONAMIENTO

INTEGRATES:
ESCOBAR, JEAN CARLOS

8-844-2046

HIDALGO, EUSEBIO

8-874-1025

MARCIAGA, CHRISTIAN

8-878-859

SANCHEZ, VICTOR

8-827-969

IV AO

PROFESORA:
ALVARO MUTURELL
FECHA:
MIERCOLES 2 DE DICIEMBRE 2015

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

Contenido
OBJETIVO DEL LABORATORIO.............................................................................. 3
INTRODUCCIN................................................................................................... 3
1.

BLOQUES FUNDAMENTALES DEL CD 4046...................................................4

2.

FUNCIONAMIENTO BSICO DEL PLL CD 4046...............................................5

2.1 DIAGRAMA DE BLOQUE DEL PLL CD4046..................................................7
2.2 COMPARADORES DE FASE I........................................................................7
2.3 COMPARADOR DE FASE II...........................................................................8
2.4 OSCILADOR CONTROLADO POR VOLTAJE (VCO).........................................9

CONCLUCION..................................................................................................... 13
BIBLIOGRAFIA.................................................................................................... 14

OBJETIVO DEL LABORATORIO

Comprender el funcionamiento interno del chip cd4046.

INTRODUCCIN

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

Los PLL (Phase Locke Loop) o lazo por fase son usados principalmente en
aplicaciones de comunicaciones.
Por ejemplo, ellos recobran la seal de reloj de seales de datos digital,
recobran la portadora de seales de transmisin satelital, desempean la
modulacin y demodulacin en fase y en frecuencia y la sntesis de frecuencias
exactas para sintona en los receptores.
Algunas de las principales aplicaciones del PLL estn listadas a continuacin:
1. Recupera la Portadora de una transmisin satelital.
2. Recupera la Seal de Reloj de una transmisin digital.
3. Filtro de Rastreo.
4. Modulacin en Frecuencia.
5. Demodulacin en Frecuencia.
6. Modulacin en Fase.
7. Demodulacin en Fase.
8. Sntesis de Frecuencia.
Definitivamente es una herramienta imprtate la cual, como futuro ingenieros
debemos conocer y saber su esquema interno, su funcionamiento y sus
aplicaciones.

1. BLOQUES FUNDAMENTALES DEL CD 4046

El diagrama de bloques de un PLL se muestra en la figura 1.

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

Fig. 1 Diagrama de bloques del PLL.

Consta fundamentalmente de tres bloques:
Comparador de fase.
Filtro paso bajo.
Oscilador controlado por voltaje (VCO).
Vamos a explicar el funcionamiento del CD 4046.
Tanto la salida del comparador de fase como la del VCO, son digitales, o sea,
slo pueden tomar los valores "0" (0 voltios) o "1" (tensin de alimentacin).
El comparador de fase examina la frecuencia de la seal de entrada (fi) y la
compara con la frecuencia de la seal de salida del VCO (fo). Si fi > fo, en su
salida aparece un "1". Es por esto que tal como se puede ven en la figura 1 el
VCO es en retroalimentacin de la seal de salida.
Si fi < fo, aparece un "0". Si no hay seal en la entrada, la salida est tambin
a "0".

Figura. 2 El filtro pas bajos es del tipo RC

El VCO (Oscilador Controlado por Voltaje) es un dispositivo que entrega una

seal cuadrada cuya frecuencia depende de la tensin que tiene en su entrada
segn una funcin del tipo representada en la figura. 3

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

2. FUNCIONAMIENTO BSICO DEL PLL CD 4046

Cuando estos tres dispositivos se empalman para trabajar como un PLL, actan
de la siguiente forma:

Figura 4 Diagrama en bloques del PLL.

Supongamos que inicialmente la seal de entrada es "0". En la salida del

comparador habr un "0" y en la salida del filtro tendremos 0 voltios, por lo que
el VCO oscilar a una f
mnima y el sistema
estar en el punto A
(Fig.5)

Figura 5 Figura 5 Funcin de transferencia del 4046.

Si ahora introducimos una seal de frecuencia fi mayor que la fo mnima, la
salida del comparador pasar a "1", y el condensador del filtro se ir cargando

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

y la frecuencia del VCO (fo) ir aumentando, evolucionando el sistema hacia el

punto B, tal como se puede ver en la figura 5.
Este proceso seguir hasta que fo>f1. En este momento la salida del
comparador pasa a "0", con lo que el condensador empieza a descargarse a
travs de R. Pero en cuanto baja la tensin Vd. que se aplica al VCO, fo tambin
baja, pasando de nuevo a que fo sea menor que f1 y por tanto a que la salida
del comparador pase de nuevo a sacar un1aumentando de nuevo la
frecuencia del VCO. Desde este momento, si no se cambia la frecuencia de
entrada, el sistema permanecer oscilando alrededor del punto B. Debido a la
rapidez con que se repite este ciclo, la salida del comparador no tiene nivel
definido y la salida del filtro permanece alrededor de la tensin V1, necesaria
para que el VCO oscile a la misma frecuencia que la seal de entrada.
Cuando el PLL ha llegado a este estado se dice que est en "lock"
(enganchado). A partir de este punto la frecuencia de salida del VCO seguir a
la de entrada, siempre que sta no salga del margen (fmn - fmx). "Rango de
captura" (fc) es el rango de frecuencia de la seal de entrada sobre las que el
PLL engancha, si inicialmente estaba fuera de los mrgenes. "Rango de
enganche" (fe).es el conjunto de frecuencias de la seal de entrada, en las
cuales el PLL permanecer en "Locke", estando inicialmente enganchado. Para
todo PLL en general, el rango de captura es < que el rango de enganche. En
nuestro PLL, debido a las caractersticas internas del comparador de fase, la
frecuencia de captura y de enganche son las mismas Hay que hacer notar que
siempre

el

PLL est enganchado,

en la salida del

filtro habr la tensin

correspondiente

entrada, segn la

funcin inversa de la

figura 6.

que

la

frecuencia

de

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

Figura 6 Funcin de transferencia inversa.

2.1 DIAGRAMA DE BLOQUE DEL PLL CD4046

CD 4046A el cual ha sido realizado en un solo circuito integrado monoltico. La

estructura de bloques del PLL consta de:

Un oscilador lineal de bajo consumo controlado por voltaje (VCO)

Dos comparadores de fase diferentes y teniendo un amplificador de
entrada comn.

El VCO se puede conectar, bien directamente o bien a travs de unos

divisores, a la entrada de los comparadores de fase.
El filtro paso bajo, teniendo en cuenta que ciertos componentes no son
integrables y que la configuracin cambia de una aplicacin a otra, hay que
realizarlo mediante componentes externos

2.2 COMPARADORES DE FASE I

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

Muchos sistemas PLL utilizan un mezclador balanceado compuesto de

amplificadores analgicos bien controlados para la parte del comparador de
fase. Pero los amplificadores analgicos con caractersticas de ganancia bien
controlada no se pueden realizar fcilmente utilizando tecnologa COS/MOS. Por
este motivo en el diseo con COS/MOS se utilizan comparadores de fase de
tipo digital.

Ambos comparadores de fase estn gobernados por una configuracin

amplificadora de entrada comn a los dos comparadores, compuesta de una
etapa de polarizacin y 4 etapas amplificadoras inversoras, (figura 8). La
entrada de seal al comparador de fase (terminal 14) puede ser acoplada
directamente con tal que los valores de la seal estn dentro de los niveles
lgicos

COS/MOS

(cero

lgico =

30% de

(VDD

VSS);

uno

lgico =

70%

(VDD

VSS).

de

Para variaciones ms pequeas de la seal, se debe acoplar la seal

capacitivamente al amplificador de auto polarizacin para asegurar una seal
suficiente a los comparadores de fase.

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

2.3 COMPARADOR DE FASE II

Es un circuito de memoria digital R - S controlado por flancos; consistente en 4
flip-flops controlados por puertas y salida en tri-state compuesta por un FET "n"
y otro "p" con un punto comn, como puede verse en la figura 8. Este tipo de
comparador de fase acta nicamente en los flancos positivos de las seales.
El ciclo de trabajo, no tiene importancia, puesto que el sistema PLL se controla
por transiciones positivas. Si la frecuencia de la seal de entrada es mayor que
la proveniente del VCO, el transistor "p"(superior) conduce, y en caso contrario
es el transistor "n" el que conduce. Si las frecuencias de la seal (14) y la
proveniente del VCO (3) son las mismas, pero la seal de entrada retrasa
respecto a la proveniente del VCO, el FET tipo n conduce por un tiempo igual a
la diferencia de fase. Si la fase de la seal adelanta, es el tipo " p " el que se
pone

en

conduccin

por

un

tiempo

igual

la

diferencia

de

fase.

Consecuentemente el voltaje del condensador de filtro paso bajo, conectado a

este tipo de comparador de fase se reajusta hasta que la seal (14) y la
entrada del comparador (3) son iguales en frecuencia y en fase.
En este punto estable ambos transistores estn al corte, y la seal a la salida
de la pata uno (" Phase pulses ") es "1", indicando una condicin de "
enganchado. As, para el comparador de fase II no existe diferencia de fase
entre la seal de entrada y la salida de VCO en todo el rango de frecuencias del
VCO. Hay que hacer notar que para este tipo de comparador el rango de
frecuencias de " lock " abarca todo el rango de frecuencias del oscilador.

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

2.4 OSCILADOR CONTROLADO POR VOLTAJE (VCO).

Muestra el diagrama esquemtico del VCO. Para asegurar el bajo consumo (70
w) es deseable que el filtro paso bajo consuma poco. Por ejemplo, en un filtro
RC, esta condicin requiere utilizar un alto valor de R y un pequeo valor de C.
(Por esta misma razn todas las resistencias exteriores son mayores de 10 K)
La entrada del VCO tampoco debe cargar o modificar las caractersticas del
filtro paso bajos. Por esto en el diseo se utiliza un MOSFET, canal n en la
configuracin de entrada, presentando una impedancia de entrada casi infinita,
y por tanto un elevado grado de libertad en la eleccin de los componentes del
filtro.

El circuito del VCO, mostrado en la Figura 9 opera del modo siguiente: Cuando
la entrada de inhibicin est en "low" (pata 5 a masa) P3 pasa a plena
conduccin, conectando efectivamente las fuentes de P1 y P2 a VDD . Nota:
Las P indican Mosfet canal P y las N indican que es canal N. Los transistores
P1 y P2 tambin conducirn por tener la puerta a cero voltios, al estar unida a
masa a travs de R2. La corriente que pasa por P1 depende de la impedancia
que presente R2//(R1+ la impedancia de N1) y de la tensin de alimentacin
Vdd. La corriente que pasar por P2 es la corriente imagen o espejo de la que

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

pasa por P1, por tanto, es igual a la que pasa por P1. La corriente que pasa por
P2 es la que cargar el condensador C1 alternativamente a travs de ( P5 y N2)
o de (P4 y N3). Cuando el condensador se carga a la tensin de la fuente se
produce la conmutacin a travs de la serie de puertas, que cambiarn las
polarizaciones de los transistores P5, N3 y P4, N2. Recordemos que cuando
conectamos la entrada (pata 14) a masa se descarga el condensador de filtro y
en la pata 9 tenemos un cero. Con la pata 9 a cero el transistor N1 no conduce,
pues el tipo n conduce con tensin positiva en la puerta, por tanto la
impedancia que presenta la Rama N1- R1 es infinita. La corriente que pasar
por P1 ser mnima y depender nicamente de R2. La corriente espejo por P2,
que carga el condensador tambin ser mnima y por tanto el tiempo de carga
ser mximo y la frecuencia de oscilacin mnima: fo= 2K/C1.R2 Vemos pues
que la frecuencia mnima slo depende de C1 y R2 aunque tambin de la
tensin de alimentacin, porque K depende de dicha tensin. La frecuencia de
oscilacin mxima depender bsicamente de R1. Si disminuimos R1
aumentar la corriente por P1 y por tanto P2 y el condensador C1 se cargar
en menos tiempo (mxima frecuencia).
CONSECUENCIAS:
Si aumentamos R1 bajar la frecuencia mxima.
Si aumentamos R2 bajar la frecuencia mnima.
Si aumentamos R1 y R2 tendremos un margen ms pequeo de trabajo.
Variando una y otra resistencia podemos variar el margen de enganche.
La R1 es un potencimetro.
La R2 es sustituible.
La R4 es un potencimetro que sirve para que el filtro de una contina sin
rippler.
N1 junto con la resistencia exterior R1 forman una configuracin de seguidor
por fuente. Mientras R1 es al menos un orden de magnitud superior a la
resistencia de conduccin de N1, la corriente a travs de R1 es linealmente
dependiente del voltaje de entrada del VCO. Esta corriente fluye a travs de
P1, el cual junto con P2 forman un circuito de " corriente imagen. La
resistencia exterior R2 aade una corriente constante adicional a travs de P1;

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

esta corriente desplaza la frecuencia de operacin del VCO para seales de

entrada en el VCO de cero voltios. En el circuito de "corriente imagen" la
corriente

de

P2

es

efectivamente

igual

la

corriente

de

P1

independientemente del voltaje de drenador en P2 (Esta condicin es

verdadera s P2 se mantiene en saturacin. En el circuito mostrado, P2 est en
saturacin bajo todos los posibles modos de operacin.
El flip-flops de set/reset compuesto por las puertas G1 y G2 pone en
conduccin P4 y N3 o bien P5 y N2. Un lado del condensador externo C1 es, por
tanto, mantenido a masa, mientras el otro lado es cargado por la corriente
constante suministrada por P2. Tan pronto como C1 se carga hasta el punto en
el cual se produce el cambio en los inversores 1 y 5, el flip-flop cambia de
estado. El lado cargado del condensador es ahora descargado en masa. El otro
lado en el instante del cambio se hace negativo respecto al lado que ha
quedado conectado a masa, ya que el condensador no se descarga
instantneamente, y descarga rpidamente a travs del diodo drenadorsubstrato del transistor canal n que est en "off". Inmediatamente se inicia un
nuevo medio ciclo. Como los inversores 1 a 4 y 5 a 8 tienen el mismo punto de
cambio, el VCO tiene un 50% de duracin en cada semiciclo.
Los inversores 1 a 4 y 5 a 8 tienen varios fines:
1) Conformar la rampa de entrada procedente del condensador C1 a una ms
rpida en la etapa de entrada del flip-flop.
2) Mantener una baja disipacin a travs de dispositivos de alta impedancia.
3) Proporcionar un retardo entre el set/reset del pulso de disparo del flip-flop
para asegurar una adecuada continuacin.
Con el fin de no cargar el filtro paso-bajo est prevista una salida por seguidor
de emisor de la entrada del VCO (salida de demodulacin fig.7). Si se usa esta
salida, debe conectarse una resistencia, Rs, de 10 K o ms, desde el terminal
10 a masa. Si no se usa este terminal permanecer abierto. (Nosotros no lo
utilizamos) Un cero en la entrada de inhibicin permite actuar el VCO y el
seguidor de fuente, mientras un uno lgico desconecta ambos y minimiza la
potencia de consumo al mnimo estndar.

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

CONCLUCION
El concepto de funcionamiento bsico del pll fue adquirido es de gran
importancia para nosotros definitivamente el cd 4046 no es un

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

circuito fcil de comprender es un circuito completo en este trabajo

solo halamos de su funcionamiento, sin embrago existen un milln de
cosas ms que podramos hablar de cd 4046 su matemtica, las
distintas seales y frecuencias que produce dependiendo

de la

configuracin de circuito tanque que se le introduzca, que frecuencia

es ms fuerte etc.
Aun as quedamos muy satisfechos con las experiencias realizadas en
clase en la que pudimos empapados con el dispositivo y aprender a
usarlo.

UNIVERSIDAD DE PANAMA
ING.ELECTRONICA Y COMUNICACIONES

BIBLIOGRAFIA
Miyara, Federico. Amplificadores realimentados. Publicacin interna de la
ctedra. 2005. Disponible en Internet:
http://www.fceia.unr.edu.ar/enica3/realim.pdf
Miyara, Federico. Lazo de fijacin de fase . Publicacin interna de la ctedra.
2005. Disponible en Internet: http://www.fceia.unr.edu.ar/enica3/pll.pdf
Walter Mauricio Arias Medina. PLL: funcionamiento y aplicaciones. 2002 .
Disponible en Internet:
http://docentes.uni.edu.ni/fec/Alejandro.Mendez/monografia%20pll.pdf