Buses Del Sistema
Buses Del Sistema
Buses Del Sistema
Mdulo de E/S
CPU
Lee instrucciones y datos, escribe datos una vez que los ha procesado, y utiliza
ciertas seales para controlar el funcionamiento del sistema. Tambin puede recibir
seales de interrupcin.
Con el pasar del tiempo se han desarrollado y se han vuelto los buses mltiples.
2.3 BUSES DEL SISTEMA
Un bus es en esencia una ruta compartida que conecta diferentes partes del
sistema, como el microprocesador, la controladora de unidad de disco, la memoria y los
puertos de entrada/salida (E/S), para permitir la transmisin de informacin. Un bus est
constituido por muchas lneas, por ejemplo el bus del sistema est constituido por entre
50 y 100 lneas. A cada lnea se le asigna una funcin determinada. Las lneas del bus se
pueden clasificar en tres grupos funcionales: lneas de datos, de direcciones, y de control.
Las lneas de control se emplean para gestionar el acceso y el uso de las lneas de
datos y direccin, sealizando peticiones y reconocimientos e indicando que tipo de
informacin pasa por las lneas de datos.
Escritura en memoria (Memory Write): hace que el dato del bus se escriba en
la posicin direccionada.
Lectura de memoria (Memory Read): hace que el dato de la posicin
direccionada se site en el bus.
Escritura de E/S (I/O Write): hace que el dato del bus se transfiera a travs del
puerto de E/S direccionado.
Lectura de E/S (I/O Read): hace que dato del puerto de E/S direccionado se
site en bus.
Transferencia reconocida (Transfer ACK): indica que el dato se ha aceptado o
se ha situado en bus.
Peticin de bus (Bus Request): Indica que un mdulo necesita disponer del
control del bus.
Cesin de bus (Bus Grant): indica que se cede el control del bus a un mdulo
que lo haba solicitado.
Peticin de interrupcin (Interrupt Request): indica si hay una interrupcin
pendiente.
Interrupcin reconocida (Interrupt ACK): seala que la interrupcin pendiente
se ha aceptado.
Reloj (Clock): se utiliza para sincronizar las operaciones.
Reinicio (Reset): pone los mdulos conectados en su estado inicial
Conectar las placas con el micro, la RAM, etc. para permitir el intercambio de
datos.
Llevar tensin de alimentacin a las placas (+5 v, -5 v. +12 v y -12 v).
Facilitar la instalacin o remocin de las diversas placas.
Ofrecer un estndar de conexin al sistema, para poder ensamblar en el futuro
cualquier tipo de tarjeta.
Jerarqua de buses
Para mejorar el rendimiento del bus, las jerarquas de buses fueron implementadas
cada vez ms, una primera aproximacin a una jerarqua de bus bsica.
Primero tenemos un bus local, de alta velocidad que conecta el procesador a la
cache, el controlador de la cache tambin puede acceder al bus del sistema, con esta
implementacin, la mayor parte de los datos a los que va a acceder el procesador, que
estn en la cache, sern entregados a una alta velocidad, otro punto a destacar de esta
parte es que los accesos a memoria por parte de la cache no van a interrumpir el flujo de
datos entre procesador y cache. Tambin se ve la posibilidad de conectar un dispositivo
de entrada salida al bus local. Luego tenemos el bus del sistema, al cual est conectada
la memoria y por debajo el bus de expansin, al cual se pueden conectar una amplia
diversidad de dispositivos, entre el bus del sistema y el bus de expansin se encuentra una
interface, que entre las principales tareas est la de adaptar las velocidades de transmisin,
por ejemplo para un dispositivo muy lento conectado al bus de expansin la interface
podra acumular una cierta cantidad de datos y luego transmitirla a travs del bus del
sistema.
Tipos de buses
A partir de ese momento se dispone de una unidad de tiempo para que los
dispositivos identifiquen si es su direccin, luego de esto se pone en el mismo bus los
datos y se realiza la transferencia en el sentido que lo indique una orden emitida por el
bus de control. La Ventaja de este mtodo es la reduccin de la cantidad de lneas, lo cual
ahorra espacio y costos, la desventaja son que para poder implementar la forma de operar
la circuitera en cada mdulo tiene que ser ms compleja, y que el rendimiento del sistema
ser menor por no poder transmitir los datos simultneamente, en paralelo (datos y
direccin).
Otro tipo de clarificacin podra ser segn su dedicacin fsica: Podramos poner
como ejemplo el bus de E/S, el cual se encarga de conectar solo los dispositivos de E/S,
este bus se conecta al bus principal mediante algn adaptador, la ventaja est en que al
ser dedicado solo a E/S, el rendimiento de este va a ser mejor, ya que solo van a operar
con l los mdulos de E/S, y no va a haber tanta competencia por el bus.
Mtodo de arbitraje
Por la razn de que en un momento dado solo puede usar el bus un solo
dispositivo, debe existir un mtodo para decidir quin hace uso de l. Todos los mtodos
que existen en general pueden ser clasificados en 2 grandes grupos:
En cualquiera de los dos casos lo que se busca es que se decida quin va a tener
la posesin del bus en un momento dado, procesador, mdulo de E/S o memoria, al cual
se lo denomina maestro del bus, el maestro del bus establecer una comunicacin con
otro dispositivo (lectura o escritura) al cual se lo denominara esclavo.
Temporizacin
Temporizacin sncrona: Todos los eventos del bus se rigen a travs del reloj del
computador. Una de las lneas del bus transmite continuamente una seal de reloj,
simplemente una secuencia de unos y ceros, la cual puede ser leda por todos los
dispositivos conectados al bus. Al intervalo transcurrido en la emisin de un uno y un
cero se lo llama ciclo de reloj, todos los eventos ocurridos dentro del bus comienzan el
principio del ciclo y puede durar uno ms. En este mtodo de temporizacin todos van
al ritmo del reloj como se muestra en la figura 4.
Figura 4. Temporizacin sncrona
Las lneas solo pueden tener uno de dos estados, uno o cero. La velocidad en el ritmo
que se alterna de un uno a un cero en la lnea del reloj nos da la velocidad del bus, y como
todas las operaciones se van a realizar al ritmo del reloj, al aumentar la velocidad del ciclo
vamos a aumentar la velocidad del sistema.
Todos los buses permiten la transferencia de datos, ya sea para escritura como
para lectura. La transferencia de dichos datos se muestra en la figura 6.
Reconocimiento de interrupcin
Ciclo especial
Lectura de E/S
Escritura de E/S
Lectura de memoria
Lectura de lnea de memoria
Lectura mltiple de memoria
Escritura en memoria
Escritura e invalidacin de memoria
Lectura de configuracin
Escritura de configuracin
Ciclo de direccin dual