UNIVERSIDAD NACIONAL DE SAN AGUSTIN

“Laboratorio de Electrónica Digital”

 INTEGRANTES
 Palaco Salcedo Andoni Leonel.
 Cuadros Palomino Leonardo Daniel.
 Zevallos Huanca Javier David.
 Canaza Cari Luis Fernando.
 Calizaya Martinez Marco.
 DOCENTE
 Ing. Humberto Salazar

 ESCUELA
 Ingeniería Electrónica.

AREQUIPA – PERU

2018
 LABORATORIO N° 5
DISEÑO DE CIRCUITOS COMBINACIONALES

1. Dado el circuito combi nacional medio sumador

a. Obtener la tabla de verdad, los mapas de K y la expresión canónica.

A B S Cy
0 0 0 0

A B S Cy
0 1 1 0

A B S Cy
1 0 1 0

A B S Cy
1 1 0 1

La tabla de la verdad está dada por

A B S Cy
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
 Mapas de K

B B
0 1 0 1
0 0 1 0 0 0
A
1 1 0 1 0 1
A

S Cy

Expresión canónica del circuito usando minterminos

𝐹𝑠 = 𝐴̅. 𝐵 + 𝐴. 𝐵̅ 𝐹𝐶𝑦 = 𝐴. 𝐵

2. Dado el circuito combinacional sumador completo:

b. Obtener la tabla de verdad, mapas de K y la expresión canónica del circuito.

A B C Cy S A B C Cy S
0 0 0 0 0 0 0 1 0 1

A B C Cy S A B C Cy S
0 1 0 0 1 0 1 1 1 0
 A B C Cy S A B C Cy S
1 0 0 0 1 1 0 1 1 0

A B C Cy S A B C Cy S
1 1 0 1 0 1 1 1 1 1

Por lo tanto, la tabla de la verdad está dado por:

A B C Cy S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Los mapas de K está dado por:

C
C
0 1
0 1
AB 00 0 1
AB 00 0 0
01 0 1 01 1 0

10 0 1 10 1 0

11 1 1 11 0 1

Cy S

𝐹𝐶𝑦 = 𝐶 + 𝐴. 𝐵 𝐹𝑆 = 𝐶̅ + ̅̅̅̅̅
𝐴. 𝐵. 𝐶 + 𝐴. 𝐵. 𝐶

3. Dado el circuito combinacional tipo multiplicador de 2 palabras de 2 bits.

c. Obtener la tabla de verdad, los mapas de K y la expresión canónica.
 La tabla de verdad es la siguiente.

a1 a0 b1 b0 p3 p2 p1 p0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 1
0 1 1 0 0 0 1 0
0 1 1 1 0 0 1 1
1 0 0 0 0 0 0 0
1 0 0 1 0 0 1 0
1 0 1 0 0 1 0 0
1 0 1 1 0 1 1 0
1 1 0 0 0 0 0 0
1 1 0 1 0 0 1 1
1 1 1 0 0 1 1 0
1 1 1 1 1 0 0 1

Mapa de K para p3 Mapa de K para p2

b1 b0 b1 b0
00 01 10 11 00 01 10 11
00 0 0 0 0 00 0 0 0 0
a1 a0 01 0 0 0 0 a1 a0 01 0 0 0 0
10 0 0 0 0 10 0 0 1 1
11 0 0 0 1 11 0 0 1 0

Expresión canónica usando minterminos Expresión canónica usando minterminos

𝐹𝑝3 = 𝑎1. 𝑎0. 𝑏1. 𝑏0 ̅̅̅ + 𝑎1. 𝑎0

𝐹𝑝2 = 𝑎1. 𝑏1. 𝑏0 ̅̅̅̅. 𝑏1

Mapa de K para p1 Mapa de K para p0

b1 b0 b1 b0
00 01 10 11
00 01 10 11 00 0 0 0 0
00 0 0 0 0 01 0 1 0 1
a1 a0 01 0 0 1 1 a1 a0 10 0 0 0 0
10 0 1 0 1 11 0 1 0 1
11 0 1 1 0

Expresión canónica usando minterminos Expresión canónica usando maxterminos

𝐹𝑝1 = 𝑎1. ̅̅̅

𝑏1. 𝑏0 + 𝑎1. 𝑎0 + ̅𝑎1
̅̅̅. 𝑎0. 𝑏1 + 𝑏1. 𝑏0 ̅̅̅ + 𝑏0). (𝑎1 + 𝑎0). (𝑎1
𝐹𝑝0 = (𝑏1 + 𝑏0). (𝑏1 ̅̅̅̅ + 𝑎0)
CUETIONARIO.

1. Diseñe empleando los mapas de K, por lo menos 3 circuitos diferentes que realicen la
función de sumadores completos.
1.1. Sumador completo de 3 bits con un bit de acarreo de entrada

U1A
U1C

a
0V

SUM
U1B
b
0V

U2A
c
0V U3D

U2C

aca U2B Cout

0V U5A

U3C

U2D
U7B
U4B

U7C

a b c acae Cout sum

0 0 0 0 0 0
0 0 0 1 0 1
0 0 1 0 0 1
0 0 1 1 1 0
0 1 0 0 0 1
0 1 0 1 1 0
0 1 1 0 1 0
0 1 1 1 1 1
1 0 0 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 0 1 1 1 1
1 1 0 0 1 0
1 1 0 1 1 1
1 1 1 1 1 0
 1.2. Sumador completo usando compuertas “XOR” Y “NAND”
U1D sum
a U8A
0V

b
0V

Cin
0V
U6C

Cout
U6D U9A

U6B

a b Cin Cout sum

0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

2. Diseñe un restador medio y un restador completo.

2.1. Restador medio.
V1 L1
0V
U8B

V2
0V L2
U7D

U10A

v1 v2 l2 l1
0 0 0 0
0 1 0 1
1 0 1 1
1 1 0 0
2.2. Restador Completo.

U12A
U8C
a S
0V
U8D
b
0V

Cin
0V
U11C
Cout
U5B
U11A

U11B

a b Cin S Cout
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1