Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 188 vistas

    INFORME N5 Casimiro

    Cargado por

    Daniel Abanto
    Este documento presenta las instrucciones para un informe sobre circuitos digitales. Se pide diseñar y simular circuitos como un multiplexor 64 a 1 y un decodificador 5 a 32 usando CI como el 74151 y el 74138. También se pide diseñar circuitos como un codificador de prioridad de 4 entradas y un desplazador de 4 bits usando puertas lógicas y multiplexores. Finalmente, se analiza un circuito dado para hallar su función booleana.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    INFORME N5 Casimiro

    Cargado por

    Daniel Abanto
    188 vistas19 páginas
    Este documento presenta las instrucciones para un informe sobre circuitos digitales. Se pide diseñar y simular circuitos como un multiplexor 64 a 1 y un decodificador 5 a 32 usando CI como el 74151 y el 74138. También se pide diseñar circuitos como un codificador de prioridad de 4 entradas y un desplazador de 4 bits usando puertas lógicas y multiplexores. Finalmente, se analiza un circuito dado para hallar su función booleana.

    Descripción original:

    chiste

    Título original

    INFORME N5 casimiro

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta las instrucciones para un informe sobre circuitos digitales. Se pide diseñar y simular circuitos como un multiplexor 64 a 1 y un decodificador 5 a 32 usando CI como el 74151 y el 74138. También se pide diseñar circuitos como un codificador de prioridad de 4 entradas y un desplazador de 4 bits usando puertas lógicas y multiplexores. Finalmente, se analiza un circuito dado para hallar su función booleana.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    188 vistas19 páginas

    INFORME N5 Casimiro

    Cargado por

    Daniel Abanto
    Este documento presenta las instrucciones para un informe sobre circuitos digitales. Se pide diseñar y simular circuitos como un multiplexor 64 a 1 y un decodificador 5 a 32 usando CI como el 74151 y el 74138. También se pide diseñar circuitos como un codificador de prioridad de 4 entradas y un desplazador de 4 bits usando puertas lógicas y multiplexores. Finalmente, se analiza un circuito dado para hallar su función booleana.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    de 19

    UNIVERSIDAD NACIONAL

    MAYOR DE SAN MARCOS

    FACULTAD DE INGENIERÍA ELECTRÓNICA, ELÉCTRICA


    Y TELECOMUNICACIONES

    INFORME 5
    Curso:
    CIRCUITOS DIGITALES
    Tema:
    INFORME 5
    Profesor:
    ALARCÓN MATUTTI
    Alumna:

    CARAZAS COARITA VICKY LUCERO 17190106

    LIMA – PERU
    INFORME N°5:

    Para cada diseño en el programa DSCH:

    - Mostrar el esquemático (de puertas lógicas) de todos los bloques constitutivos.


    - La tabla de verdad y su función booleana.
    - Verificar su funcionamiento, con los comentarios explicativos necesarios para cada
    pregunta.
    - Incluir la vista de pantalla de los circuitos y simulación.

    Para cada diseño en VHDL:

    - Usando el programa elegido de simulador VHDL, se pide escribir el código VHDL compilar y
    simular para verificar su funcionamiento.
    - Explicar el código VHDL incluyendo comentarios en línea.
    A) USANDO MULTIPLEXORES CI 74151 Y ALGUNAS PUERTAS ADICIONALES, DISEÑAR UN
    MULTIPLEXOR 64 A 1. SE PIDE:
    - RESUMEN DE LA HOJA DE DATOS TÉCNICOS DEL CI. BUSCAR EN INTERNET EL “DATA
    SHEET”. ENTENDER SU FUNCIONAMIENTO LÓGICO.
    - SIMULAR EL EQUIVALENTE LÓGICO DEL CI Y DEFINIRLO COMO SÍMBOLO. INCLUIR EL PIN
    DE VCC Y GND CON LA MISMA DISTRIBUCIÓN DE PINES DEL “DATA SHEET”.
    - MOSTRAR EL CONEXIONADO Y SIMULAR EL DISEÑO USANDO EL SÍMBOLO DEL CI. EL
    CONEXIONADO DEBE SER TAL COMO SE HARÍA EN UN PROTOBOARD REAL.

    B) USANDO DECODIFICADORES CI 74138 Y ALGUNAS PUERTAS ADICIONALES, DISEÑAR UN


    CIRCUITO DECODIFICADOR 5 A 32. SE PIDE:
    - RESUMEN DE LA HOJA DE DATOS TÉCNICOS DEL CI. BUSCAR EN INTERNET EL “DATA
    SHEET”. ENTENDER SU FUNCIONAMIENTO LÓGICO.
    - SIMULAR EL EQUIVALENTE LÓGICO DEL CI Y DEFINIRLO COMO SÍMBOLO. INCLUIR EL PIN
    DE VCC Y GND CON LA MISMA DISTRIBUCIÓN DE PINES DEL “DATA SHEET”.
    - MOSTRAR EL CONEXIONADO Y SIMULAR EL DISEÑO USANDO EL SÍMBOLO DEL CI. EL
    CONEXIONADO DEBE SER TAL COMO SE HARÍA EN UN PROTOBOARD REAL.
    C) DADA LA FUNCIÓN

    𝐅(𝐀, 𝐁, 𝐂, 𝐃, 𝐄 ) = ∑ 𝒎(𝟕, 𝟖, 𝟏𝟐, 𝟏𝟑, 𝟏𝟒, 𝟏𝟗, 𝟐𝟑, 𝟐𝟒, 𝟐𝟕, 𝟐𝟗, 𝟑𝟎) + 𝒓(𝟏, 𝟏𝟎, 𝟏𝟕, 𝟐𝟔, 𝟐𝟖, 𝟑𝟏)

    DISEÑE LA FUNCIÓN MINIMIZADA DE F MEDIANTE UN MUX Y PUERTAS SIMPLES. UTILICE UN


    MUX DE 3 ENTRADAS DE CONTROL (A,B,C).

    A B C D E F
    m0 0 0 0 0 0 0
    m1 0 0 0 0 1 X
    m2 0 0 0 1 0 0 I0
    m3 0 0 0 1 1 0
    m4 0 0 1 0 0 0
    m5 0 0 1 0 1 0
    m6 0 0 1 1 0 0 I1
    m7 0 0 1 1 1 1
    m8 0 1 0 0 0 1
    m9 0 1 0 0 1 0
    m10 0 1 0 1 0 X I2
    m11 0 1 0 1 1 0
    m12 0 1 1 0 0 1
    m13 0 1 1 0 1 1
    m14 0 1 1 1 0 1 I3
    m15 0 1 1 1 1 0
    m16 1 0 0 0 0 0
    m17 1 0 0 0 1 X
    m18 1 0 0 1 0 0 I4
    m19 1 0 0 1 1 1
    m20 1 0 1 0 0 0
    m21 1 0 1 0 1 0
    m22 1 0 1 1 0 0 I5
    m23 1 0 1 1 1 1
    m24 1 1 0 0 0 1
    m25 1 1 0 0 1 0
    m26 1 1 0 1 0 X I6
    m27 1 1 0 1 1 1
    m28 1 1 1 0 0 X
    m29 1 1 1 0 1 1
    m30 1 1 1 1 0 1 I7
    m31 1 1 1 1 1 X

    I0 = 0, I0= D´.E I1=D.E I2=E´

    I3=(D.E)´ I4= E I5=D.E I6=D+E´

    I7=1
    D) DISEÑAR, MEDIANTE PUERTAS LÓGICAS, UN CIRCUITO QUE EN UN VISUALIZADOR DE 07
    SEGMENTOS MUESTRE EN CADA CICLO DE RELOJ LA SECUENCIA: 0 1 2 3… 8 9 PERU 0 1
    2…. (SE REPITE LA SECUENCIA). USE CONTADOR (CUENTA 0 – 15) PARA GENERAR LA
    SECUENCIA AUTOMÁTICA.
    E) DISEÑAR UN DESPLAZADOR DE 4 BITS (ROTACIÓN IZQUIERDA) COMO MUESTRA EN LA
    TABLA Y SE DEBE CUMPLIR:
    ENTRADAS: I3 I2 I1 I0
    SALIDAS: Y3 Y2 Y1 Y0
    SEÑALES DE CONTROL: R A1 A0
    UTILICE MUXS 4:1 Y PUERTAS SIMPLES.
    ̅̅̅̅. 𝑨𝟎
    𝒀𝟑 = 𝑰𝟑. 𝑨𝟏 ̅̅̅̅ + 𝑰𝟐. 𝑹 ̅̅̅̅. 𝑨𝟎 + 𝑰𝟐. 𝑹. 𝑨𝟏
    ̅ . 𝑨𝟏 ̅̅̅̅. 𝑨𝟎 + 𝑰𝟏. 𝑹 ̅̅̅̅ + 𝑰𝟏. 𝑹. 𝑨𝟏. 𝑨𝟎
    ̅ . 𝑨𝟏. 𝑨𝟎 ̅̅̅̅ + 𝑰𝟎. 𝑹
    ̅ . 𝑨𝟏. 𝑨𝟐 + 𝑰𝟎. 𝑹. 𝑨𝟏. 𝑨𝟐

    𝒀𝟑 = 𝑰𝟑. ̅̅̅̅
    𝑨𝟏. ̅̅̅̅
    𝑨𝟎 + 𝑰𝟐. ̅̅̅̅
    𝑨𝟏. 𝑨𝟎 + 𝑰𝟏. 𝑨𝟏. ̅̅̅̅
    𝑨𝟎 + 𝑰𝟎. 𝑨𝟏. 𝑨𝟐

    ̅̅̅̅. 𝑨𝟎
    𝒀𝟐 = 𝑰𝟑. 𝑹. 𝑨𝟏. 𝑨𝟐 + 𝑰𝟐. 𝑨𝟏 ̅̅̅̅ + 𝑰𝟏. 𝑹 ̅̅̅̅. 𝑨𝟎 + 𝑰𝟏. 𝑹. 𝑨𝟏
    ̅ . 𝑨𝟏 ̅̅̅̅. 𝑨𝟎 + 𝑰𝟎. 𝑹 ̅̅̅̅ + 𝑰𝟎. 𝑹. 𝑨𝟏. 𝑨𝟎
    ̅ . 𝑨𝟏. 𝑨𝟎 ̅̅̅̅

    𝒀𝟐 = 𝒀𝟐 = 𝑰𝟑. 𝑹. 𝑨𝟏. 𝑨𝟐 + 𝑰𝟐. ̅̅̅̅


    𝑨𝟏. ̅̅̅̅
    𝑨𝟎 + 𝑰𝟏. ̅̅̅̅
    𝑨𝟏. 𝑨𝟎 + 𝑰𝟎. 𝑨𝟏. ̅̅̅̅
    𝑨𝟎

    ̅̅̅̅ + 𝑰𝟐. 𝑹. 𝑨𝟏. 𝑨𝟐 + 𝑰𝟏. 𝑨𝟏


    𝒀𝟏 = 𝑰𝟑. 𝑹. 𝑨𝟏. 𝑨𝟎 ̅̅̅̅. 𝑨𝟎
    ̅̅̅̅ + 𝑰𝟎. 𝑹 ̅̅̅̅. 𝑨𝟎 + 𝑰𝟎. 𝑹. 𝑨𝟏
    ̅ . 𝑨𝟏 ̅̅̅̅. 𝑨𝟎

    ̅̅̅̅ + 𝑰𝟐. 𝑹. 𝑨𝟏. 𝑨𝟐 + 𝑰𝟏. 𝑨𝟏


    𝒀𝟏 = 𝑰𝟑. 𝑹. 𝑨𝟏. 𝑨𝟎 ̅̅̅̅. 𝑨𝟎
    ̅̅̅̅ + 𝑰𝟎. 𝑨𝟏
    ̅̅̅̅. 𝑨𝟎

    𝒀𝟎 = 𝑰𝟑. 𝑹. ̅̅̅̅
    𝑨𝟏. 𝑨𝟎 + 𝑰𝟐. 𝑹. 𝑨𝟏. ̅̅̅̅
    𝑨𝟎 + 𝑰𝟏. 𝑹. 𝑨𝟏. 𝑨𝟐 + 𝑰𝟎. ̅̅̅̅
    𝑨𝟏. ̅̅̅̅
    𝑨𝟎
    F) DISEÑE UN CODIFICADOR DE PRIORIDAD DE 4 ENTRADAS ACTIVAS EN NIVEL BAJO Y UNA
    SALIDA PARA INDICAR QUE NO HAY NINGUNA ENTRADA ACTIVA, COMO SE MUESTRA
    EN LA FIGURA:
     FUNCIÓN BOOLEANA:

    Llamaremos a i0, i1, i2 e i3 como señales para las cuales se cumplen:

    𝑖0 = ̅̅̅
    𝐸0

    𝑖1 = 𝐸0 . ̅̅̅
    𝐸1

    𝑖2 = 𝐸0 . 𝐸1 . ̅̅̅
    𝐸2

    𝑖3 = 𝐸0 . 𝐸1 . 𝐸2 . ̅̅̅
    𝐸3

    De donde se cumple lo siguiente:

    ̅̅̅2 + ̅̅̅
    𝐴1 = 𝑖2 + 𝑖3 = 𝐸0 . 𝐸1 . (𝐸 𝐸3 )

    ̅̅̅1 + 𝐸2 . ̅̅̅
    𝐴0 = 𝑖1 + 𝑖3 = 𝐸0 . (𝐸 𝐸3 )

    Mientras que la salida Y:

    𝑌 = 𝐸0 . 𝐸1 . 𝐸2 . 𝐸3
    G) REALIZAR LA FUNCIÓN 𝐅 = ∏ 𝐌(𝟎, 𝟐, 𝟒, 𝟔) MEDIANTE:

    - MULTIPLEXORES 8:1
    A B C F
    0 0 0 0
    0 0 1 1
    0 1 0 0
    0 1 1 1
    1 0 0 0
    1 0 1 1
    1 1 0 0
    1 1 1 1

    - MULTIPLEXOREES 4:1
    - DECODIFICADORES 3:8 Y PUERTAS OR

    H) ANALIZAR EL CIRCUITO DADO Y HALLAR LA EXPRESIÓN BOOLEANA DE LA SALIDA F EN


    FUNCIÓN DE LAS ENTRADAS (X,Y,Z1,Z0)

     TABLA DE VERDAD:
    Z1 Z0 F
    0 0 𝑥 ⊕ 𝑦 = 𝑥. 𝑦̅ + 𝑥̅ . 𝑦
    0 1 𝑥+𝑦
    1 0 𝑥. 𝑦
    ̅̅̅̅̅
    1 1 𝑦̅

     FUNCIÓN BOOLEANA:

    𝐹 = (𝑥 ⊕ 𝑦). 𝑧̅1 . 𝑧̅0 + (𝑥 + 𝑦). 𝑧̅1 . 𝑧0 + (𝑥.


    ̅̅̅̅̅).
    𝑦 𝑧1 . 𝑧̅0 + 𝑦̅. 𝑧1 . 𝑧0

    También podría gustarte