Sistemas Digitales Entrega 1 PDF

Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1de 9

lOMoARcPSD|5708583

Sistemas digitales entrega 1

Sistemas Digitales (Politécnico Grancolombiano)

StuDocu no está patrocinado ni avalado por ningún colegio o universidad.


Descargado por Leonard Franco ([email protected])
lOMoARcPSD|5708583

INSTITUCIÓN UNIVERSITARIA POLITÉCNICO GRANCOLOMBIANO

SISTEMA DIGITALES Y ENSAMBLADORES

ENTREGA PREVIA 1

ESCENARIO 3

Presentado por:

DAYANA MARCELA COGARIA BOADA CÓD.: 1911980126

JORGE LUIS OTALVARO CONTRERAS CÓD.: 161102141

Presentado a:

GIOVANNY A. PIEDRAHITA S.

BOGOTÁ, SEPTIEMBRE 2019

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

Semana 3: Diseño de los elementos de control


de lectura/escritura de una memoria RAM.
INTRODUCCIÓN II. PRIMERA ENTREGA

Propuesta de diseño de tres circuitos combinables


Este documento va dirigido a todo el personal interesado en logisim que contengan:
en el proyecto de SISTEMA DIGITALES Y
ENSAMBLADORES del Politécnico Gran Colombiano. A. Un decodificador que convierte una señal de 5 bits a
A continuación, se encontrará el desarrollo una serie de un único dato (entre 0 y 31) para la elección de las y
ejercicios donde se pusieron en práctica los columnas de una memoria RAM, y para el control de
conocimientos adquiridos a lo largo de las primeras lectura/escritura de esta.
semanas del módulo mostrando la importancia de la B. Un circuito de control con tres entradas y dos salidas.
gestión de la información con sus diferentes enfoques y
su relevancia en casos reales. 1. Entrada chip select (CS) funciona como la
habilitación de la memoria RAM.
I. ACTIVIDAD A DESARROLLAR.
2. Entrada write enable (WE) para activar la
El proyecto para este módulo consiste en un problema de escritura en la memoria.
diseño de una memoria RAM. Este problema se divide
en tres partes. 3. Entrada output enable (OE) para activar
el envío de datos por el bus.
A. Diseño de los elementos de control de
lectura/escritura de una memoria RAM.
B. Diseño de las celdas de almacenamiento de memoria
RAM. Cuando CS Y WE están activados, la salida E (escritura)
C. Diseño de control secuencial de una memoria Ram debe activarse. Si WE está activado, la salida L
(lectura) debe permanecer inactiva. Si CS y OE
están activos, la salida L (lectura) debe activarse.

C. Un circuito conversor para un display de siete


segmentos, que se utilizará para visualizar
posteriormente el dato disponible en la memoria RAM

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

Tabla II
III. SOLUCIÓN DEL CIRCUITO QUE CONTIENE Tabla de la verdad
UN DECODIFICADOR QUE CONVIERTE UNA
SEÑAL DE 5 BITS A UN ÚNICO DATO

A. Matriz de 32 celdas que hace la referencia de 5


bits, el sistema binario sólo es 0 y 1 que son las
posibilidades donde obtenemos como resultado
Ver “tabla I ”

TABLA I

En el decodificador se obtiene la matriz como se


muestra en la ver “Fig. 1 ”.

C. Para realizar el mapa de Karnaugh debemos


tener en cuenta la siguiente salida, Ver “Fig. 2”

Fig. 1 matriz de la operación sin datos.


Fig. 2
B. Tabla de verdad de la memoria de 0 a 31 Ver
“Tabla II” Solucion de el mapa de Karnaugh Ver “Fig. 3 ”

Fig. 3 Mapa de Karnaugh

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

D. Se muestra la ilustración de un decodificador


de una memoria RAM realizada en logisim se
muestra sin datos. En este decodificador
podemos observar la letra D es la dirección de
salida, la letra A es la dirección de entrada. La
opción SEL activa la memoria para obtener los
datos para la salida. Ver “Fig. 4 ”

Fig. 6 Cuando CS y WE están activados, la salida


E (escritura) debe activarse.

Fig. 4 Representación gráfica del


Decodificador de una memoria RAM

E. Decodificador en simulación conectada


contiene una entrada de 5 bits con los datos Fig. 7 Si WE está activado, la salida L (lectura)
00011 que da la posicion del numero 6 y para debe permanecer inactiva.
el número 6 en la conversión binaria (“Ver
Tabla IV”) da 0110 ver “Fig. 5”

Fig. 5 Representación gráfica del


Decodificador en simulación conectada
Fig. 8 Si CS y OE están activados, la salida L
IV. SOLUCIÓN A UN CIRCUITO DE CONTROL (lectura) debe activarse.
CON TRES ENTRADAS Y DOS SALIDAS

A. El requerimiento para este punto es el siguiente B. Realización tabla de verdad Ver “Tabla III”
Cuando CS y WE están activados, la salida E
(escritura) debe activarse. Si WE está Tabla III
activado,la salida L (lectura) debe permanecer Tabla de la verdad
inactiva. Si CS y OE están activados, la salida L
(lectura)debe activarse. ver “Fig. 6,7 y 8”

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

C. Solucion de el mapa de Karnaugh Ver “Fig. 9”

Salida X Suma de Productos

Fig. 10 Display de 7 segmentos

Conversión de binario a decimal con representación en el


display de 7 segmentos Ver “Tabla IV”
Salida Y Suma de Productos

Tabla IV
Conversión Binario a Decimal

Fig. 9 Mapas de Karnaugh

V. ELABORACIÓN DE UN CIRCUITO
CONVERSOR PARA UN DISPLAY DE 7 B. En la realización del circuito en logisim, donde
SEGMENTOS se ingresan 4 entradas X3,X2,X1,X0 y 7 salidas
A,B,C,D,E,F y G para este caso interesa la
representación decimal por tal motivo los
A. En el funcionamiento de un display de 7 últimos 6 caracteres quedan nulos Ver “Fig.
segmentos están marcados con 7 letras del 11”
alfabeto (a-g), se montan por separado que
permitan activar cada segmento para formar
dígitos. Por ejemplo Si se activan o encienden
todos los segmentos se forma el número "8", Si
se activan sólo los segmentos: "a, b, c, d, e, f,"
se forma el número "0" o Si se activan sólo los
segmentos: "a, b, g, e, d," se forma el número
"2". Ver “Fig.10”

Fig. 11

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

C. En el circuito se muestra una entrada Salida B:


equivalente a 1000 que de acuerdo a la Tabla IV
equivale a 8 en el display Ver “Fig. 12”

Salida C:

Salida D:

Fig. 12

D. Solucion de el mapa de Karnaugh


correspondientes para cada salida.
Salida E:

Salida A:

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

Salida F:

Salida G:

Descargado por Leonard Franco ([email protected])


lOMoARcPSD|5708583

REFERENCIAS BIBLIOGRÁFICAS

Ikastaroak.ulhi.net. (2019). 5.4.- Decodificadores. | ELEC02.- Circuitos combinacionales MSI.. [online] Available at:
https://ikastaroak.ulhi.net/edu/es/IEA/ELEC/ELEC02/es_IEA_ELEC02_Contenidos/website_54_decodificadores.html
[Accessed 18 Sep. 2019].

Es.wikipedia.org. (2019). Visualizador de siete segmentos. [online] Available at:


https://es.wikipedia.org/wiki/Visualizador_de_siete_segmentos [Accessed 18 Sep. 2019].

Ingeniería Mecafenix. (2019). Display de 7 segmentos (como se usa) - Ingeniería Mecafenix. [online] Available at: https://
www.ingmecafenix.com/electronica/display-de-7-segmentos/ [Accessed 18 Sep. 2019].

Recursostic.educacion.es. (2019). [online] Available at: http://recursostic.educacion.es/secundaria/tecnologia/controladora/


contenido/Descripcion/Esquemas_Electricos/Circuito_control/circuito_de_control.pdf [Accessed 18 Sep. 2019].

Ikastaroak.ulhi.net. (2019). 5.4.- Decodificadores. | ELEC02.- Circuitos combinacionales MSI.. [online] Available at:
https://ikastaroak.ulhi.net/edu/es/IEA/ELEC/ELEC02/es_IEA_ELEC02_Contenidos/website_54_decodificadores.html
[Accessed 18 Sep. 2019].

Ikastaroak.ulhi.net. (2019). 5.4.- Decodificadores. | ELEC02.- Circuitos combinacionales MSI.. [online] Available at:
https://ikastaroak.ulhi.net/edu/es/IEA/ELEC/ELEC02/es_IEA_ELEC02_Contenidos/website_54_decodificadores.html
[Accessed 18 Sep. 2019].

Descargado por Leonard Franco ([email protected])

También podría gustarte