5.

Bloques Combinacionales
5.1. Introducción
Los circuitos integrados MSI (Medium Scale Integration - Escala de Integración
Media) son aquellos que contienen un número de puertas lógicas comprendido entre 12
y 100, equivalente a un número de transistores comprendido entre 101 y 1000. Estos
circuitos contienen una serie de bloques combinacionales que vamos a estudiar en este
tema y que son los multiplexores, demultiplexores, codificadores y decodificadores.

5.2. Multiplexores
En electrónica digital, un multiplexor, es un circuito usado para el control de un
flujo de información que equivale a un conmutador. En su forma más básica se compone
de dos entradas de datos (E0 y E1 ), una salida de datos S y una entrada de control A.
Cuando la entrada de control se pone a 0 lógico, la señal de datos E0 es conectada a la
salida; cuando la entrada de control se pone a 1 lógico, la señal de datos E1 es la que
se conecta a la salida.

Entrada Selector Salida

de datos de entrada de datos

E1
S
E2
A

Los multiplexores son circuitos lógicos muy utilizados. Entre sus aplicaciones se
encuentran:

Selector de entradas.
Serializador: Convierte datos desde el formato paralelo al formato serie.
Transmisión multiplexada: Utilizando las mismas líneas de conexión, se trans-
miten diferentes datos de distinta procedencia.
Realización de funciones lógicas: Utilizando inversores y conectando a 0 ó 1
las entradas según interese, se consigue diseñar funciones complejas, de un modo
más compacto que con las tradicionales puertas lógicas.

5.2.1. Diseño De Un Multiplexor De Cuatro Entradas

El número de entradas de control de un multiplexor depende del número de entradas
de datos, de tal forma que cumple la siguiente expresión:

Número de entradas de datos = 2n

siendo n el número de entradas de control.

Bloques Combinacionales Electrónica

Según la expresión anterior para un multiplexor de cuatro entradas necesitamos 2

entradas de control (4 = 22 ). Si A y B son las entradas de control y E0 , E1 , E2 y E3
las entradas de datos del multiplexor nos queda la tabla de verdad:

A B E0 E1 E2 E3 S
0 0 0 X X X 0
0 0 1 X X X 1
0 1 X 0 X X 0
0 1 X 1 X X 1
1 0 X X 0 X 0
1 0 X X 1 X 1
1 1 X X X 0 0
1 1 X X X 1 1

En la tabla no aparecen todas las combinaciones que se pueden dar, pues si por
ejemplo A = B = 0 sólo aparecerá en la salida el valor de E0 , independientemente de
los valores que tomen el resto de las entradas, a las que damos el valor X.
De esta forma, la salida del multiplexor será:

S = a · b · E0 + a · b · E1 + a · b · E2 + a · b · E3

Implementando la función anterior con puertas básicas:

E0 &

E1 &

≥1
S
E2 &

E3 &

1
A

1
B

Como ya hemos dicho, estos circuitos se integran en un chip MSI. Multiplexores

de 4 entradas y una salida (4/1) se fabrican dobles, como por ejemplo el 74153, que

2
Electrónica Bloques Combinacionales

es un multiplexor doble que comparte las entradas de selección integrado en un chip

de 16 patillas. El 74151A, presentado en la figura, es un multiplexor de 8 entradas y
dos salidas (una de ellas complementada o negada) integrado también en un chip de
16 patillas.

MUX
D0 1 16 VCC EN EN
A 0
D1 2 15 D4 7
B 1 G
74HC151A
D2 3 14 D5 0
C 2
D3 4 13 D6 D0 0 S
S 5 12 D7 D1 1
S 6 11 A D2 2
D3 3 S
EN 7 10 B
D4 4
GND 8 9 C
5
D5
D6 6
D7 7

La tabla de verdad correspondiente al 74HC151A será:

EN A B C D0 D1 D2 D3 D4 D5 D6 D7 S S
0 0 0 0 0 X X X X X X X 0 1
0 0 0 0 1 X X X X X X X 1 0
0 0 0 1 X 0 X X X X X X 0 1
0 0 0 1 X 1 X X X X X X 1 0
0 0 1 0 X X 0 X X X X X 0 1
0 0 1 0 X X 1 X X X X X 1 0
0 0 1 1 X X X 0 X X X X 0 1
0 0 1 1 X X X 1 X X X X 1 0
0 1 0 0 X X X X 0 X X X 0 1
0 1 0 0 X X X X 1 X X X 1 0
0 1 0 1 X X X X X 0 X X 0 1
0 1 0 1 X X X X X 1 X X 1 0
0 1 1 0 X X X X X X 0 X 0 1
0 1 1 0 X X X X X X 1 X 1 0
0 1 1 1 X X X X X X X 0 0 1
0 1 1 1 X X X X X X X 1 1 0
1 X X X X X X X X X X X 0 1

5.2.2. Implementación De Funciones Lógicas Con Un Multiplexor

Una de las aplicaciones mencionadas para los multiplexores consiste en la generación
de funciones lógicas siempre que estén expresadas como suma de productos. De esta
forma podemos implementar un circuito lógico con un único chip reduciendo así el
número de circuitos integrados.
Para realizar dicha implementación basta con conectar las entradas de datos del
multiplexor a nivel lógico «0» o «1» según resulte de la tabla de verdad y las variables

3
Bloques Combinacionales Electrónica

de la función a las entradas de selección de datos del multiplexor, tal y como se muestra
en el ejemplo.

EJEMPLO

Implementar con un multiplexor 74HC151A la función lógica co-

rrespondiente al ejemplo del apartado 4.3.2 de la unidad didáctica
anterior.

Recordemos la tabla de verdad correspondiente a dicho ejercicio:

a b c f
0 0 0 0 0
1 0 0 1 0
2 0 1 0 1
3 0 1 1 0
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0

La solución consiste en conectar las entradas de datos del multiplexor según la

tabla de verdad (D0 = 0, D1 = 0, D2 = 1, D3 = 0, D4 = 0, D5 = 1, D6 = 1,
D7 = 0). Para ello conectamos las entradas con nivel lógico «0» a la tensión
de alimentación del circuito y las de nivel lógico «0» a masa. Las variables de
entrada del circuito se corresponderán con las entradas de selección de datos.

5V

MUX
EN
a 0
7
b 1 G
0
c 2
0 S
1
2
3 S
4
5
6
7

4
Electrónica Bloques Combinacionales

5.3. Demultiplexores
Un demultiplexor es un circuito que realiza la función contraria al multiplexor,
posee una única entrada de datos D y n entradas de control que sirven para seleccionar
una de las 2n salidas, por la que ha de salir el dato que presente en la entrada.

Entrada Selector Selector Salida

de datos de entrada de salida de datos

E1 S1
Linea de datos
E2 S2
A B

Al demultiplexor se le puede comparar también con un conmutador que es capaz de

seleccionar la salida en la que presentará los datos de la entrada. En la figura anterior
se muestra el esquema de un sistema de comunicación que utiliza un multiplexor y un
demultiplexor para tomar información procedente de varias fuentes para posteriormente
llevarla a diferentes destinos.
En la figura siguiente se muestra el símbolo normalizado de un multiplexor de 8
salidas (74HC138), tres lineas de selección y tres lineas de habilitación o inhibición que
permiten ponerlo en cascada con otros decodificadores.

DMUX
A 0 0 Y0
0
B 1 G 1 Y1
7
C 2 2 Y2
3 Y3
4 Y4
&
G2A 5 Y5
G2B EN 6 Y6
G1 7 Y7

5.4. Decodificadores