CIRCUITOS DIGITALES

Ciclo II

Laboratorio N°6

FLIP FLOPS

Integrantes:

➢ Clemente Ramos Oliver

➢ Marcaquispe Sanchez Oswaldo
➢ Ostos Requelme Alexander Miguel
Sección: 2C5B
Fecha de realización: 26/04/23
Fecha de entrega: 03/04/23
Docente:
Ramon Hernán Robalino Gómez

LIMA - 2023
Circuitos Digitales

Objetivos

1. Aprender a usar los flip flops tipo JK y D.

2. Adquirir habilidad en el uso de los flip flops integrados 7476 y 7474 mediante el uso de

su tabla de verdad.

3. Uso de las entradas asíncronas para el control de flip flops.

4. Uso de las entradas síncronas para el control de flip flops.

Equipos y Materiales

01 Osciloscopio 01 Cable de alimentación

01 Fuente de DC 01 PC con software de simulación

01 Multimetro digital 15 conectores chicos de 2 mm

01 Pelacables 15 conectores medianos de 2 mm

01 Módulo entrenador DET 2220 10 conectores grandes de 2 mm

Figura N°1: Diodos LED´S Figura N°2: Protoboard.

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Introducción

El objetivo de este informe es presentar el uso de los flip-flops que son dispositivos de

almacenamiento de estado sólido que se utilizan en circuitos digitales para almacenar y

manipular información binaria. Estos componentes son esenciales en la construcción de

sistemas digitales complejos, como microprocesadores y memorias.

Los flip-flops pueden almacenar un bit de información en forma de voltaje o corriente eléctrica,

y su estado puede cambiar de acuerdo a las señales de entrada que reciben. Esto permite a los

diseñadores de circuitos digitales crear sistemas que puedan realizar operaciones lógicas

complejas, como sumas, restas y operaciones de comparación.

Los flip-flops se utilizan en una amplia variedad de aplicaciones, desde sistemas digitales

simples como contadores y temporizadores hasta sistemas complejos como procesadores de

datos y sistemas de control.

En esta introducción, exploraremos los diferentes tipos de flip-flops, sus características y sus

aplicaciones en circuitos digitales. También discutiremos algunos de los desafíos asociados con

el diseño y la implementación de circuitos digitales utilizando flip-flops, como el consumo de

energía, la estabilidad y la velocidad de operación.

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRÁCTICA: 3.17

1/1
ACTIVIDAD: FLIP FLOP TIPO RS TIEMPO: 1 h

3.17.1. OBJETIVOS 3.17.2. MATERIAL NECESARIO

Estudiar el circuito báscula ( flip flop ) más elemental. Entrenador DET2220

Construir una báscula a partir de puertas NAND.

3.17.3. ESQUEMA /MONTAJE 3.17.4. SECUENCIA DE REALIZACIÓN

a) Realizar el montaje de la figura 3.17.1 compruébese que un impulso en R hace

bascular el flip flop. Un segundo impulso no hace nada, a menos que se aplique
antes un impulso en S para hacerlo bascular nuevamente al estado supuesto
inicial.

b) Compruébese finalmente, un estado indeterminado que se obtiene cuando ambas

entradas R y S están simultáneamente bajas. En esta situación no se puede prever
que ocurrirán las salidas Q y Q, esta es una limitación importante de las básculas
RS.

Fig. 3-17.1 Figura N°3: Implementación en el protoboard

Tabla de verdad

IN IN OUT OUT
0 0 1 1
1 0 0 1
0 1 1 0
1 1 1 0
Fig. 3-1

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

3.17.5. CUESTIONARIO 3.17.6. PROPUESTA DE TRABAJOS

1. ¿Qué sucede si se sustituyen las puertas NAND por puertas NOR?

Cuando se cambian las compuertas NAND por compuertas NOR, sucede que ambas se pongan 0-1
por el reset, lo que hace que el circuito se resetea toda la información creando un bucle donde siempre
0-1.

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRÁCTICA: 3.18

1/1
ACTIVIDAD: FLIP FLOP SR DISPARADO TIEMPO: 1 h
3.18.1. OBJETIVOS 3.18.2. MATERIAL NECESARIO
Construir una báscula más sofisticada.
Entrenador DET2220
3.18.3. ESQUEMA /MONTAJE 3.18.4. SECUENCIA DE REALIZACIÓN

a) Realizar el montaje de la figura 3.18.1

Las entradas S y R se conectarán a los conmutadores de programación y la entrada
CLOCK es conveniente conectarla al pulso positivo. De ésta forma en las entradas
S y R se coloca la información deseada y, en el momento en que se aplica una
señal H en la entrada de CLOCK. Las puertas 1 y 2 se abren, quedando la
información memorizada en los flip flops constituidos por las puertas 3 y 4.

Fig. 3- 18.1 b) Este montaje tiene también un estado de posible indeterminación en el caso de
que ambas entradas S y R estén simultáneamente en nivel alto.
Tabla de verdad
IN IN IN OUT OUT
0 0 0 1 1
1 0 0 1 1
0 1 0 1 1
1 1 0 1 1
0 0 0 1 1
1 0 0 1 0
0 1 1 0 1
1 1 1 1 1

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

3.18.5. CUESTIONARIO 3.18.6. PROPUESTA DE TRABAJOS

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRÁCTICA: 3.19

1/1
ACTIVIDAD: FLIP FLOP TIPO D TIEMPO: 1 h
3.19.1. OBJETIVOS 3.19.2. MATERIAL NECESARIO
Construir una báscula aún más sofisticada, el tipo D.
Entrenador DET2220

3.19.3. ESQUEMA / MONTAJE 3.19.4. SECUENCIA DE REALIZACIÓN

a) Montar el circuito de la figura 3-19.1. Comprobar su funcionamiento y trazar la

tabla de verdad.
.

Fig. 3-19.1

3.19.5. CUESTIONARIO 3.19.6. PROPUESTA DE TRABAJOS

1. ¿Para qué sirve el circuito propuesto en esta práctica? Tabla de verdad

Permite el almacenamiento de unos bits por la activación de un “CLOCK” y nos da un valor de salida
con su complemento. IN IN OUT OUT
0 0 0 0
1 0 0 1
0 1 0 1
1 1 1 0

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRÁCTICA: 3.20

1/1
ACTIVIDAD: FLIP FLOP JK MASTER SLAVE TIEMPO: 1 h
3.20.1. OBJETIVOS 3.20.2. MATERIAL NECESARIO
Inicialmente se construirá el circuito mediante puertas NAND. Posteriormente se ensayará un Entrenador DET2220
circuito real.
3.20.3. ESQUEMA /MONTAJE 3.20.4. SECUENCIA DE REALIZACIÓN

a) Realizar el montaje de la figura 3.20.1. Conéctese las entradas J - K y la

entrada del clock a la salida del programador de estados lógicos y las
salidas intermedias Z y finales Q a los leds indicadores de estado lógico.
Tabla de verdad b) Comprobar la tabla de verdad relacionando las entradas JK con las salidas
Q y Q, dando impulsos a la entrada de Clock. Tener en cuenta el estado
antes de dar el pulso de Clock.
IN IN IN OUT OUT c) Comprobar que con el flanco positivo se carga el flip flop maestro, con las
salidas Z y que, a su vez, constituyen las entradas del esclavo, el cual se
0 0 0 0 0
carga en el flanco negativo del impulso. Obtener los valores que se
1 0 0 1 1 presentan en éstas salidas en las diferentes situaciones en la tabla de
0 1 0 0 0 verdad obtenida anteriormente.
1 1 0 1 1 d) Utilizar integrados del tipo JK estándar y comprobar lo experimentado en
0 1 0 0 0 los puntos anteriores.
1 1 0 1 1
0 1 1 0 0 Tabla 3-21.1
1 1 1 1 1

Fig 3-20.1

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

3.20.5. CUESTIONARIO 3.20.6. PROPUESTA DE TRABAJOS

1. ¿ Cuál es la característica que se puede observar en el circuito de la figura? 3-21.1 y qué ventajas aporta?
Posee un flip flop de mayor rango que esta activo cuando el flip flop esclavo esta inactivo y viceversa. Y su
ventaja es que no permite que la salida cambie cuando cambia y espera un pulso de reloj. Esto evita la
activación falsa.

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

 Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Aplicación a lo aprendido
Implemente en una tarjeta de propósitos generales el siguiente contador BCD usando
dispositivos de la serie 74 de tecnología TTL.

Use diodos led para visualizar su salida y una línea de reloj externa. Adjunte a su informe los
detalles de la implementación, diagramas de conexiones y enrutado en la tarjeta de montaje.

17
PROGRAMA DE FORMACIÓN REGULAR
Circuitos Digitales

El circuito está formado por 3 tarjetas 7476, dos NAND de 2 puertas y un NAND de 3
puertas.
Luego de apreciar el simulado en el proteus se puede afirmar que este circuito esta diseñado
para contar de forma ascendente.

18
PROGRAMA DE FORMACIÓN REGULAR
Circuitos Digitales

Observaciones

1.-La observación tomada en el laboratorio al momento de realizar la implementación fue como

actúa el clock en los circuitos y como darle una funcionalidad y los valores correctos, ya que

los biestables son muy utilizados y aplicados, además la frecuencia y las ondas que se pueden

ver al momento de medir con el osciloscopio es que se utiliza y se puede aplicar en low y high.

2.-Observamos que los Flip Flops son utilizados para registrar datos y almacenar información

temporalmente, lo que es crucial en la construcción de circuitos de circuitos secuenciales, tales

como contadores y registros.

3.-Observamos que los Flip-Flops son circuitos lógicos que se utilizan para almacenar y

cambiar el estado de una señal digital. Hay varios tipos de Flip-Flops, incluyendo SR, JK, D y

T, cada uno con sus propias características y aplicaciones.

19
PROGRAMA DE FORMACIÓN REGULAR
Circuitos Digitales

Conclusiones

1.-En conclusión, pudimos implementar y manipular el circuito de acuerdo nos mandaba el

laboratorio sin muchas dificultades, logrando así el aprendizaje correcto para poder aplicarlos

en proyectos y otros temas que me servirán más adelante.

2.-En conclusión, los Flip-Flops son circuitos digitales que se utilizan en la electrónica digital

para almacenar un bit de información. Los Flip-Flops son fundamentales para la construcción

de registros, contadores y otros circuitos digitales secuenciales.

3.-Los Flip-Flops son componentes fundamentales en la electrónica digital, ya que permiten la

implementación de circuitos secuenciales que son esenciales en la lógica digital. La elección

del tipo de Flip-Flop depende de las necesidades específicas del diseño, incluyendo la velocidad

de operación, la complejidad del circuito y la cantidad de memoria requerida.

20
PROGRAMA DE FORMACIÓN REGULAR