Scribd
Cargar
14 vistas3 páginas

CMOS-2 Ej

Este documento describe un circuito de transistores CMOS y proporciona respuestas a varias preguntas sobre sus características. El circuito consta de 3 transistores pMOS y 3 nMOS. Se calculan la resistencia y capacidad de puerta de cada transistor. La función lógica del circuito es una puerta OR de 3 entradas (A+B+C). Se incluye una tabla de conmutación que muestra el funcionamiento de cada transistor y la red equivalente en cada caso. Los peores tiempos de conmutación son 22.18 ps para nivel alto a bajo y 66.54

Cargado por

Cristina Gracia
Derechos de autor
© © All Rights Reserved
Formatos disponibles
Descargue como PDF, TXT o lea en línea desde Scribd
Descargar como pdf o txt
14 vistas3 páginas

CMOS-2 Ej

Este documento describe un circuito de transistores CMOS y proporciona respuestas a varias preguntas sobre sus características. El circuito consta de 3 transistores pMOS y 3 nMOS. Se calculan la resistencia y capacidad de puerta de cada transistor. La función lógica del circuito es una puerta OR de 3 entradas (A+B+C). Se incluye una tabla de conmutación que muestra el funcionamiento de cada transistor y la red equivalente en cada caso. Los peores tiempos de conmutación son 22.18 ps para nivel alto a bajo y 66.54

Cargado por

Cristina Gracia
Derechos de autor
© © All Rights Reserved
Formatos disponibles
Descargue como PDF, TXT o lea en línea desde Scribd
Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1/ 3

CMOS

1 Problema
A partir del circuito de transistores mostrado en la Figura 1 se ha diseñado un
circuito en el que los transistores tiene las siguientes caracterı́sticas: Wn = 4λ
y Ln = 2λ para los transistores nMOS, y Wp = 12λ y Ln = 2λ para los
transistores pMOS. La resistividad de los transistores nMOS es de 2kΩ/, que
la de los transistores pMOS es de 6kΩ/ y que la capacidad de puerta de los
transistores empleados es de 1f F/λ2 ,
Nota: el canal se forma al superponer el polisilicio con la difusión
(n+ o p+). La longitud L el ancho W del canal se determinan a partir
de la intersección antes mencionada.

Fig. 1: Circuito de transistores.

A partir de los datos antes mencionados responder los siguientes apartados:


1. La resistencia y capacidad de puerta de los transistores.

1
1 Problema 2

2. La función lógica.
3. La tabla de conmutación de la primera etapa, donde se muestre el fun-
cionamiento de los transistores, la red que conduce y la resistencia equiv-
alente del circuito.

4. Los peores tiempos de conmutacióon de la primera etapa, tanto para la


conmutación de alto a bajo (HL) como de bajo a alto (LH).

Respuestas.
1. La resistencias de los transistores se obtiene a partir de la relación de tamaño
del transistor (dado por el diseño) y la resistencia por cuadro asociada. Ası́ la
resistencia de los transistores será:

• RnM OS = (Ln /Wn ) × 2kΩ/ = (2λ/4λ) × 2kΩ/ = 1kΩ


• RpM OS = (Lp /Wp ) × 6kΩ/ = (2λ/12λ) × 6kΩ/ = 1kΩ

Por otra parte, para calcular la capacidad de puerta de los transistores se


tiene que tener en cuenta el área de los transistores y la capacidad por área del
circuito. Ası́ la capacidad de puerta de los transistores será:

• CnM OS = (Ln × Wn ) × 1f F/λ2 = (2λ × 4λ) × 1f F/λ2 = 8f F


• CpM OS = (Lp × Wp ) × 1f F/λ2 = (2λ × 12λ) × 1f F/λ2 = 24f F

2. La función lógica del circuito es:


• M =A+B+C

• Salida = A + B + C

3. La tabla de conmutación de la primera etapa (antes del inversor). Por


simplicidad, en la tabla llamaremos T1 , T2 y T3 a los transistores pMOS cuyas
entradas son A, B, C, respectivamente. A su vez, los transistores nMOS cuyas
entradas son A, B, C, serán nombrados T4 , T5 y T6 . respectivamente.

A B C T1 T2 T3 T4 T5 T6 Red Req Vs
0 0 0 ON ON ON OFF OFF OFF pMOS 3kΩ 1
0 0 1 ON ON OFF OFF OFF ON nMOS 1kΩ 0
0 1 0 ON OFF ON OFF ON OFF nMOS 1kΩ 0
0 1 1 ON OFF OFF OFF ON ON nMOS 0, 5kΩ 0
1 0 0 OFF ON ON ON OFF OFF nMOS 1kΩ 0
1 0 1 OFF ON OFF ON OFF ON nMOS 0, 5kΩ 0
1 1 0 OFF OFF ON ON ON OFF nMOS 0, 5kΩ 0
1 1 1 OFF OFF OFF ON ON ON nMOS 0, 333kΩ 0

Tab. 1: Tabla de conmutación


1 Problema 3

4. Los peores tiempos conmutación de la primera etapa (antes del inversor)


se producen para la conmutación a nivel alto-bajo (HL) cuando uno de los
transitores está funcionando; mientras que para la conmutación a nivel bajo-
alto (LH) cuando los tres transitores están funcionando. Por tanto, los tiempos
se calculan de la siguiente forma:

• THL = 32f F × 1kΩ × ln(2) = 22, 18ps


• TLH = 32f F × 3kΩ × ln(2) = 66, 54ps

También podría gustarte