lele|> pe Sah i, Sustituyendo cada uno delos valores je /,y simplificando obtenemos: 2=5,+5,45,= hh, +h hh, +!) ),= (a+ dabe+ (a +0) aabc+ (a +c) aabe= AGG +5 +0) + @2abc+(a+qaa+b+2 9¢+abt+at+0+ab+abe+at=at+0be+ab+abe+at by Para simplifcar por el método de Kamaugh, partiendo de la tabla de verdad de la expresién anterior: Z=at+abe+ab+abce+at alolelz jay Dibujamos el mapa de Karaugh y simplificamos: laiSialais\e ‘cyoLGh EGER 2CHLRAD feral erste: Baciréntea digital errrea - Multiplexores y demultiplexores = Multiplexores Un muttiplexor es un dispositive que posee varias lineas de datos y una tinica linea de salida, Permite dirigir la informacién digital procedente de diversas fuentes a esa Unica sal- da, Mediante unas entradas de control podemos seleccionat los datos y conmutarlos Da: hacia la linea de salida, Es decir, se comporta como un conmutador de entradas muil- SII tiples y una salida nica, pero con un control electrénico. Y :—0 Tiene 2" entradas, una salida y n lineas de control. — DSS + 5,55 + 0,555 + D35,5, TI Demultiplexores Un demuttiplexor realiza la funcién contraria a la del multiplexor: toma los datos de una linea y los distribuye a un determinado numero de lineas de salida, es decir, distribuye los datos. sun circulto integrado con una entrada, n lineas de control y 2 salidas. Un decodificador puede utilizarse como un demultiplexor. Como se muestra en la tabla de verdad, el valor de la entrada £ (0.01) se replicaré en alguna de las salidas (D, a 0,) lo cual vendré determinado por el valor de las lineas de control (5, $,). _" Comparador tidades binarias y determinar su relacién, om Un comparador es un circuito cuya funcién es comparar las magnitudes de dos can- Es decir, si queremos comparar dos nuimeros A y B que vienen definidos por dos gru- va os de n lineas de entradas, primero examinamos el bit de mayor orden de cada | elie numero y después los restantes. A la salida se activa la salida correspondiente: A > B, 2 A=BoAon tows dcaEmaar 11, + Resuelve la siguiente funcidn légica: Za, b, ¢) = TO, 2,7) 4) Mediante un tinico multiplexor de tres entradas de control b) Mediante un multiplexor de dos entradas de control Soluci6n a) Primero construimos la tabla de verdad, y a par- tir de ella dibujamos el multiplexor. bb Agrupamos dos de las variables (a y 6), que serén nuestras entradas de control, y dejamos la variable c como entrada de datos. ater I Mutipooe tor I 12. + + implementa mediante multiplexores de cuatro entradas de datos, y utilizando el menor nuimero de ellos, la siguiente funcién légica: 2(a, b,¢.d) =(a@ bled +a +b 4+ be Solucién, COperamos en la funcién mediante el algebra de Boole y aplicando los teoremas de Morgan, hasta conseguir que nues- tra funcién sea un producto de sumas 0 una suma de procluctos, para poder construir la tabla de verdad. (a@ bitd +a +6 +d +60 =(Gb + abjid + abd + bt = bed + abed + abd + be Rellenamos la tabla de verdad con légica positiva y colocando unos (1) en las posiciones que hacen posible la ecuacién. Después observamos la tabla agru- pando en grupos de cuatro e implementamos multiplexores de cuatro entra- das con las variables cy d como entradas de control. Za, 6,64) ae : a iaied 14 * o aEelaat i a 2 Sf qh i Fa pee T Lu hat 3 lel wlele le reomodhccie ea tod oon (EST)Blaswréatea chig 9.4, Sumadores eee : SEE El complemento a 1 y el complemento a 2 de un numero binario son importantes porque petmiten la representacién de ndimeros negativos. La aritmética en comple- mento a 2 se usa comiinmente en las computadoras para manipular los numeros negativos. Bi acarreo, cuando sumamos dos ni- mers binaros es el bitresutante del | Sumadores desbordamiento: Un sumador es un circuito que se utiliza para sumar dos datos binaros, Si tenemos ‘en cuenta el acarteo proventiente de una operacién anterior, se denomina sumador; sino tenemos en cuenta el acarreo de entrada, se denomina semisumador. 1. Sumador de dos datos de un bit La funcién logica de salida sera: Bas 5 S=A@H@C, aaa o 0 0 0 Cg = AB+IA@B)OC, 0 0 104 0 1 oo 7 ie Sumador de datos de cuatro bits fy 7 fe 1 mes |2|, sl?}— lame 1. a 4 do Un sumador de 4 bits se implementa me- sft sp fe ieeeeapeetea eee diante cuatro sumadores de 1 bit. Primero |! i 1 aia se suman individualmente los digitos bina- 7" Tabla de verdad de un sumador rios correspondientes al bit menos signi- Smea}_| |* ée | bit ficativo, teniendo en cuenta el acarreo, ya | continuacién los de orden ms alto =o afiee o 0 0 0 0 o 0 1 1 0 o 1 0 4 0 o 1 1 0 4 1 9 0/1 0 1 9 tyo4 Resta diferencia pat ; | 5 a En los circuitos electronicos digitales, para restar dos nimeros realizamos el com- a 1 F i. 7 plemento a 2 de uno de ellos y después lo sumamos. De esta forma podemos hacer staal toe en paralclo estas con un circuito sumador. Para restar dos ntimeros utilizando el complemento a 2 se siguen los siguientes pa- 29 2%q= 11101, 9011101; | S08: 2B 12,,= 1100, =»001100, | 1, Pasamos los dos ntimeros a binario, 2. Siunnimero tiene menos bits que otro, se afiaden ceros por delante. Completienta 82 del wtimero 12 3. Enel sustraendo (niimero negative), cambiamos los unos por los ceros y los ce- (001100, =5 110011 +1=110100-, £08 por los unos. oo 4, Sumamos al resultado el valor 1 11101 5. Afiadimos delante el bit de signo (sies positivo, un 0; si es negativo, un 1). Es eyibiOe decir, normalmente, un 1 delante del sustraendo. sam] 010001, > @ 6. Sumamos normalmente. Si el resultado es positivo, el bit de signo seré 0. Si es ee negativo y el bit de signo es 1, el resultado aparece en complemento a 2. Ejemplo de resta de dos nimeros con complemento a 2 "Gea ALA rstHasta ahora hemos estudiado los circultos combinacionales, en los que la salida ni- camente depende de la combinacién de entradas. En este tema nos centraremos en los circuitos secuenciales. En ellos, la salida no se puede conocer siempre conociendo la entrada, sino que es necesario saber la historia del cituito, es decir la salida depende de la combinacion de entradas y del estado anterior del circuito. Podemos decir que los circuitos secuenciales tienen memoria, ya que son capaces de almacenar un bit (0 0 1) y de mantener dicho valor indefinidamente hasta que se produzca una accién que lo modifique. El circuito basico con el que construimos un circuito secuencial son los biesta- bles. Los biestables son los elementos bésicos de memoria. Los biestables poseen dos estados estables, denominados set (activacién) y reset (desactivacion), en los cuales se pueden mantener indefinidamente. Esto los hace muy ttiles como disposttivos de almacenamiento. Elpaso de un estado a otro se lleva a cabo variando sus entradas. La manera en que cambian de un estado a otro es la diferencia basica entre un tipo y otro. Asi, podemos dividirlos en: © Biestables asincronos. En ellos, los cambios de estado se producen cuando ‘tenemos variaciones en la combinacién de entradas. También reciben el nom- bre de latches. * Biestables sincronos. Ademas de las sefiales de control, poseen una entrada de sincronismo o de reloj. En este tipo de biestables, los cambios de estado se producen cuando tenemos variaciones en la combinacién de entradas que se producen durante el nivel (alto 0 bajo) o en el flanco activo del elo) (subida o bajada). Estos biestables, a su vez, se lasifican segtin el tipo de sincronismo: * Biestables sincronos por nivel (0 latches) + Biestables sincronos por flanco (o flip-flops) Los flip-flops se crearon para eliminar las deficiencias de los biestables asincronos 0 sincronos por nivel (latches), En esta unidad vamos a centrarnos en aquellos de uso comiin que se implementan en forma de circuitos integrados. asneronos RS por nivel m Li (atches) (atches) ° sincronos oa (ip-fops) Los biestables son imprescindibles en cualquier sistema secuencial, ya que son los ‘elementos basicos de memoria. Sus principales aplicaciones son: + Contadores + Registros de desplazamiento ‘+ Memorias HELO EMEA ACHR fol emirerrr En los biestables asincronos, los cambios de estado se producen cuando tenemos variaciones en la combinacién de entradas, es decir, como no hay reloj que sincronice los cambios, cualquier cambio en las entradas conlleva cambios en las salidas. 11.1.1. Biestable R-S asincrono Se puede construir con puertas NOR o con puertas NAND con sus salidas realimentadas. Enel biestable R-S tenemos dos entradas (S de set y @ de reset) y dos salidas (Qy su complementatia 0). | R-S asincrono con puertas NOR Un biestable R-S implementado con puertas NOR se dice que es “activo por nivel alto, ya que, tal como podemos ver en la tabla de verdad: * Cuando $= 1, el valor de la salida Q pasa a 1 * Cuando A = 1, el valor de la salida Q pasa a0. © Enel caso de que las dos entradas estén a 0, no se produce variacién en la salida. * Silas dos entradas estén a 1, se trata de un estado a evitar, ya que estamos dando érdenes contradictorias. En la salida Q tendremos siempre el valor complementario de Q. EY ars | Circuito integrado CL | RS asincrono con puertas NAND En este caso se dice que es activo por nivel bajo’ ya que: * Cuando tenemos las dos entradas a 1, recuerda el valor anterior, es decir, se produce un efecto memoria. * Cuando en la entrada 5 tenemos un 0 y en la un 1, se produce un set o puesta a 1. ‘+ Cuando en la entrada 5 tenemos un 1 y en la un 0, se produce un reset o puesta a 0. * Cuando Sy R estén a0, se produce una situacién no valida, en la que no podemos tener la certeza del valor que tenemos ala salida, Por tanto, la debemos evitar. re) Puestaao) | ° Puerta “Memoria R Tal Nerul13, + + Resuelve la siguiente funcién légica: Dibuja el citcuito de mando de un taladro que funciona mediante dos pulsadores, utilizando un biestable RS asincrono. £1 funcionamiento del citcuito debe ser el siguiente: « Sise acciona el pulsador on, debe girar el taladro, que permanecerd activo aunque se deje de pulsar. ‘En cambio, sise acciona el pulsador off, el talacro debe apagarse y permanecer apagado aunque se deje de pulsar. Ademés, construye la tabla de estados del circuito. Solucton Ai ot Rl ro# sot LH Ven ono. ‘Al pulsar el pulsador P, la sefial de entrada set se activa, con lo que la salida M pasa a nivel alto y se enciende el tala- dro, Sise activa el pulsador P2, se activa la entrada reset del biestable, con lo que pasa la salida Ma un estado bajo y se apaga el taladro. Como el biestable tiene “memoria una vez que se activa cualquiera de sus entradas, su salida permanece en ese esta do hasta que no se produzca un nuevo cambio en las entradas. La tabla de estados es a siguiente: | f 14. + + Disefia el circuito para el llenado de un depésito mediante una bomba hidréulica, La bomba debe funcionar siempre ‘que se active el pulsador de arranque P7, y permanecer funcionando hasta que se alcance un determinado nivel en el de- pésito D, o cuando se active el pulsador de parada P2. Cuando el arranque y el nivel se encuentran activos a la vez, tendra prioridad el sensor del nivel D. Solucion Construimos un circuito con un biestable R-S, donde el pulsador de arranque P1 es la sefial de set, y la sefal reset es el pulsador de parada 2, Sise acciona P1, se activa la bombay si se acciona P2 0 el sensor D alcanza el valor maxi- mo (D=1),se desconecta la bomba (mediante tuna puerta OR). How enconetaa icaueeD-caetdnerae (IDSUn sistema sincrono sélo procesa las sefiales de las entradas en unos instantes determinados. Estos instantes vienen determinados por la sefial del reloj (CLK 0 CK), que es periddica y puede ser simétrica o no. Al hablar de simetria nos referi- lempo que esté en nivel alto yel tiempo que esté en nivel bajo. Los dos tipos de sincronismos que vamos a encontrar son: * Sincronismo por nivel. Cuando el reloj esta en nivel activo, el sistema secuen- cial procesa las sefiales de entrada. © Sincronismo por flancos. En el instante en que se produce un cambio en el reloj, ya sea en el flanco de subida (1) 0 en el de bajada (1), se procesan las sefales de entrada 11.2.1. Biestable tipo D sincrono por nivel En el caso de los biestables sincronos por nivel, las variaciones de las entradas s6lo afectan a las salidas en el instante en que el nivel del reloj estd activo. El biestable tipo D posee una entrada D (data) y otra de habilitacién E (enable), de forma que cuando el biestable esté habilitado (E = 1), la salida copia el valor de la entrada, pero si no esta habilitado (E = 0) mantiene (memoriza) su valor, aunque cambie la entrada, Biestable sincrono por nivel alto _EStd construido a partir de un latch R-S pero nos permite eliminar la posibilidad de alcanzar el estado prohibido de los biestables R-S. x Sigue funcionando como un elemento de memoria, Biestable sincrono por nivel bajo En este caso, la sefial de reloj se utiliza como linea de control, por eso la introduci- ‘mos por la entrada E, aunque podria ser cualquier seal no periédica. ae ee Elbiestable D es muy usado, ya que con él eliminamos el estado indeterminado. ls cls lg Jig fla ls iy Jie i fu] cs cr Po Te | 2 egies 0S OF OF integrado 74LS75._ (TW) omen». ce eosiny BlactrOaitea digital B El simbolo del tridngulo es el | indicador de entrada dinémica Los flip-flops son dispositivos sincronos de dos estados. La salida cambia de es (sensible al flanco). tado s6lo con el flanco de subida (positivo) 0 con el flanco de bajada (negativo] del reloj, de forma que Unicamente en un instante especifico se producen los ou cambios. Flip-flop sensible al fanco de subida 11.3.1. Biestable tipo D sincrono por flanco pox En un biestable tipo D activado por lanco, el valor presente en la entrada D cuando flip-flop sensible al flanco de bajada el reloj hace un fianco ascendente o descendente (segtin el tipo de flip-flop) se copia en la salida y se mantiene hasta el siguiente flanco (independientemente de lo que haga la sefal de entrada). | Eselelemento basico de memorizacién de 1 bit. Se puede construir un flip-flop tipo D de forma muy sencilla, afiadiendo un inversor aunflip-flop R-S. i ee ik o | Fe laxrote) : | ys a 1712 | cmacena 1) : a | faa i) - Reset : 9 T9)7 imacena0y | i To Como podemos apreciar en el cronograma, cuando se produce 7 1 un flanco de subida, a la salida t Q se copia el dato que tenemos i en la entrada O y el resto del tiempo se mantiene el dato que teniamos almacenado (por eso — I se considera la unidad basica de | memoria). EJERCICIOS 7. ++ Dada la sefial de entrada de la figura, dibujala seal que tendremos a la salida Qen los siguientes casos: 2) Blestable tipo D sincrono por nivel b) Biestable tipo D sincrono por flanco de subida ak od HOGA ENE 2 BACHLERND tion esr (9ycrénten dal Conoce 11.3.2. Biestable tipo J-K sincrono por flanco El fip-lop J-K tiene un funcionamiento idéntico al del biestable R-S, con la Unica diferencia de que se elimina la condicién prohibida’ en la que tenemos Ry S puestos a 1.Es decir, evitamos el estado no valido. Cuando J = K= 1, se produce un volteo, es decir, en el siguiente ciclo de reloj el flip- flop cambia a su estado opuesto, Esto recibe el nombre de basculacién (toogle) y es Un efecto muy titi en los contadores y otros circuitos secuenciales, Podemos construir un flip-flop tipo J-K de muchas formas distintas, Por ejemplo: *+ Apartirde un biestable tipo D, tal como se muestra en el cicuito légico de la izquierda. * A partir de un biestable tipo R-S, tal como se muestra en el citcuito légico de la derecha, cts te ole te ce ole ale ry a i a : a} tet & Tt ER ee Perel Circuito integrado 7476 “Ea | HOGA Een 2 BNOMLENCO- erstlasieéaitea digital (ee lela 11.3.3. Biestable tipo T sincrono por flanco El flip-flop tipo T tiene una tinica entrada y se comporta igual que un flip-flop tipo J-K con sus entradas.Jy K unidas. Se suele construira partir de un biestable J-K, Sila entrada [presenta un nivel bajo, 0, el dispositivo esté en modo memoria y mantiene el mismo valor en la salida, Sila entrada T presenta un nivel alto, 1, el dispositivo cambia de estado, es decir, bascula e invierte el valor anterior de la salida. A pesar de tener un funcionamiento muy sencillo, se utiliza a menudo, por ejemplo para construir contadores y divisores de frecuencia, | | | Q, | Memos] | 1) 7G | Vokeootogge | | | 11.3.4, Lineas asincronas de inicializacion y borrado de biestables La mayoria de los flip-flops presentan algunas entradas asincronas que pueden forzar y variar el estado del flip-flop indepen- dientemente del reloj. Su funcién es, por ejemplo, hacer una parada de emergencia, arrancar un sistema bloqueado, etc. Las lineas mas comunes son preset (inicalizacién), que fuerza el biestable a 1, y clear o reset (borrado), que fuerza el biesta- bleao. TP. ima tt PRESET LER7) SisctiSaicn chigiteal Arrears 15. + Dibuja la forma de onda de la salida Q del siguiente biestable con la forma de onda de la entrada» [pal mostrada en la figura ox ak Solucién En un biestable tipo D activado por flanco, el valor presente en la entrada D cuando el reloj hace un flanco ascendente se copia en la salida y se mantiene hasta el siguiente flanco (independientemente de lo que haga la sefial de entrada). ow PEPE PERE L 16. + Dado el citcuito secuencial de la siguiente figura, donde tenemos una entrada D, y otra de enable (6). ) Completa la tabla de verdad en funcién de Ey 0, ) Dibuja la forma de onda de las fa Qsi tenemos las entradas D, y Eque se muestran en la figura. a al -— Solucién, 17. ++ Dibuja la forma de onda de salida Q del siguiente biestable con las formas de onda de entrada mostradas en la figura, ox—4 Solucién BD reoosrencve> wc crownSee teATd 18. + + Demuestra que el siguiente crcuito es igual aun biestable'T Solucién oO Ss 1a Rellenamos la tabla de estados con las entradas T, y ‘Comprobamos con la tabla que el biestable T lo que hace es cambiar de valor la salida 0, cuando Ia entrada estd a 1 0 mantenerla si esté a 0, al igual que en nuestro cicuito. 19. + + Dado el siguiente circuito: a) Indica cudles son las funciones légicas JO, KO, J1,y K1, en funcién de E, Q0,y Ol. ») Construye la tabla de estados del circuito, indicando los valores Q0,,:y Q1, para todas as combinaciones de E, 20, ye 6) Determina la tabla de valores que toman las salidas 00... y Qty. para los instantes t= (0,1, » 8), sabiendo que 00,= 0 Q1,=1 y suponiendo que é sigue la secuencia <1, 1, 1,0,0,0,1,0,0>, Solucién 4) Funciones légicas b) Tabla de estados evo CGN 2 ACHLLERAO tre oot@acwéalea digital PF kala Saeed ©) Tabla de valores 20, + Dado el siguiente cronograma: a) Dibuja el simbolo del biestable D activo por flanco descendente y construye la tabla de verdad de ese cx biestable D. t ») Representa la evolucién de la salida Qde ese bies- i table D, si aplicamos a su entrada la sefal de la fi- ura y la salida inicialmente est a nivel bajo, Solucién a)Dibyjo — _>—]_, Tabla de verdad ox es 1 + t-3 ) Como el dispositivo es activo por flanco descendente, nos fijamos en cada uno de esos flancos para comprobar el estado de su entrada, y serd ese valor en ese momento el que pase ala salida (nivel alto 0 bajo). ax rT 21. + Dibuja un biestable T activo por flanco ascendente, construye su tabla de verdad y representa en un cronograma como evoluciona el estado de la salida de ese biestable si ésta estd a nivel bajo. Solucion Dibujo Tabla de verdad Cronograma I) a ; 4 ac po ta] axl: LJ i Lo 1a H iit 1 do de su salida. Si estaba a nivel alto, pasa a nivel bajo; si estaba a nivel alto, pasa a nivel bajo. i Enos flancos ascendentes, el biestable cambia el esta- | EY TWcNOLIGA EGER 2 BACHILERD te Dnesiors22. + + Dado el siguiente circuito (Fae Feds Ghetwréntca digital B e lo ol a) Rellena la tabla de estados e indica el valor de la funcién légica S.1- ») Rellena el cronograma con las sefta- les Q0, Q1 y S,siinicialmente QO y Q1 estén a nivel bajo. Solucién, a) Tabla de estados Funcién légica Soon = Qa + ear ) Cronograma aK a reaouc encoun cures tadaotn (03DDado que los biestables son los elementos basicos de memoria, son imprescindibles en los sistemas secuenciales. Las principales aplicaciones de los biestables son: * Contadores, que son capaces de generar una determinada secuencia y también pueden utilizarse como divisores de frecuencia, * Registros de desplazamiento, que permiten almacenar datos de distintas maneras. oe Enlos contadores, cada flip-flop tiene una freuen Cia iguala lamitad de aque tiene la seal de salida del flp-lop anterior, por lo que a frecuencia sera Un contador es un dispositivo constituido por flip-flops que genera una secuencia que se repite en el tiempo. Existen basicamente dos tipos: los asincronos y los sincronos, = Contadores asincronos En un contador asincrono, los flip-flops no cambian de estado al mismo tiempo, dado que no comparten la misma sefial de reloj. coat La sefal de reloj solamente esté conectada al primer biestable; el segundo ° ak biestable se dispara mediante la sefial Q, del primer biestable; y asi suce- L\y sivamente. La transici6n se produce durante el flanco de subida, y en cada transici6n se produce un pequefo retardo, que se va acummulando segiin se propaga la sefial. Este retardo acumulativo hace que se limite la velocidad y puede dar lugar a problemas, porlo que no es un contador muy utlizado. ex al a a Pp a A OT aoe Tee oto: ! lo ol fit fyi | iat o & Contadores sincronos En un contador sincrono, todos los flip-flops tienen la misma sefial de reloj, por lo que se genera la secuencia deseada al ritmo de los flancos activos dal reloj. Los contadores son uno de los sistemas mas empleados. Sirven para ontar tiempo, como divisor de frecuencia o para generar secuencias de control. aK Et a 4 a Q 1 a [Toy a afte Pap ate et Pa : a tt otter Toi | 1 Rand cE» OLE7 Blacerdntea digikel Conoce 12.2, Registre Los registros de desplazamiento son un tipo de sistema secuencial sincrono capaz de almacenar informacién durante un tiempo. Un registro almacena n bits, y cada uno de esos n bits esté almacenado en un biestable. Los registros basicos son los siguientes: entrada de datos entrada datos ae —i~— paralelo /paralelo paralelo/serie [> 2M. rate serie /paralelo Pry YN caida de datos ae ag sala de dotos | dedats—>| _sele/serie [> gedtas Las dos funciones bésicas de los registros de desplazamiento son almacenar datos y convertir datos. Pueden ser paralelo/paralelo, serie/serie, serie/paralelo y paralelo/serie. En este apartado veremos el funcionamiento de los dos primeros tipos: entradas de datos paralelo + Registro de desplazamiento paralelo/paralelo, La infor 7 7 macién llega en paralelo en un instante, se almacena y se ‘ransmite en el siguiente instante. Gs Les, Li 2, pe | | te | | 4 4 a i saldas de datos paralelo | ‘© Registro de desplazamiento serie/se- ees aot a fa fp 1 | rie, Acepta un bit cada vez por una Unica | | sada de datos | linea de entrada. La informacién almace- . : : serie | nada se entrega a la salida también en pa sere uk ot? +Lot+Leftio Q 4 7 a 7 a Tran» ALE PoUFtirareerae sors 2, 2, 0, . 2 ot ot, aft \ : ox a Solucién ox I LI BT 24, ++ Tenemos un sistema de almacenamiento con una capacidad de 4 GB que se utiliza para almacenar i 700 kB cada una, 4) {Cuantos bits ocupa cada imagen? by {Cudntos kilobytes de informacién puede almacenar el sistema? 0) 700. 1,024=716.800 bytes 1 byte = 8 bits => 716.8008 = 5.734.400 bits b) Tenemos que convertir los 4 GB a kilobytes: 41.024 1.024 = 4.194.304 kB Para calcular la cantidad de imagenes operamos asi: tamafo total __ 4.194.304 KB de = mde imagenes = [aig de cada imagen” 700KB 991 imagenes (BB emo nen scm ean ca oieaitera ers 25. + + Dado el siguiente circuito, formado por tres biestables (uno Ty dos D), tados activos por flancos de subida de reloj, obtén las funciones lagicas de cada biestable y a tabla de estados con todos los estados posibles. co ar @ r > lb ap ap Solucién Funciones légicas Tabla de estados: partimos de tres estados iniciales antes =1,@ 00,= 02,600, del flanco activo del rel] ya la derecha de la tabla pone- mos los estados activos después del fianco del reloj 26. + + Dado el siguiente circuito, formado por dos biestables (uno Ty otro J-K), ambos activos por flancos de subida de reloj, ‘obtén las funciones légicas de cada biestable y la tabla de estados con todos los estados posibles cuando A= Oy cuando A=1 Solucién Funciones légicas 20,.1 = T.® 00, = (01, @A) @ 00, Qes = Ty ya que en este biestable J= = 1,alentrar una suma légica de 0 y su negada Cuando A= 0, la salida de la puerta XOR serd Q(t) y Q,(t+1) = O,lt) @ (0. Cuando A = 1, la salida de la puerta XOR serd (0) y Qu(t+1) = Qi(8 @ Q(t). Tabla de estados: partimos de dos es- tados iniciales antes del flanco activo del teloj ya la derecha de la tabla po- rnemos los estados activos después del flanco del reloj. Cuando A=0 Cuando A =1 GME OLR: tomLa siguiente actividad esté pensada para que practiques con la aplicacién Crocodile Clips 3.5. También puedes descargarte la versién Yenka (www.yenka.com) con cual- quiera de las tres licencias posibles: escolar (de pago), de prueba (15 dias) 0 de uso en casa (gratuita), ‘roc lps 3.5yYenkadsponen de unos Aispositivos lamados entradas légicas y otros lamadossalidasligicas en la opcién del mend de puertas gia. Las entradas ligicas se conectan alas enta- «as de las puerta gia, y las saldas gl- csabelihdesumamrn En un coche de férmula 1 se enciende un led (L) de alarma cuando se da al menos tuna de las siguientes circunstancias: poco combustible (Calta temperatura en fre- ESsegtdesligtasseactanpuants- nos tur del alerdn (A). cuando ocure al menos unedeeona circunstancias, el bre easy suminisran un ave ao deten- lots Puede activar un pulsador (P) para apagarel led. Este no se apagard siel sensor itising sepusan suminsranunnvelde gue ha activadolaalarma es el de rotura del alerén, tension aj figura 13) Las salidas lias se ativan (coor jo)si__LO que vamos a hacer en primer lugar es elabora a tabla de verdad. Después sim- ls llega un nivel ato de tens; o estin _lifcaremos por el método de Karnaugh y obtendremos el esquema del circuto con desactvadas (sin coor sie llega un nivel Puertas l6gicas. bajo de tension (Fgura 13). 1. Abre un procesador de texto y crea un documento nuevo en blanco. a 2, Copia la tabla de verdad de la figura 14 y complétala con los valores que faltan, ae ~o 3, Dibuja el diagrama de Karnaugh y comprueba que la funcién simplificada es la Enrad gia | Salida sigulente: a a7 L=A+PC43F 4. Explica cémo se realiz la simplificacién, ‘PICTFIAIL 5. Abre la aplicacién Crocodile Clips. [0/0/0100 Ojo on 6. Los elementos necesarios para montar el circuito son: entra- fololtlol ds salids lic y puertas logicasAfade as puertas NOR, 0-2. 110 AND y OR que necesites. Puedes intercambiar la simbologia iD Toto tt haciendo clic en View. Olt [rol IEC Logic Symbols ‘orto [Dy ic Analogue Symbol oir 7. Une todos ls elementos yafdels ls etiquetas con add/ 1-0-1010 Text. +o |1/0 Jo 8. Haz.una captura y cépiala en el documento de texto. toftlt Fi sie 9. Comprueba cémo cambia la salida L sivamos pulsando sobre 1/1 [010 10 oe cada una de las entradas, Comprueba que funciona correcta- (1/1/0111 => mente en cada estado comparandolo con la tablade verdad. 4 111/010 a— - 10. Guarda el documento de texto como UDO7_P1_nombre- 11/11/11, = apellido. Fe ae — "ea Na A-OneTee ntrol ‘Vamos a disefiar un circuito de control de la luz (1) de una vivienda que esta controla- da por tres sensores (a, by ¢) de forma que se encienda la luz en los siguientes cas a. Detector de oscuridad a= 1 cuando es de noche . Despertador activado b= 1 cuando esté sonando ©. Persianas c= 1 cuando estan bajadas, d. Detector de movimiento d = 1 cuando detecta movimiento La luz de la vivienda se encenderé cuando sea de noche y se detecte movimiento (ay d) obien cuando suene el despertador, estén las persianas bajadas y se detecte movimiento (6, cy d). 1, Creamos la tabla de verdad correspondiente. Escribe en tu cuaderno la declara- cién de variables y a tabla de verdad completa con todos los estados. 2, Simplifica la funcién mediante el método de Karnaugh. Compara tu mapa con eldela figura 15. 3. Comprueba que la funcién obtenida es la siguiente: L=ad+ bed 4, Realiza el diagrama logico (figura 16) y luego dibuja el esquema elécttico (figu- ra 17). En los circultos digitales, las entradas de las puertas légicas no deben dejarse al aire. Hemos de conectar las entradas a interruptores y la salida a una luz 5. Ve montando los componentes en una placa protoboard. Lo primero seré ali- rmentar el chip. Para ello, conecta el polo positive de la fuente ala patilla 14 el negativo al 7. 6. Comprueba que el funcionamiento de cada una de las partesintermedias y el de la salida final se corresponden con lo indicado en la tabla de verdad. Fe i7 pacila 14: conectarla al posive de Infuenes de alimentacisn plo rT, fala 7:conacearia al Peqatve de a fuence de alimeneacén pata 14: conectara al posta de ISfuente de lmeneeion wale eye pot ener meetin eosin Tova NGA AML AGrocodil Clips 3.5yYenkadisponen de unos dispasitios llamados entradas légicas y otros lamados salidas Hégicasen la opcdn dl men de puertaslgicas. Las entradas ligicas se conectan a las entradas de las puertas logics, yas sald lgicas, ala salida dela tima puerta Las entradas lgicas se actvan pulsando sobre elas y suminstran un nivel alt de teniin; no sepulsan s- minstran un nivel de tensin bajo igua 1) Las salidas gicas se actvan (coor rojo) sles lege un nivel alto de tensién; est desactivads sin clo) si les lega un nel bajo detensién (igure 18) Tabla de verdad —— cals Biestable R-S con componentes reer es See I rege Biestable R-S con entradas y salidas logicas eee ce st O Biestable R-S con encapsulado TEQLOGAENEMENABAOMLERAD afl esa Las actividades que te presentamos a continuacién estén pensadas para que practiques con la aplicacién Crocodile Clips 3.8. También puedes descargarte la versién Yenka (wwwyenka.com) con cualquiera de las tres licencias posibles: escolar (de pago), de prueba (15 dias) 0 de uso en casa (gratuita). Vamos a simular un biestable R-S asincrono con puertas NOR de tres, formas posibles: la primera de ellas sera tal como lo montariamos en el taller con componentes electrénicos, resistencias y pulsadores; la segunda serfa tal y como se realizan las simulaciones;y la tercera, con un biestable tipo R-S donde estén integradas las puertas l6gicas. 1. Biestable R-S con componentes 1.1. Abre la aplicacién Crocodile Clips. 1.2. Los elementos necesarios para montar el circuito son: fuentes de alimentacién de 9 V y de 0 V, resistencia de 10k, conmutadores y bombilla. Aniade las puertas NOR que necesites. Puedes inter- ‘cambiar la simbologia haciendo clic en View. 13, Une todos los elementos y aftédeles las etiquetas con Add / Text. 1.4. Haz una captura y cépiala en un documento de texto, 1.5. Observa cémo cambia la salida si vamos pulsando sobre cada tuna de las entradas. Comprueba que funciona correctamente en cada estado comparéndolo con la tabla de verdad. 2. Biestable R-S con entradas y salidas logicas 2.1. Los elementos necesarios para montar el cicuito son: entradas, salidas légicas y puertas l6gicas. Afade las puertas NOR que necesites. Puedes intercambiar la simbologia haciendo clic en View. 2.2. Une todos los elementos y afiddeles las etiquetas con Add / Text. 23.Haz una captura y c6piala en el mismo documento de texto. 2.4, Observa cémo cambia la salida y comprueba que se correspon- de con la tabla de verdad. 3. Biestable R-S con encapsulado 3.1. Los elementos necesarios para montar el citcuito son: entradas, salidas logicas y biestable R-S. 3.2, Une todos los elementos, aftédeles las etiquetas con Add / Text y comprueba que funciona tal como tienes en a tabla de verdad, 3.3. Haz una captura y cépiala en el mismo documento de texto, 4. Guarda el documento como UDO7_P3_nombreapellido, Guarda también el circuito en Crocodile 0 Yenka con el mismo nombre.LTE eT En esta practica vamos a disefar un divisor de frecuencia asincrono. Los divisores de frecuencia asincronos se basan en los contadores asincronos 0 con- tadores con propagacién. Esto ocurre porque el pequefio retraso de cada biestable tipo, al conmutar, se va acumulando y propagando en los siguientes biestables. Tal como vimos en la parte de teorta, podemos construir un contador con biestables tipoTo bien con biestables tipo J-K con ambas entradas puestas a 1. Aquilo haremos con bioestables -K. 1. Abre la aplicacién Crocodile Clip, 2. Los elementos necesarios para montar el circuit son: entradas, salidas logicas y biestables J+K, asi como el reloj 3. Puedes intercambiar la simbologia haciendo clicen View. 4, Monta el circuito tal como se muestra en la siguiente figura: oe 5. En el ment superior, pulsa la opcién Graph. 6, Coloca una sonda a la salida del primer biestable y otra ala salida del segundo biestable. 7. Pulsa el icono Advance option (al lado de Graph) y selecciona Two Graphs. Para el primer gréfico, marca la sonda roja y en el segundo marca la sonda azul. 8. Comprueba que funcione correctamente el divisor de tensién. Alterna la sonda enel tercer biestable. 9. Haz capturas del circuito y de las gréficas y cépialas en un documento de texto, 10. Guarda el documento como UDO7_P4_nombreapellido. Guarda también el y que Q(0) =0. (Solucién: D <1, 0,0, 0, 1,0, 0,0, 1..>;Q <0, 1,0,0,0, 1,0,0,0, 1..>) 9. + + + Dado el siguiente circuito secuencial, donde inicialmente la salida Q del biestable es 0 (Z(0) = 0): x—De fh ge a}—z a. Obtén los valores de X,(t) y Z(t+1) en funcién de Y(t) y X(t). (Solucion: x, =¥-1,+¥-1,=¥-O+¥-XZltel) =X,) b, Determina la secuencia de valores que toma la salida Z para los instantes t = (0,1, .» 8), suponiendo que el estado inicial de Zes 0, que la entrada X sigue la secuencia <1, 1, 0,0, 1, 1,0, 0, 1> y que la entrada ¥ sigue la secuencia <1,1,1,1,0,0,0,0, 1>.(Solucidn:2 <0, 0,0, 1, 1,0, 1,0, 1.>) 10. + + + Dado el siguiente biestable, dibuja la sefal de salida: Pe CECE eo Mutipisor * 0, ‘a. Obtén una expresién de conmutacién en forma de suma de minterms de la sefial logica Z, como funcidn de a, b,cy b. Simplifica la funcién Z mediante el método de Karnaugh, TEMOLOGAE EEA 2°84 RTE Denset Blocusatca digital | 12. + Dado el flip-flop 1K de la figura, activado por flanco positive con entradas preset y clear, dibuja la salida Qen el crono- rama mostrado si Q esta inicialmente a nivel bajo. 1 aK a x D Ly § a. Obtén la funcién légica de las salidas Q0,,, y Q0,,, en funcién de x, Q0,y Qt. b. Determina la tabla de valores que toma la salida QI... para los instantes t= (0,1, 8), Sabiendo que Q0, = Oy Q1y=1 y suponiendo que X sigue la secuencia <0, 1, 1, 1,0,0,1, 1,0>. rots enscusi ncaa ctoosen ID