6 Modelo de Mealy El modelo de Mealy no cuenta con la limitacin del de Moore con lo que la salida puede depender de la entrada

y del estado. Este modelo es, por tanto, ms general. Las ecuaciones genricas de un circuito de Mealy son las siguientes: Y t = f(Xt, Xt-1, ...X0) Y t = H(Xt, Et) ecuacin de salida Et+1 = G(Xt, Et) ecuacin de transicin de estados

Et = Xt-1, ...X0

El estado resume toda la informacin anterior de la entrada.

Esto se traduce en una diferencia en el grafo respecto al modelo de Moore. Si las salidas ya no dependen slo del estado, no se pueden representar juntos. Las salidas se representarn en los arcos del grafo saliendo de cada estado junto con las entradas.

6.1 Grafo Vamos a estudiarlo tambin mediante un ejemplo: Supongamos que vamos a disear un SLS que reconozca la secuencia de entrada 0110. Es decir que cuando detecte que por su entrada haya entrado en los ltimos 4 ciclos esta secuencia, lo indicar poniendo la salida a 1.

SLS
Reconocedor de la secuencia 0110

A continuacin iremos construyendo el grafo: Partiendo del estado inicial, si llega un 0 se pasa a un estado en el que se registra que se ha reconocido al primer elemento de la secuencia. En la salida tendremos un 0.
entrada 0/0 salida

inicial

Si en el estado inicial llega un 1, seguimos en el mismo estado porque la secuencia todava no ha empezado. En la salida tendremos un 0.
1/0 inicial 0/0 0

Mientras vayan llegando nmeros que pertenezcan a la secuencia iremos pasando de estados. En las salidas tendremos un 0.
1/0 inicial 0/0 0 1/0 01 1/0 011

En el caso de que llegue algn nmero que no pertenezca a la secuencia, iremos al estado que corresponda. En las salidas tendremos un 0.
1/0 inicial 0/0 0/0 0 1/0 0/0 01 1/0 1/0 011

Cuando llegue la cifra que complete la secuencia pasaremos al estado inicial para reconocer otra secuencia y en la salida pondremos un 1. Este reconocedor es sin solapamiento: 0110 0110 Con solapamiento lo indicamos con la lnea de puntos 0110110 El ltimo 0 pertenece a las dos secuencias

1/0 inicial 0/0

0/0 0 1/0 0/0

0/1

0/1

01

1/0 1/0

011

Fig 6.2 Grafo resultante en la solucin del modelo de Mealy

Se puede observar la diferencia con el grafo que obtendramos en el modelo de Moore.

1 inicial 0 0

0 0 0 1 0 01 0 1 1

1 011 0

0 1

0110 1

Fig 6.3 Grafo resultante en la solucin del modelo de Moore

6.2 Sntesis de Mealy Al igual que en el modelo de Moore partiremos de un esquema genrico Esquema genrico
G H Xt Et
S.L.C. Y t= H(E t) E t+1 = G(X t, Et)

Yt Et+1 M Et

clk
Fig 6.3 Esquema general de la solucin del modelo de Mealy

Tenemos: - Un bloque combinatorio (la salida depende nicamente de la entrada) G-H - Un mdulo de memoria M que guarda el estado, constituido por biestables sincronizados por flanco. El flanco puede ser ascendente o descendente pero todos han de tener el mismo flanco y conectados a la misma seal de reloj. Diseo del bloque M Para el bloque M, al igual que en el modelo de Moore, slo hay que decidir cuantos biestables necesitamos y de que tipo. En nuestro ejemplo tenemos 4 estados => necesitamos 2 biestables. Escogeremos uno del tipo J-K y otro del tipo D. Hay que codificar todos los estados del grafo asignando una combinacin de dos bits diferente para cada uno de ellos.
Biestable 1 J1

estados Inicial 0 01 011

Q1 0 0 1 1

Q0 0 1 0 1
K1

J K

Q Q

Q1

Q1

Biestable 0 D0

Q Q

Q0

Q0

Fig 6.4 Implementacin del bloque M

Diseo del bloque G La tabla de transiciones se construye a partir de la informacin de los arcos del grafo ignorando los valores de la salida. estado actual Q1 0 0 0 0 1 1 1 1 Tabla de excitaciones Para cada bit del estado y para cada lnea de la tabla de transiciones se mirar el estado actual y el estado futuro. Conociendo la tabla de excitaciones del biestable, se pueden determinar los valores que hay que poner a la entrada. Las columnas del estado futuro no son ms que valores intermedios para calcular las columnas de las entradas a los biestables. Q -> Q+ 0 0 1 1 -> -> -> -> 0 1 0 1 J K 0 1 X X D 0 1 0 1 X X 1 0 Q0 0 0 1 1 0 0 1 1 estado entrada futuro X 0 1 0 1 0 1 0 1 Q1+ 0 0 0 1 0 1 0 0 Q0+ 1 0 1 0 1 1 0 0

estado actual Q1 0 0 0 0 1 1 1 1 Q0 0 0 1 1 0 0 1 1

estado entrada futuro X 0 1 0 1 0 1 0 1 Q1+ Q0+ 0 1 0 0 0 1 1 0 0 1 1 1 0 0 0 0

entradas biestables J1 0 0 0 1 X X X X K1 X X X X 1 0 1 1 D0 1 0 1 0 1 1 0 0

Q -> Q+ 0 0 1 1 -> -> -> -> 0 1 0 1

Minimizando las funciones nos queda:

J1 = Q 0X K1 = Q 0 + X D0 = Q 1X+ Q 1Q0

Diseo del bloque H: Tabla de salidas En el modelo de Mealy las salidas dependen del estado y de la entrada, por tanto hacemos una tabla donde para cada nodo (estado) y su entrada, indicamos su salida. estado actual Q1 0 0 0 0 1 1 1 1 Q0 0 0 1 1 0 0 1 1 entrada X 0 1 0 1 0 1 0 1 salida Y 0 0 0 0 0 0 1 0

La funcin de salida Y no se puede minimizar y queda: Conexin entre mdulos

Y = Q 1Q0X

Bloque H

. . . . . . . . . . .
J1

Y Bloque M
Q1

J K

Q Q

K1

Q1

Bloque G

J1 = Q0 X K1 = Q0 + X D0 = Q1 X+ Q1 Q0 Y = Q1 Q0 X

D0

Q Q

Q0 Q0

6
Fig 6.5 Circuito completo clk

6.3

Anlisis de Mealy

Dado el circuito:

. . . .
J Q D Q K Q Q

.. .

clk

Fig 6.6 Circuito a analizar completo.

Tendremos que identificar la parte correspondiente a los bloques M y G-H, hacer las tablas y obtener el grafo.

Identificacin del bloque M El bloque M guarda el estado y est constituido por todos los biestables que aparecen en el circuito. En este caso, un J-K y un D. 2 biestables => 4 estados

Identificacin del bloque G El bloque G es el conjunto de puertas que calculan las entradas de excitacin de los biestables.

. . . .
J Q D Q K Q Q

.. .

clk

Fig 6.7 Identificacin del bloque G

Analizando las funciones nos quedan las siguientes ecuaciones:

J1 = Q 0X K1 = Q 0 + X D0 = XQ0
Si obtenemos la tabla de excitaciones de los biestables (la tabla de verdad de las funciones), podemos obtener la tabla de transiciones de los biestables (estado futuro). estado actual Q1 0 0 0 0 1 1 1 1 Q0 0 0 1 1 0 0 1 1 entradas biestables J1 0 0 1 0 0 0 1 0 K1 0 1 1 1 0 1 1 1 D0 1 0 0 0 1 0 0 0 estado futuro Q1+ 0 0 1 0 1 0 0 0 Q0+ 1 0 0 0 1 0 0 0

entrada X 0 1 0 1 0 1 0 1

Fig 6.8 Obtencin de la tabla de transiciones a partir de la de excitaciones

Identificacin del bloque H El bloque H es el conjunto de puertas que calculan las salidas del circuito.

. . . .
J Q D Q K Q Q

.. .

clk

Fig 6.9 Identificacin del bloque H

La ecuacin correspondiente es:

Y = Q 1X + Q 0X + Q1Q0
Trasladando la informacin de esta ecuacin a la tabla anterior: estado actual Q1 0 0 0 0 1 1 1 1 Q0 0 0 1 1 0 0 1 1 entradas biestables J1 0 0 1 0 0 0 1 0 K1 0 1 1 1 0 1 1 1 D0 1 0 0 0 1 0 0 0 estado futuro Q1+ 0 0 1 0 1 0 0 0 Q0+ 1 0 0 0 1 0 0 0

entrada X 0 1 0 1 0 1 0 1

salida Y 0 0 0 1 0 1 1 1

Fig 6.10 Obtencin de la tabla de salidas

Construccin del grafo Trasladamos la informacin de la tabla al grafo estado actual Q1 0 0 0 0 1 1 1 1 Q0 0 0 1 1 0 0 1 1 entrada X 0 1 0 1 0 1 0 1 0 0 1 0 1 0 0 0 estado futuro Q1+ Q0+ 1 0 0 0 1 0 0 0 salida Y 0 0 0 1 0 1 1 1

0/0

01 0/0

1/0 00

1/1 1/1 1/1 0/0 0/1 11 10

Fig 6.11 Grafo resultante del modelo de Mealy

Si nos pidiesen la funcionalidad, se puede llegar a deducir que se trata de un contador mdulo 4 con reset sncrono (entrada X) e indicacin de vuelta a 0 (salida Y).

10