1

Université Hassan I
Ecole Nationale des Sciences Appliquées – Berrechid
D é p a r t e m e n t Génie électrique
Ingénierie de l’Aéronautique

Présentation

FPGA Altéra Cyclone II

EP2C20

Réalisé par :
• ABOUELWAFA Sara
• EL KHAL Abderrazzak
• BENHMIMID Othmane
• MANTOURAN Youssef
• KHARDAZI Abdelaali

Sous l’encadrement de :
Dr. DAMRI Laila

Module :
Architecture des systèmes embarqués

Année universitaire 2019/2020

 2

Table des matières

1. Introduction ..................................................................................................................... 3
2. Définition......................................................................................................................... 3
3. Historique ........................................................................................................................ 3
4. Famille des FPGA ............................................................................................................ 4
5. FPGA altéra cyclone II ..................................................................................................... 5
PERFORMANCES DES INTERCONNEXIONS : ........................................................ 10
6. Cyclone II FPGA EP2C20 :............................................................................................ 10
7. Programmation et configuration ..................................................................................... 12
8. Conclusion ..................................................................................................................... 13

Année universitaire 2019/2020

 3

1. Introduction

A la dernière décade, les Field-programmable Gate Arrays (FPGAs) sont devenue

une clé véritable de l'implémentation des circuits numérique.
Le crucial part de sa création et de son architecture donnera la nature de son
programmable fonctions et son programmable interconnexion
L’architecture de l'FPGA a un effet dramatique sur la qualité final de performance de matériel,
efficacité de la place, et la consommation d'énergie.

2. Définition

Les FPGA (Field Programmable Gate Arrays ou "réseaux logiques programmables") sont des
composants VLSI pré reconfigurables ce qui permet de les reprogrammer afin d'accélérer
notablement certaines phases de calculs.

L'avantage de ce genre de circuit est sa grande souplesse qui permet de les réutiliser dans des
algorithmes différents en un temps très court.

Le progrès de ces technologies permet de faire des composants toujours plus rapides et à plus haute
intégration, ce qui permet de programmer des applications importantes.

3. Historique

Les origines des FPGA est liée au développement des circuits intégrer au 1960s Après que les
appareils programmables employant des architectures régulières et des fonctions flexibles.
Voici quelques principales étapes qui ont archivée l’histoire des FPGA :

L’apparition des premières matrices bidimensionnelles des simples cellules logiques,

1960 la programmation sur place ou « Field-programmable », le pouvoir de changer
la fonction logique d'un circuit après sa fabrication, étais archivée par l'introduction des
matrices cellulaire a ‘point de rupture’ l'optimisation du réseau a permis à la
simplification de la fabrication des matrices et à élargement de ses utilisations

Année universitaire 2019/2020

 4

en 1970, des séries de mémoire à lecture seul (ROM)-basée programmables appareilles

était introduits et fournira une nouvelle méthode pour implémenter les fonctions
logiques,
La premier (SRAM-basée FPGA) a étais proposé par Wallström en 1967 cette
architecture a permis à la configuration de la logique des interconnections par
utilisation des flots des bits configurables,
La modern FPGA a été introduite par "Xlinx" en 1984, il contient 64 bloc logique et 58
entrer et 49 sorties, dès cette premier FPGA., ils ont grandi énormément en complexion,
les modern FPGAs peuvent contenir 330.000 des blocs programmables et
approximativement 1100 inputs and outputs cette augmentation massive des capacités
des FPGA a été accompagné d’un changement signifiant de leurs architectures.

4. Famille des FPGA

• FPGA hautes performances: Stratix.

• FPGA de grande série : Cyclone.
• FPGA polyvalent : Arria.
• ASIC structures: Hardcopy.

Année universitaire 2019/2020

 5

5. FPGA altéra cyclone II

a) Architecture

L'architecture, retenue par Altéra, se présente sous forme de deux couches :

• Une couche appelée circuit configurable.

• Une couche réseau mémoire SRAM.

La couche dite 'circuit configurable' est constituée d'une matrice de blocs logiques
configurables CLB permettant de réaliser des fonctions combinatoires et des fonctions
séquentielles. Tout autour de ces blocs logiques configurables, nous trouvons des blocs
entrées/sorties IOB dont le rôle est de gérer les entrées-sorties réalisant l'interface avec les
modules extérieurs La programmation du circuit FPGA appelé aussi LCA (logic cells arrays)
consistera par le biais de l'application d'un potentiel adéquat sur la grille de certains transistors
à effet de champ à interconnecter les éléments des CLB et des IOB afin de réaliser les fonctions
souhaitées et d'assurer la propagation des signaux. Ces potentiels sont tout simplement
mémorisés dans le réseau mémoire SRAM.

Architecture interne d'un FPGA

Année universitaire 2019/2020

 6
b) Les CLB (configurable logic bloc) :

Les blocs logiques configurables sont les éléments déterminants des performances du FPGA.
Chaque bloc est composé d'un bloc de logique combinatoire composé de deux générateurs
de fonctions à quatre entrées et d'un bloc de mémorisation synchronisation composé de deux
bascules D. Quatre autres entrées permettent d'effectuer les connexions internes entre les
différents éléments du CLB. La figure ci-dessous, nous montre le schéma d'un CLB.

Cellule logique (CLB)

c) Les IOB (input output bloc):

La figure présente la structure de ce bloc. Ces blocs entrée/sortie permettent l'interface entre
les broches du composant FPGA et la logique interne développée à l'intérieur du composant.
Ils sont présents sur toute la périphérie du circuit FPGA. Chaque bloc IOB contrôle une broche
du composant et il peut être défini en entrée, en sortie, en signaux bidirectionnels ou être
inutilisé (haute impédance).

Année universitaire 2019/2020

 7

Input Output Block (IOB)

d) Configuration en entrée :

Premièrement, le signal d'entrée traverse un buffer qui peut détecter les seuils TTL 5V Il peut
être routé directement sur une entrée directe de la logique du circuit FPGA ou sur une entrée
synchronisée. Cette synchronisation est réalisée à l'aide d'une bascule de type D, le changement
d'état peut se faire sur un front montant ou descendant. De plus, cette entrée peut être retardée de
quelques nanosecondes pour compenser le retard pris par le signal d'horloge lors de son passage
par l'amplificateur. Le choix de la configuration de l'entrée s'effectue grâce à un multiplexeur
(program controlled multiplexer). Un bit positionné dans une case mémoire commande ce
dernier.

e) Configuration en sortie :

Nous distinguons les possibilités suivantes :

o Inversion ou non du signal avant son application à l'IOB.

o Synchronisation du signal sur des fronts montants ou descendants d'horloge.
o Mise en place d'un " pull-up " ou " pull-down " dans le but de limiter la consommation
des entrées sorties inutilisées.
o Signaux en logique trois états ou deux états. Le contrôle de mise en haute impédance
et la réalisation des lignes bidirectionnelles sont commandés par le signal de commande

Année universitaire 2019/2020

 8

Out Enable lequel peut être inversé ou non. Chaque sortie peut délivrer un courant
de 12mA. Ainsi toutes ces possibilités permettent au concepteur de connecter au mieux une
architecture avec les périphériques extérieurs.

f) Les différents types d’interconnexions :

Les connexions internes dans les circuits FPGA sont composées de segments métallisés.
Parallèlement à ces lignes, nous trouvons des matrices programmables réparties sur la
totalité du circuit, horizontalement et verticalement entre les divers CLB. Elles permettent
les connexions entre les diverses lignes, celles-ci sont assurées par des transistors MOS dont
l'état est contrôlé par des cellules de mémoire vive ou RAM. Le rôle de ces interconnexions
est de relier avec un maximum d'efficacité les blocs logiques et les entrées/sorties afin que
le taux d'utilisation dans un circuit donné soit le plus élevé possible. Pour parvenir à cet
objectif, Altéra propose trois sortes d'interconnexions selon la longueur et la destination des
liaisons. Nous disposons : d'interconnexions à usage général, d’interconnexions directes et
de longues lignes.

• Les interconnexions à usage général :

Ce système fonctionne en une grille de cinq segments métalliques verticaux et quatre segments
horizontaux positionnés entre les rangées et les colonnes de CLB et de l'IOB.

Connexions à usage général et détail d'une matrice de commutation.

Année universitaire 2019/2020

 9
Des aiguilleurs appelés aussi matrices de commutation sont situés à chaque
intersection. Leur rôle est de raccorder les segments entre eux selon diverses configurations,
ils assurent ainsi la communication des signaux d'une voie sur l'autre. Ces interconnexions sont
utilisées pour relier un CLB à n'importe quel autre. Pour éviter que les signaux traversant les
grandes lignes ne soient affaiblis, nous trouvons généralement des buffers implantés en haut et
à droite de chaque matrice de commutation.

• D’interconnexions directes :

Ces interconnexions permettent l'établissement de liaisons entre les CLB et les IOB avec un
maximum d'efficacité en terme de vitesse et d'occupation du circuit. De plus, il est possible de
connecter directement certaines entrées d'un CLB aux sorties d'un autre.

Les interconnexions directes.

• De longues lignes :

Les longues lignes sont de longs segments métallisés

parcourant toute la longueur et la largeur du composant,
elles permettent éventuellement de transmettre avec un
minimum de retard les signaux entre les différents
éléments dans le but d'assurer un synchronisme aussi
parfait que possible. De plus, ces longues lignes
permettent d'éviter la multiplicité des points
d'interconnexion.

Les longues lignes.

Année universitaire 2019/2020

 10

• PERFORMANCES DES INTERCONNEXIONS :

Les performances des interconnexions dépendent du type de connexions utilisées. Pour les
interconnexions à usage général, les délais générés dépendent du nombre de segments et de la
quantité d'aiguilleurs employés. Le délai de propagation de signaux utilisant les connexions
directes est minimum pour une connectique de bloc à bloc. Quant aux segments utilisés pour
les longues lignes, ils possèdent une faible résistance mais une capacité importante. De plus, si
on utilise un aiguilleur, sa résistance s'ajoute à celle existante.

g) L'oscillateur à quartz:

Placé dans un angle de la puce, il peut être activé lors de la phase de programmation pour
réaliser un oscillateur. Il utilise deux IOB voisins, pour réaliser l'oscillateur dont le schéma est
présenté ci-dessous. Cet oscillateur ne peut être réalisé que dans un angle de la puce où se
trouve l'amplificateur prévu à cet effet. Il est évident que si l'oscillateur n'est pas utilisé, les
deux IOB sont utilisables au même titre que les autres IOB.

6. Cyclone II FPGA EP2C20 :

La carte de développement Cyclone II FPGA Starter ou II’ EP2C20’ est une FPGA de chez
Altera Comme elle est décrite dans son référence la cyclone II fournit des fonctions intégrées
qui permettent aux utilisateurs de développer et de tester les désignes qui peuvent varier de
simples circuits au multiple multimédia projets, tout sans le besoin d'implémenter des
interfaces de programmation complexes (APIs), sans programmes de contrôle et sans des
contrôleurs mémoires
SRAM/SDRAM/FLASH.

Cette partie décrit les caractéristiques de la Catre FPGA cyclone II, ses méthodes de configuration
et de programmation ainsi que ses composants

Année universitaire 2019/2020

 11

Carte FPGA EP2C20

Caractéristiques matérielles

■ Altera Cyclone® II EP2C20 FPGA ■ 10 Interrupteurs à bascule

■ Altera EPCS4 Configuration serie ■ 10 LEDs rouges

■ USB-Blaster puce contrôleur fixé pour ■ 8 LEDs verts

la programmation et utilisation de l'API
de contrôle il support à la fois les modes ■ Oscillateurs pour les sources d'horloge
de programmation JTAG et le mode de de 50 MHz, 27 MHz, et 24 MHz ■ CAD
série active (AS) . VGA (réseau de résistances 4bits) avec
connecteur sortie VGA ■ RS-232
■ SRAM de 512-KByte émetteur-récepteur et à 9 broches

■ SDRAM de 8-MByte ■ connecteur PS / 2 souris / clavier

■ Mémoire Flash de4-MByte ■ Deux têtes d'extension à 40 broches avec

résistance de la protection
■ carte prise de SD Flash
■ 7.5V DC adaptateur ou un câble
■ 4 Boutons poussoirs

Année universitaire 2019/2020

 12
Diagramme-bloc de la carte de développement :

Diagramme bloc de la carte

7. Programmation et configuration

la carte de développement cyclone II a intégrer les circuit de programmation de la FPGA :le USB
Blaster et aussi la carte EEPROM qui enregistre les donnes de configuration de FPGA . ses données
de configurations se chargent automatiquement de EEPROM a FPGA chaque fois la carte est mise
sous tension

• Flot de conception :

schéma représentant le flot de conception du programme

Année universitaire 2019/2020

 13
Les sections suivantes décrivent les deux modes de programmer la FPGA,
programmation JTAG et la programmation série active (AS) programmation :

Programmation JTAG

Dans cette méthode de programmation, nommé d'après des normes IEEE les téléchargements de
configuration de flux de bits se fait directement dans le Cyclone II FPGA à travers le circuit USB
Blaster. La FPGA conserve cette configuration aussi longtemps que la tension est appliquée à la
carte, la FPGA perd la configuration lorsque l'alimentation est coupée.

Programmation AS

Dans le procédé de programmation série active, le train de bits de configuration se charge dans
la EEPROM de la FPGA La mémoire EEPROM fournit une mémoire non volatile en conservant
les informations même lorsque l'alimentation à l'Cyclone II FPGA Starter est éteint, Lorsque la
carte de développement est mise sous tension, les données de configuration de EPCS4 se
chargent automatiquement sur le FPGA Cyclone II.

8. Conclusion

Dans cette présentation on a cité quelques principales connaissances de bases sur les
FPGA, ainsi on a essayé de résumer les caractéristiques de la FPGA Altéra cyclone II qui sera
utilisée dans les Tps et le projet.

Année universitaire 2019/2020