Département de Physique Appliquée

Travaux pratiques

Electronique des systèmes

COMPTE RENDU

Manipulation N°2

Mise en œuvre d’une boucle à

verrouillage de phase

Master En Sciences et Techniques : Génie Electrique

Réalisé par : Encadré par :

BELKHADIR Ahmed Pr. CHITNALAH Ahmed

DABAJ Oussama-Ali

Année universitaire 2019/2020

 1. Introduction :

Une boucle à verrouillage de phase ou P.L.L (Phase Locked Loop) peut être
considérée comme un asservissement dont la grandeur d'entrée est la fréquence du
signal d'entrée f e et la grandeur de sortie est la fréquence du signal de sortie fs.
Lorsque la variable d'entrée fe varie trop rapidement, la variable de sortie fs ne
dépend plus linéairement de l'entrée. Quand la sortie fs suit linéairement l'entrée fe,
la boucle est dite verrouillée. La PLL est un système bouclé, qui comprend 3
éléments :

1. Un comparateur de phase de gain Kd ;

2. Un filtre passe-bas dont la fonction de transfert est notée F(p) ;

3. Un oscillateur contrôlé en tension de sensibilité K0 telle que fs = f0 + K0U0.

2. Etude théorique :

Le schéma de la boucle à verrouillage de phase est donné sur la figure 1.

Figure 1 : Schéma bloc de la PLL

On note : Ve(t)= Vem cos(𝜔et+𝜑e) et vs(t)=Vsm Cos(𝜔st+𝜑s)

On pose ∆𝑊 (𝑝 ) = 𝑊𝑒 (𝑝 ) − 𝑊𝑠 (𝑝 ). ∆𝜙 (𝑝 ) = 𝜙𝑒 (𝑝 ) − 𝜙𝑠 (𝑝) et Kv = K0Kd gain de la boucle

2.1. Montrons que 𝑼(𝒕) = 𝑲𝒅 𝝋 = 𝑲𝒅 (𝝋𝒆 − 𝝋𝒔 ) autour du point de repos : À

la sortie du comparateur de phase, on obtient : 𝑼 (𝒕) = 𝑲𝒎 × 𝑽𝒆 (𝒕) × 𝑽𝒔 (𝒕)

𝐾𝑚 . 𝑉𝑒𝑚 . 𝑉𝑠𝑚
𝑈 (𝑡) = [𝑐𝑜𝑠(( + 𝑊 )𝑡 + ( + 𝜑 )) + 𝑐𝑜𝑠((𝑊 − 𝑊 )𝑡 + ( − 𝜑 ))]
𝑒 𝑠 𝑒 𝑠 𝑒 𝑠 𝑒 𝑠
2

PLL est verrouillée alors : We = Ws

𝑈 (𝑡) = 𝐾 . 𝑉 (𝑡). 𝑉 (𝑡) = 𝐾𝑚. 𝑉𝑒𝑚 . 𝑉𝑠𝑚[𝑐𝑜𝑠(2𝑊 )𝑡 + ( + 𝜑 )]

𝑚 𝑒 𝑠 𝑒 𝑒 𝑠
𝐾 𝑚 .𝑉𝑒𝑚 .𝑉𝑠𝑚 2
( )
Après filtrage, on aura : 𝑈 𝑡 = 𝑐𝑜𝑠( −𝜑)

1
 0 𝑒 𝑠
2

On pose 𝐾𝑑 = 𝐾𝑚 .𝑉𝑒𝑚 .𝑉𝑠𝑚

2

Donc : 𝑈0 (𝑡) = 𝐾𝑑 𝑐𝑜𝑠(𝜑𝑒 − 𝜑𝑠 )

𝜋
Autour du point de repos π/2 : 𝑐𝑜𝑠(𝜑 − 𝜑 + ) = sin (𝜑 − 𝜑 ) = 𝜑 − 𝜑
𝑒 𝑠 𝑒 𝑠 𝑒 𝑠
2

Donc : 𝑈(𝑡) = 𝐾𝑑 (𝜑𝑒 − 𝜑𝑠 )

En peut déduire U(p) comme suite : 𝑈(𝑝 ) = 𝐾𝑑 (𝜑𝑒 (p) − 𝜑𝑠 (𝑝))

Expression de s en fonction de K0 et U(t) :

A la sortie du V.C.O on obtient : 𝑓𝑠 = 𝑓0 + 𝐾0. 𝑈 et 𝜔 = 2𝜋𝑓 ; 𝜔 = 𝑑𝜑

𝑑𝑡
2𝜋
Donc : 𝜑 (𝑝) = 𝐾.𝑈
𝑠 𝑝 0

2.2. Montrons que le schéma symbolique en pulsations peut se mettre sous la

forme suivante :

𝑑𝜑 𝑊(𝑝)
𝜔= → 𝑊(𝑝) = 𝑝𝜃(𝑝) → 𝜃(𝑝) =
𝑑𝑡 𝑝

𝑊(𝑝)
∆𝜃(𝑝) = ∆
𝑝

𝑈(𝑝) = 𝐹(𝑝). 𝑈(𝑝)

𝑊𝑠 = 𝐾0 𝑈(𝑝)

Donc le schéma ci-dessous peut se mettre sous la forme :

Figure 2 : Schéma fonctionnel de la PLL

2
 2.3.

- Expression de la fonction de transfert en boucle ouverte :

𝑊𝑠(𝑝) 𝐾0 . 𝐾𝑑 𝐾𝑣
𝑇(𝑝) = = 𝐹(𝑝) = 𝐹(𝑝)
𝑊𝑒(𝑝) 𝑝 𝑝

- Expression de la fonction de transfert en boucle fermée :

𝑊𝑠(𝑝) 𝑇(𝑝) 1
𝐻 (𝑝 ) = = = 1
𝑊𝑒(𝑝) 1 + 𝑇(𝑝) 1+ 𝑝
𝐾0. 𝐾𝑑. 𝐹(𝑝)

1
𝐻(𝑝) = 1
1+ 𝑝
𝐾𝑣. 𝐹(𝑝)

Avec 𝐾𝑣 = 𝐾0. 𝐾𝑑

- Expression de G(p) :

∆𝜃(𝑝)
𝐺(𝑝) =
𝑊𝑒(𝑝)

∆𝜃 (𝑝 ) = (𝑊𝑒 (𝑝 ) − 𝑊𝑠 (𝑝 )) = (𝑊𝑒 (𝑝 ) − 𝑊𝑒 (𝑝 ). 𝐻 (𝑝 ))

1 1
∆𝜃(𝑝) = (𝑊𝑒 (𝑝 ) − 𝑊𝑠 (𝑝 )) = (𝑊𝑒(𝑝) − 𝑊𝑒(𝑝). 𝐻(𝑝))
𝑝 𝑝
1−𝐻(𝑝) 1
Donc : 𝐺(𝑝) = =
𝐻(𝑝) 𝑝+𝐾0.𝐾𝑑.𝐹(𝑝)

- Expression de H0(p) :

∆𝜃(𝑝)
𝐻0(𝑝) =
𝑊𝑒(𝑝)

𝑊 (𝑝) = 𝑊𝑒 (𝑝) − 𝑊𝑠 (𝑝) = 𝑊𝑒 (𝑝) [1 − 𝐻(𝑝)]

𝐻0(𝑝) =
𝑝+𝐾 1
0 . 𝐾𝑑 . 𝐹(𝑝)
- L’erreur statique de pulsation position :

C’est l’erreur de ∆𝑤 → (𝑡 → ∞) consécutive à un échelon de pulsation :

∆𝑊𝑒(𝑝)
𝑊𝑒(𝑝) =
𝑝

lim ∆𝜔(𝑡) = lim 𝑝∆𝑊(𝑝) = lim 𝑝. 𝐻0 (𝑝). 𝑊𝑒 (𝑝) = 0

𝑡→∞ 𝑝→0 𝑝→0

- L’erreur statique de phase = erreur de phase ∆𝜃(𝑡 → ∞) consécutive à un échelon

de pulsation :

∆𝑤𝑒(𝑝)
𝑊𝑒(𝑝) =
𝑃

𝑊0 (𝑝 )
lim ∆𝜃 (𝑡 ) = lim 𝑝∆𝜃 (𝑝 ) = lim 𝑝. . (1 − 𝐻 (𝑝 )) = lim
𝑊𝑒 (𝑝)
𝑡→∞ 𝑝→0 𝑝→0 𝑝 𝑝→0 𝐾0. 𝐾𝑑. 𝐹(𝑝)

𝑊𝑒 (0)
lim ∆𝜃 (𝑡 ) =
𝑡→∞ 𝐾0. 𝐾𝑑. 𝐹(0)

Avec F(p) la fonction de transfert du filtre.

2.4.

Expression de la fonction de transfert F(p), On pose 𝜏 = 𝑅𝐶 :

𝑈0(𝑝) 𝑍𝑐 1
𝐹(𝑝) = = =
𝑈(𝑝) 𝑍𝑐 + 𝑅 1 + 𝜏𝑝

Figure 3 : Filtre passe bas

2.5. On montre que H(p) est une fonction de transfert de second ordre :
 Fonction de transfert de 2é𝑚𝑒 ordre :

1 1
𝐻(𝑝) = 1 =
1+ .𝑝 1 + 𝜏𝑝
𝐾0. 𝐾𝑑. 𝐹(𝑝) 1 + 𝐾0. 𝐾𝑑 . 𝑝

1
𝐻(𝑝) = 1 𝜏
𝑝2
1 𝐾.𝐾 .𝑝+𝐾.𝐾
+ 0 𝑑 0 𝑑

Par identification on trouve :

𝑚=1.√ 1
2 𝜏𝐾 . 𝐾
0 𝑑

𝐾0. 𝐾𝑑
𝜔0 = √
{ 𝜏

2.6. Expression de la fonction de transfert 𝑇(𝑗𝜔) en boucle ouverte

𝑊𝑠 (𝑗𝜔) 𝐾0. 𝐾𝑑 𝐾𝑣
𝑇(𝑗𝜔) = = 𝐹(𝑗𝜔) = 𝐹(𝑗𝜔)
𝑊0(𝑗𝜔) 𝑗𝜔 𝑗𝜔

Diagramme de Bode :

Figure 4 : Simulation du filtre passe bas sur PSpice

 Figure 5 : Diagramme de Bode

2.7. Détermination de ∆𝑤 (𝑡 → ∞) et ∆𝜃 (𝑡 → ∞) pour 𝑊𝑒 un echelon :

o Erreur de pulsation : 𝜀𝑝 = lim

𝑡→+∞
∆𝜔 (𝑡 ) = 0

o Erreur de phase : 𝜀𝜑
= lim 𝜋 .𝑊𝑒 (𝑝)
𝑡→+∞ ∆𝜃 (𝑡 ) = 𝐾0.𝑉𝑑𝑑
 3. Etude expérimentale :

On prend VCC=5V, R1=15kΩ, R2=100kΩ et C1=10nF.

3.1. Réalisation du montage de la figure 6 :

Figure 6 : Montage du V.C.O

Figure 7 : Réalisation pratique du montage

3.2. Mesurons la fréquence fs du signal de sortie Vs pour une tension

d’entrée prenant les valeurs : 0 ; 2 ; 2,5 ; 3 ; 3,5 ; 4 ; 4,5 et 5 V.
U0 (V) 0 2 2.5 3 3.5 4 4.5 5

fs (KHz) 1.12 1.80 2.71 3.55 4.39 5.12 6.01 6.17

3.3.

fs(U0)
6
5
4
3
2
1
0

2,12 2,73 3,11 3,27 3,51 3,79

Figure 8 : La courbe de fs(U0)

∆𝑈0 5−0
𝐾0 = = = 1𝑉/𝐾𝐻𝑧
∆𝑓𝑠 6.17 − 1.12

𝑓𝑚𝑎𝑥 = 6.17𝐾𝐻𝑧

𝑓𝑚𝑖𝑛 = 1.12𝐾𝐻𝑧

3.4. Choisissons le comparateur de phase CP1. Réalisons le montage de la

figure 9 avec R=15 kΩ et C=100 nF.

Figure 9 : Montage complet

 Figure 10 : Réalisation pratique du montage

3.5. Pour Ve(t) un signal TTL, visualisons Ve(t) et Vs(t) :

Figure 11 : Visualisation de Ve(t) et Vs(t)

En augmentant fe de 0 jusqu’à fmax on obtient : fbcap = 1.82KHz et fhv =

6.1KHz En diminuant fe de fmax jusqu’à 0 on obtient : fhcap = 3.09KHz et

fvb = 1.2KHz Donc la plage de verrouillage Bv est de 1.2KHz à 6.1KHz

 Et la plage de capture Bcap est de 1.82KHz à 3.09KHz

3.6. En faisant varier fe dans le sens croissant et dans le sens décroissant,

mesurons U0 et 𝜑 = 𝜑𝑒 − 𝜑𝑠 :

Dans le sens croissant :

fe(KHz) 1.95 2.99 3.64 3.91 4.31 4.77

U0(V) 2.12 2.73 3.11 3.27 3.51 3.79

fe(KHz) 2.91 3.44 3.65 4.7 1.8 2.2 2.52

∆𝑇(µs) 92 88 84 80 116 104 92

𝜑° 1.68 1.9 1.92 2.63 1.31 1.43 1.45

U0(fe)
4

3,5

2,5

1,5

0,5 1,95 2,99 3,64 3,91 4,31 4,77

Figure 12 : La courbe de U0(fe)

 𝜑(fe)
3

2,5

1,5

0,5

2,91 3,44 3,65 4,7 1,8 2,2 2,52

Figure 13 : La courbe de 𝜑 (fe)

Dans le sens décroissant

:

fe(KHz) 3.07 2.63 1.59 2.26 1.81 1.28

U0(V) 2.78 2.52 1.89 2.3 2.03 1.64

fe(KHz) 3.1 2.63 1.65 1.26 1.48 1.73

∆𝑇(µs) 92 96 120 132 124 116

𝜑° 1.79 1.58 1.24 1.04 1.15 1.26

U0(fe)
3

2,5

1,5

0,5

0
3,07 2,63 1,59 2,26 1,81 1,28

Figure 14 : La courbe de U0(fe)

 𝜑(fe)
2
1,8
1,6
1,4
1,2
1
0,8
0,6
0,4
0,2
0

3,1 2,63 1,65 1,26 1,48 1,73

Figure 15 : La courbe de 𝜑 (fe)

3.7. Rajoutons une résistance R’=2.2kΩ en série avec C et on refait les mesures
de la plage de capture et celle de verrouillage.

fbcap = 1.24KHz et fhv = 6KHz

fhcap = 4.17KHz et fvb =

1.13KHz

3.8. Gardons R’ et modifions le câblage pour utiliser le comparateur de phase

CP2. Relevons les fréquences de capture et de verrouillage, et déduisons les
plages correspondantes.

fbcap = 1.13KHz et fhv =

6.25KHz fhcap = 6.17KHz et

fvb = 900Hz

3.9. La P.L.L. étant verrouillée, comment évolue le déphasage 𝜑 = 𝜑𝑒 − 𝜑𝑠. Que

peut-on dire sur la stabilité de la fréquence fs de vs(t) ?
  La fréquence fs de Vs(t) est stable ;
 Quand la P.L.L est verrouillée, le déphasage 𝜑 = 𝜑𝑒 − 𝜑𝑠 reste constant et
égale à zéro ;
 La fréquence fs de Vs(t) est stable dans la plage de verrouillage, mais elle n’est
pas très loin de l’instabilité.

3.10. On garde le même montage. On applique sur la borne 14 un signal T.T.L.

modulé en fréquence par un signal T.T.L. pour produire un échelon en
fréquence (Utiliser pour cela deux G.B.F.)
Réglons les fréquences des deux G.B.F. pour qu’on puisse observer en U0(t)
une réponse pseudopériodique.

On Règle les fréquences des deux G.B.F permettant d’observer en U0(t) une réponse
pseudopériodique nous a donné :

Figure 16 : Visualisation de U0(t)