Chapitre 3 - Cours - s6
Chapitre 3 - Cours - s6
Chapitre 3 - Cours - s6
Logique séquentielle
112
Chapitre 3 : Logique séquentielle
Introduction
v Un système combinatoire ayant une sortie qui est une fonction discontinue des variables
d’entrées. Cette sortie ne dépond pas du temps.
113
Chapitre 3 : Logique séquentielle
Introduction
v Un système séquentiel possède pour une combinaison d’entrées fixes, une sortie qui
évolue dans le temps (dépend de l’état précédent).
114
Chapitre 3 : Logique séquentielle
Introduction
Un horloge est un circuit électronique qui génère en permanence deux niveaux complémentaires (0V et 5V).
115
Chapitre 3 : Logique séquentielle
t Un bistable est un système électronique logique qui permet de générer à la sortie deux
états stables. En général, c’est une mémoire d’un bit
t L’unité d’une mémoire est la bascule RS: elle a la forme électronique suivante :
RS
S R Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Ø
116
Chapitre 3 : Logique séquentielle
RS
S R Qn+1
0 0 Qn
0 1 0
v Fonctionnement de la bascule RS : 1 0 1
1 1 Ø
Quand R=S=0, il y a deux possibilités et nous remarquons que l’ état près par la bascule dépend des valeurs appliquées
précédemment aux entres.
117
Chapitre 3 : Logique séquentielle
RSH est une bascule synchronisée par un signal d’Horloge. Lorsque H est au niveau bas,
la bascule fonctionne comme une mémoire et lorsque H est au niveau haut, la bascule
fonctionne comme RS classique.
H S R Qn+1
1 0 0 Qn
1 0 1 0
1 1 0 1
1 1 1 Ø
0 X X Qn 118
Chapitre 3 : Logique séquentielle
119
Chapitre 3 : Logique séquentielle
La bascule JK est une bascule RS évoluée pour laquelle on a supprimé l’état interdit R=S=1.
120
Chapitre 3 : Logique séquentielle
Remarques:
Ø Parfois, les bascules JK possèdent d’autres entrées dites ‘entrées de forçage’. Ces entrées forcent la sortie de la bascule JK
de prendre des états bien déterminés.
Pr : est une entrée de forçage à 1 (Pr: Preset). Si Pr =1 --> Q=1 ; Ǭ=0.
CL : est une entrées de forçage à 0 (Cl : clair). Si Cl =1 --> Q=0 ; Ǭ=1
121
Chapitre 3 : Logique séquentielle
v Fonctionnement de la bascule D :
Lorsque
H=0 ; l’entrée D n’a aucun effet (c’est une mémoire).
D
H=1 ; Q suit l’entrée D. H D Qn+1
1 0 0
v Exemple : diviseur de fréquence. 1 1 1
Si J =K=1
0 X Qn
122
Chapitre 3 : Logique séquentielle
Elle s’obtient à partir de la bascule JK, en reliant les entrées J et K entre elles.
T
H T Qn+1
1 0 Qn
1 1
0 X Qn
123
Chapitre 3 : Logique séquentielle
1. Définition :
C’est un registre qui permet de mémoriser un mot binaire en parallèle par l’activation des bits (lecture/écriture).
124
Chapitre 3 : Logique séquentielle
125
Chapitre 3 : Logique séquentielle
126
Chapitre 3 : Logique séquentielle
3. Registre à décalage :
C’est un registre qui décale bit par bit, un mot binaire soit vers la gauche ou vers la droite.
Ø Registre à écriture série et lecture série :
Après 4 cycles d’horloge, un mot de 4 bit de l’entrée D se place à la sortie Q, on trouve ce registre dans le calcul
arithmétique.
127
Chapitre 3 : Logique séquentielle
3. Registre à décalage :
C’est un registre qui décale bit par bit, un mot binaire soit vers la gauche ou vers la droite.
Ø Registre à écriture série et lecture série :
Après 4 cycles d’horloge, un mot de 4 bit de l’entrée D se place à la sortie Q, on trouve ce registre dans le calcul
arithmétique.
128
Chapitre 3 : Logique séquentielle
Lorsque un mot de 4 bits entre en D, chaque bit apparait simultanément sur les lignes de sortie (Q0 ,Q1,Q2, Q3)
129
Chapitre 3 : Logique séquentielle
Lorsque un mot de 4 bits entre en D, chaque bit apparait simultanément sur les lignes de sortie (Q0 ,Q1,Q2, Q3)
130
Chapitre 3 : Logique séquentielle
1. Définition :
2. Compteur asynchrone.
Ce type de compteur est basé sur le diviseur de fréquence
131
Chapitre 3 : Logique séquentielle
t Lorsque J =K=1 toutes les bascules commutent sur le front descendent (bascule JK est maitre-esclave). Sur cette
combinaison (J =K =1), on exploite la propriété QN+1=ǬN de la bascule JK.
t La bascule A commute à chaque front descendent du signe d’horloge.
A la sortie Q de la bascule A, le signal à une fréquence divisée par2 par rapport au signal d’Horloge. Ce signal (QA) sera
utilisé comme horloge de la bascule B, c-à-d. que la sortie QB est signal de fréquence divisée par 2 par rapport à QA et
divisée par 4 par rapport à H, de la même manière Qc est divisé par 2 par rapport à QB et QD est divisé par 2 par rapport à QC
.
132
Chapitre 3 : Logique séquentielle
133
Chapitre 3 : Logique séquentielle
134
Chapitre 3 : Logique séquentielle
135
Chapitre 3 : Logique séquentielle
3. Décompteur asynchrone :
L’entrée H de chaque bascule JK est pilotée par la sortie complémentaire (Ǭ) de la bascule précédente.
136
Chapitre 3 : Logique séquentielle
3. Décompteur asynchrone :
L’entrée H de chaque bascule JK est pilotée par la sortie complémentaire (Ǭ) de la bascule précédente.
137