Laporan Praktikum EDD

Adder 2-Bit dan Studi Kasus

Bambang Edi Wibowo
16/400948/SV/11452
Jurusan Diploma Elektronika dan Instrumentasi SV UGM
Sekip Unit 1, Catur Tunggal, Depok, Kab. Sleman, Yogyakarta 55281
[email protected]

Abstrak
Dalam dunia Elektonika Digital banyak sekali macam-macam rangkaian. Masing-masing jenis rangkaian memiliki
fungsinya masing-masing dan kegunaannya dapat sisesuaikan dengan kebutuhan. Pada laporan praktikum ini, akan
membahas tentang rangkaian Adder. Rangkaian Adder merupakan rangkaian elektonika untuk penjumlahan (Adder)
dua buah angka dalam sistem bilangan biner. Rangkaian Adder memiliki 2 jenis yaitu Half Adder dan Full Adder.
Rangkaian Adder juga dapat dibuat menjadi 2 bit/memiliki dua input dengan cara menggabungkan C-out pada
rangkaian Half Adder ke C-in pada rangkaian Full Adder. Pada laporan praktikum ini membahas tentang pembuatan
simbol adder 2-bit to Seven Segment dan studi kasus yang dirancang menggunakan Software Altera Quartus.
Kata kunci: Rangkaian Adder, Elektonika Digital, Half Adder, Full Adder, Altera Quartus

I. LATAR BELAKANG 1. PC (Personal Computer)

Perkembangan Teknologi saat ini semakin maju. 2. Software Altera Quartus
Masyarakat seluruh dunia saat ini semua bergantung pada 3. 1 Set FPGA
Teknologi, terutama teknologi digital.
Teknologi digital berkembang sangat pesat, dan dalam Langkah kerja praktikum :
pemanfaatannya pun sangat beragam dan bermanfaat untuk
berbagai bidang.  Membuat simbol (bsf file)
Saat ini engineer-engineer digital selalu melakukan 1. Membuka project 7-segment yang sudah dirangkai
perkembangan-perkembangan untuk menciptakan dan pada praktikum sebelumnya.
menginovasi demi terciptanya teknologi digital yang 2. Pada program tersebut, membuat program text file
memiliki rangkaian sederhana tapi berteknologi lebih dengan cara Create New File dan pilih text file.
canggih. 3. Selanjutnya file text tersebut disimpan dalam
Rangkaian elektronika digital sangat kompleks dan folder project program yang sedang dibuka, dan
beragam, salah satunya adalah rangkaian logika yang mengubah ekstensi .txt menjadi .bsf file.
digunakan untuk penjumlahan dan pengurangan. 4. Membuka taskbar file dan pilih Create symbol, lalu
Penjumlahan dan pengurangan dikerjakan dalam bentuk
akan dialihkan ke jendela penyimpanan. Pada
bilangan biner. Rangkaian tersebut adalah rangkaian Adder,
jendela tersebut pilih file bsf yang dibuat tadi
Rangkaian Adder memiliki 2 jenis yaitu Half Adder dan Full
Adder. Rangkaian Adder juga dapat dibuat menjadi 2 kemudian klik replace.
bit/memiliki dua input dengan cara menggabungkan C-out 5. Simbol 7 segment telah berhasil dibuat dapat
pada rangkaian Half Adder ke C-in pada rangkaian Full dibuka pada simbol.
Adder. Rangkaian adder memiliki output S (Sum) dan C  Membuat rangkaian Adder 2-bit
(carry). 1. Membuat simbol rangkaian Half Adder seperti
langkah diatas
II. METODE PRAKTIKUM 2. Membuat simbol rangkaian Full Adder seperti
Praktikum ini merancang rangkaian gerbang logika Adder langkah diatas.
2-bit yang dirancang dan dijadikan sebuah simbol 3. Kedua simbol dihubungkan dengan
menggunakan Software Altera Quartus untuk dikompile menghubungkan C-out pada Half adder ke C-in
dengan FPGA. Full Adder menjadi 2 bit adder.
4. 2 bit adder dihubungkan ke seven segment
Alat dan Bahan :
 5. Lalu mentransfer ke FPGA untuk diamati hasil 1 0 1 0 0
rangkaiannya. 1 0 1 1 1
 Studi Kasus dibuat langkah yang sama dengan 1 1 0 0 0
langkah diatas. 1 1 0 1 1
III. DATA DAN ANALISIS 1 1 1 0 0
 Data 1 1 1 1 0
1. Tabel kebenaran 2-bit adder to Seven Segment F = A’B’C + B’CD + A’BD + BC’D

Input Output Gambar rangkaian terlampir

A1 A0 B1 B0 Seven Segment  Analisis
0 0 0 0 0
0 0 0 1 1 Dari hasil data praktikum didapatkan bahwa cara
0 0 1 0 2 membuat rangkaian adder 2-bit adalah dengan
0 0 1 1 3 menggabungkan rangkaian Half Adder dengan Full
0 1 0 0 1 Adder, output C pada rangkaian Half Adder di
0 1 0 1 2 sambungkan dengan input Cin pada rangkaian Full
0 1 1 0 3 Adder.
0 1 1 2 4
1 0 0 0 2 Lalu rangkaian 2 bit adder tersebut disambungkan
1 0 0 1 3 dengan rangkaian Seven Segment. Dengan keempat
1 0 1 0 4 output dari rangkaian 2 bit adder disambungkan dengan
1 0 1 1 5 input-input dari sevent segment sesuai jalur input seven
1 1 0 0 3 segment. Lalu untuk 1 input sisanya disambungkan ke
1 1 0 1 4 enable untuk mengaktifkan seven segmentnya. Dari
1 1 1 0 5 rangkaian tersebut didapat bahwa output yang
1 1 1 1 6 dihasilkan adalah 7 angka yaitu angka 0,1,2,3,4,5 dan 6.
Dan output tersebut didapatkan dari pertambahan input
rangkaian adder yang pada prinsipnya rangkaian adder
1. Rangkaian Detektor Penyusup itu hasilnya dari penambahan masing-masing inputnya.
A B C D Alarm
0 0 0 0 0 Pada rangkaian detektor penyusup, output akan bernilai
0 0 0 1 0 1 jika input yang bernilai 1 ada 2 atau lebih, jika input
0 0 1 0 0 1 nya <=1 maka outputnya 0.
0 0 1 1 1
Pada detektor bilangan prima, pada urutan output
0 1 0 0 0
bilangan prima akan bernilai 1 sedangkan pada yang
0 1 0 1 1 bukan bilangan prima akan bernilai 0. Pada rangkaian
0 1 1 0 1 ini sudah selesai di rangkaian detektornya saja, untuk
0 1 1 1 1 menghubungkannya ke sevent segment masih belum
1 0 0 0 0 berhasil karena ada beberapa kendala, diantaranya pada
1 0 0 1 1 penghubungan input outputnya.
1 0 1 0 1
1 0 1 1 1 IV. KESIMPULAN
1 1 0 0 1 1. Pembuatan simbol dalam sebuah rangkaian logika
1 1 0 1 1 yang kompleks dapat menyederhanakan tampilan,
1 1 1 0 1 dan memudahkan untuk penggabungan dengan
1 1 1 1 1 rangkaian lain.
F = CD + BD + BC + AD + AC + AB 2. Rangkaian Adder 2-bit merupakan perpaduan antara
3. Rangkaian Detektor Bilangan Prima rangkaian Half Adder dengan Full Adder.
A B C D Prima 3. Rangkaian Adder merupakan rangkaian elektonika
0 0 0 0 0 untuk penjumlahan (Adder) dua buah angka dalam
0 0 0 1 0 sistem bilangan biner.
0 0 1 0 1 4. Rangkaian gerbang logika dapat diaplikasikan ke
0 0 1 1 1 dalam sistem keamanan dan deteksi.
0 1 0 0 0 V. REFERENSI
0 1 0 1 1
0 1 1 0 0 [1] WIBOWO, Ferry W.FPGA DAN VHDL: Teori,
0 1 1 1 1 Antarmuka dan Aplikasi.2014.Yogyakarta : Deepublish
1 0 0 0 0
1 0 0 1 0 [2] Arif. Modul Praktikum VLSI dan Logic Design,2014,
eepits ITS