Gerbang Logika
Gerbang Logika
Gerbang Logika
A. GERBANG LOGIKA
KOMBINASIONAL
Rangkaian Gerbang Logika
SEKUENSIAL
RANGKAIAN ADDER :
ADDER adalah rangkaian penjumlah, terdiri dari :
A A
Input HA Output
B B
Co
Co
MASUK KELUARAN
AN
A B JML () Bawaan Keluar (Co)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
FULL ADDER (2-bit)
Simbol logika :
Carry in/Cin
Input A FA Output
B Co
Rangkaian Logika :
Ci
A Half
Adder
A A
Half
B Co
B B Adder Co
Co
MASUKAN KELUARAN
Cin A B JML () Bawaan Keluar (Co)
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Flip-flop (FF) : perangkat bistabil, hanya dapat berada pada salah satu
statusnya saja, jika input tidak ada, FF tetap mempertahankan
statusnya. Maka FF dapat berfungsi sebagai memori 1-bit.
R Q’
Tabel Kebenaran :
MASUKAN KELUARAN
MODE OPERASI S R Q Q’
Larangan 0 0 1 1
SET 0 1 1 0
RESET 1 0 0 1
TETAP 1 1 tidak berubah
2. FF – RS berdetak
Dengan adanya detak akan membuat FF-RS bekerja sinkron atau
aktif HIGH.
Simbol logika : Rangkaian logika :
S Q
S Q S
Ck Ck
R Q’
R Q’
S S
Tabel Kebenaran :
MASUKAN KELUARAN
MODE OPERASI Ck S R Q Q’
Tetap 0 0 tidak berubah
Reset 0 1 0 1
Set 1 0 1 0
Terlarang 1 1 1 1
3. FLIP-FLOP D
Sebuah masalah yang terjadi pada Flip-flop RS adalah saat
keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk
mengatasinya adalah dengan mengizinkan hanya sebuah input saja.
FF-D mampu mengatasi masalah tersebut.
Simbol Logika : Tabel Kebenaran :
D Q D Q
0 0
Ck Q’
1 1
Rangkaian logika :
Q
Clock
Q'
D
Dari gambar rangkaian gerbang FF_D di atas, maka simbol logika
FF-D yang dirangkai dari FF_RS menjadi
Data R Q
Detak Ck
S Q’
4. FLIP-FLOP JK
Implementasi gate/rangkaian gerbang FF-JK dan simbol logikanya
adalah seperti gambar berikut :
J Q J Q
Clock Ck
Q' K Q’
K