「X64」の版間の差分
→脚注: pdfのリンクをウェイバックマシンに変更 |
編集の要約なし |
||
301行目: | 301行目: | ||
; 正規形(canonical form) |
; 正規形(canonical form) |
||
:64ビットモードでは、仮想アドレスは64ビットであるものの、実際の実装では、2<sup>64</sup>バイト(16EB)のすべてを使用できるようにはなっていない。ほとんどのオペレーティングシステム、アプリケーションは、近い将来も含めて、そのような大きなアドレス空間を使用しない。フル64ビットという大きなアドレス空間のサポートは、複雑さとアドレス変換のコストを増やすだけでメリットはない。そのため、AMDは最初のAMD64の実装では、48ビットの仮想アドレス空間のみを使用することにした。さらに仮想アドレスのビット48から63は、ビット47の値がコピーされなければならないことにした。そうでない仮想アドレスを使用した場合は、プロセッサーは例外エラーを発生する。このルールに従ったアドレスは、正規形(canonical form)と呼ばれる。正規形のアドレスは、0から00007FFF'FFFFFFFFとFFFF8000'00000000からFFFFFFFF'FFFFFFFFの範囲であり、合計で256TBの仮想アドレス空間が使用可能である。 |
:64ビットモードでは、仮想アドレスは64ビットであるものの、実際の実装では、2<sup>64</sup>バイト(16EB)のすべてを使用できるようにはなっていない。ほとんどのオペレーティングシステム、アプリケーションは、近い将来も含めて、そのような大きなアドレス空間を使用しない。フル64ビットという大きなアドレス空間のサポートは、複雑さとアドレス変換のコストを増やすだけでメリットはない。そのため、AMDは最初のAMD64の実装では、48ビットの仮想アドレス空間のみを使用することにした。さらに仮想アドレスのビット48から63は、[[符号拡張]]によりビット47の値がコピーされなければならないことにした。そうでない仮想アドレスを使用した場合は、プロセッサーは例外エラーを発生する。このルールに従ったアドレスは、正規形(canonical form)と呼ばれる。正規形のアドレスは、0から00007FFF'FFFFFFFFとFFFF8000'00000000からFFFFFFFF'FFFFFFFFの範囲であり、合計で256TBの仮想アドレス空間が使用可能である。 |
||
:この仕様は、実際に64ビット仮想アドレスが使用可能になったときに重要な意味を持つ。正規形ではないアドレスを使用した場合、例外エラーが発生するので、アプリケーションやOSが、未使用の上位16ビットを別の用途に使用できない。そのため、将来、仮想アドレス空間が48ビットから拡張されたときに問題が起こらない<ref>AMD・インテル系アーキテクチャではないが、[[モトローラ]][[MC68000]]ではアドレス空間が24ビットだったがアドレスレジスタは32ビットだった。そのためアプリケーションなどが上位8ビットを勝手に使用していたケースがあり、のちに[[MC68020]]でアドレス空間が32ビット化された際に問題になったことがあった。</ref><ref>しかし実際のところ、OS開発者はそのような事情を知っていてもアプリケーション開発者は知らないのが現実である。{{Cite web |url= https://www.kernel.org/doc/Documentation/x86/x86_64/5level-paging.txt |title= 5level-paging.txt |accessdate= 2020-04-05 |quote= It's known that at least some JIT compilers use higher bits in pointers to encode their information. It collides with valid pointers with 5-level paging and leads to crashes.}}</ref>。 |
:この仕様は、実際に64ビット仮想アドレスが使用可能になったときに重要な意味を持つ。正規形ではないアドレスを使用した場合、例外エラーが発生するので、アプリケーションやOSが、未使用の上位16ビットを別の用途に使用できない。そのため、将来、仮想アドレス空間が48ビットから拡張されたときに問題が起こらない<ref>AMD・インテル系アーキテクチャではないが、[[モトローラ]][[MC68000]]ではアドレス空間が24ビットだったがアドレスレジスタは32ビットだった。そのためアプリケーションなどが上位8ビットを勝手に使用していたケースがあり、のちに[[MC68020]]でアドレス空間が32ビット化された際に問題になったことがあった。</ref><ref>しかし実際のところ、OS開発者はそのような事情を知っていてもアプリケーション開発者は知らないのが現実である。{{Cite web |url= https://www.kernel.org/doc/Documentation/x86/x86_64/5level-paging.txt |title= 5level-paging.txt |accessdate= 2020-04-05 |quote= It's known that at least some JIT compilers use higher bits in pointers to encode their information. It collides with valid pointers with 5-level paging and leads to crashes.}}</ref>。 |
||
:2020年頃までに、追加機能として仮想アドレスに対して初めてとなる9ビットの拡張が行われ、57ビットまでの仮想アドレスが使用できるようになった。<ref> |
|||
{{cite web | url = https://cgit.freebsd.org/src/commit/?id=9ce875d9b59d | title = amd64 pmap: LA57 AKA 5-level paging | last = Belousov | first = Konstantin | date = 2020-08-23 | website = FreeBSD Git repositories | publisher = The FreeBSD Project | access-date = 2024-07-14 | quote = Since LA57 was moved to the main SDM document with revision 072,...}} FreeBSDへLA57のサポートを追加するコミットログ。</ref>仮想アドレス空間のサイズは512PBとなる。ビット57-63は引き続き未使用となり、正規形の仮想アドレスではビット56からの符号拡張が必要となる。 |
|||
; Longモードでのページ変換(page translation) |
; Longモードでのページ変換(page translation) |
||
:Longモードでのページ変換には[[物理アドレス拡張]](PAE)が必須である。Longモードに入る前にCR4のPAEビットを1にセットする必要がある。AMD64では、PDPE(page-directory-pointer entry), PDE(page-directory entry), PTE(page-table entry)を拡張し、新たにPML4(page-map level-4)を追加した。PAEが有効になっているため、CR4のPSE(page-size extensions)ビットは無視される。CPUIDのファンクション8000_0001hで、EDXのビット26がセットされていると、そのCPUは、1Gbyteページ変換に対応している。 |
:Longモードでのページ変換には[[物理アドレス拡張]](PAE)が必須である。Longモードに入る前にCR4のPAEビットを1にセットする必要がある。AMD64では、PDPE(page-directory-pointer entry), PDE(page-directory entry), PTE(page-table entry)を拡張し、新たにPML4(page-map level-4)を追加した。いずれのページテーブルも、仮想アドレスのうち9ビット分を変換する。PAEが有効になっているため、CR4のPSE(page-size extensions)ビットは無視される。CPUIDのファンクション8000_0001hで、EDXのビット26がセットされていると、そのCPUは、1Gbyteページ変換に対応している。 |
||
:仮想アドレスの57ビットへの拡張に際しては、PML4のさらに上位にPML5(page-map level-5)を追加した。ページテーブルのビット幅は他のページテーブルと同じく9ビット分となる。なお、これに伴うページサイズの追加および変更はない。 |
|||
:4Kbyteページ変換: PML4, PDPE, PDE, PTEによって変換される。ページのサイズは4Kbyteである。 |
:4Kbyteページ変換: PML5(*), PML4, PDPE, PDE, PTEによって変換される。ページのサイズは4Kbyteである。 |
||
:2Mbyteページ変換: PML4, PDPE, PDEによって変換される。ページのサイズは2Mbyteである。 |
:2Mbyteページ変換: PML5(*), PML4, PDPE, PDEによって変換される。ページのサイズは2Mbyteである。 |
||
:1Gbyteページ変換: PML4, PDPEによって変換される。ページのサイズは1Gbyteである。 |
:1Gbyteページ変換(*): PML5(*), PML4, PDPEによって変換される。ページのサイズは1Gbyteである。 |
||
:(*) CPUがサポートしている場合にのみ使用可能。 |
|||
== 特権レベル == |
== 特権レベル == |
2024年7月14日 (日) 11:03時点における版
x64またはx86-64[注釈 1] とは、x86アーキテクチャを64ビットに拡張した命令セットアーキテクチャ。
実際には、AMDが発表したAMD64命令セット、続けてインテルが採用したIntel 64命令セット(かつてIA-32eまたはEM64Tと呼ばれていた)などを含む、各社のAMD64互換命令セットの総称である。x86命令セットと互換性を持っていることから、広義にはx86にx64を含む場合がある。
なお、インテルはIntel 64の他にIA-64の名前で64ビット命令セットアーキテクチャを開発・展開していたが、これは全くの別物であり、x64命令セット、x86命令セットのいずれとも互換性がない。
2023年4月にはIntelが、x64のLegacyモードを切り捨てることによりLongモードのみにしてサブセット化することで回路をシンプルにして性能向上するうえで問題になっているボトルネックを解消することを目標にしたX86-Sの提案の文書を公表した[1]。もっとも、構想が発表されただけで、具体的な製品化に関する情報は発表されていない。
2023年7月にはIntelが、x64にr16-r31の16本のレジスタを追加することを中心としたAPXを発表した[2]。APX対応のCPUでもx64対応のアプリケーションやOSは動作するが、逆にAPX対応のOSやアプリケーションはx64対応のCPUでは動作しない。レジスタを追加したことでレジスタへのロードやレジスタからメモリへのストアの負担が10%以上減ると期待され性能向上ができ、それに対して回路の追加は少なくて済むとされている。そのため、対応するCPUとOSとコンパイラがあれば、スタックサイズを調整してリコンパイルするだけで性能向上する。今後、32bit版のx86が64bitのx64へと推移していったように、x64からAPXにアーキテクチャを切り替えていくことが計画されている。開発環境としてIntelが開発エミュレータsde (Software Development Emulator)を提供しており、Windowsに関しては未発表であるものの、すでにGCCやLLVM CLangといったコンパイラやLinuxなどでソフトウェア側の開発が開始され、既に初期バージョンでの動作が確認されている。(LLVM CLangについては、ver.18.1-rc1でAVX10とAPXに対応してリリース済み)。数年以内に製品化される予定になっている。
AMD64
大元のAMD64は、AMDのOpteron、Athlon 64、Turion 64など最初に実装されたK8マイクロアーキテクチャ[3][4]とその後継製品のRyzenなどに実装されている。
開発経緯
PC用アーキテクチャとして広く普及したx86は、半導体の製造技術とマイクロアーキテクチャの革新とともに性能の向上を続け、サーバやワークステーションといったエントリークラスのエンタープライズ市場でも広く受け入れられるに至った。しかし、IA-32の性能向上によって自社開発の64ビットアーキテクチャであるIA-64との競合を懸念したインテルは、x86の拡張を32ビットアーキテクチャの範囲に留めてIA-64との棲み分けを図った。これに対し、市場からは広く普及したIA-32アーキテクチャと互換性を保ちつつ64ビットに拡張した、よりコストパフォーマンスに優れたエンタープライズ製品の登場が待ち望まれていた。高収益を望めるエンタープライズ市場への進出を図っていたAMDはそうした需要に応えて、x86の64ビット拡張アーキテクチャとして、従来のIA-32のソフトウェアも利用が可能な命令セットとしてx86-64を発表した[5]。その後の実際の製品発表でAMD64と改称された[6]。この計画は、2000年8月に発表され、最初のプロセッサは2003年4月に出荷された[3]。
仕様
64ビットの汎用レジスタを持ち、32ビットのx86より広いアドレス空間をサポートするため、大きいデータをより容易に扱うことができる。またx64は32ビットのプログラムコードと完全な後方互換性を持つ[7]。全ての32ビットの命令セットが実装されているため、32ビットのx86実行ファイルは、互換性あるいは性能の損失なしに動作させられる[8]。ただし、アプリケーションソフトウェアがx64の性能を活かすには、x64ネイティブコードを出力するコンパイラを用いることが必要である。
アーキテクチャの特徴
AMDがx86命令セットを64ビット化する際に使ったのは、x86命令の先頭にプリフィックスをつけるという手法である(REXプリフィックスと呼ばれる)。プリフィックスを使うのは、インテルが16ビットCPU 80286を32ビット化(80386)するときに使った手法でもある。 DEC Alpha の設計者の一人 ダーク・メイヤー が AMD64仕様の作成に関わり、彼をはじめとするDEC出身者の経験がこのプロジェクトに活かされた。特筆すべき点は以下のようなものである。
- レジスタの追加と拡張
- 汎用レジスタ (GPR) 数はIA-32の8本 (EAX,EBX,ECX,EDX,ESI,EDI,EBP,ESP) に更にR8〜R15の8本を追加して16本に増やされ、各レジスタのビット幅も32ビットから64ビットに拡張された。IA-32は汎用レジスタが少ないことからコンパイラによる最適化に限界があり、これが最も大きな欠点とされた。AMD64に最適化されたアプリケーションでは、レジスタ本数の増加によって性能向上が見込まれ、特に深いループを持った演算主体のソフトウェアでその傾向が強いと見込まれる。さらに128ビットのXMMレジスタの本数も8本から16本に増やされた(Streaming SIMD命令で使われる)。
- アドレス空間の拡張
- AMD64アーキテクチャでは、現状の実装で48ビットのアドレス空間を持ち、256テラバイトまでのメモリを扱うことが出来る。IA-32アーキテクチャにおいて初期のプロセッサでは、アドレス空間は32ビットで表現できる4GiBに制約され、Pentium Pro以降の実装で追加された物理アドレス拡張機能を使用することで64GiBのメモリを接続できるが、1プロセスで利用可能なメモリ空間はやはり4GiBに制約された。32bit版Windowsシリーズにおいては、OSの仕様でアプリケーションが利用可能なメモリはおよそ3GiBに制約される[9]。これに対しAMD64のLongモードでは、IA-32の物理アドレス拡張をベースに、論理アドレス空間を48ビットへ拡張し(現状物理アドレス空間は52ビット)、将来の拡張で4エクサバイトまでの仮想空間をサポートできるようになっている。
- 関連:2進接頭辞
- RIP相対データアクセス
- プログラムカウンタ (RIP) 相対でデータにアクセスすることができ、リロケータブルな共有ライブラリのコードを作成できる。また、共有ライブラリを仮想アドレス空間のどこにでも配置することができる(位置独立コード)。
- SSE 命令
- AMD64アーキテクチャでは明確にインテルのSSEとSSE2を基本命令セットに組み込んでいる。SSE2はx87の80ビット浮動小数点数から 32ビット/64ビットの浮動小数点数に置き換えたものである。SSE/SSE2命令セットは追加の8本のXMMレジスタを扱えるように拡張された。SSEとSSE2がAMD64命令セットに組み込まれており、それが従来のx87 FPUやMMXや3DNow!の機能をカバーする。x64版Windowsでの64ビットプログラムでは、FPU/MMXレジスタをコンテキストスイッチの際に保存しないようにすると噂されたが、実際には保存されるようになっている[10]。
- No-Executeビット
- NXビット(ページテーブルエントリのビット63)は仮想アドレス空間のどのページが実行可能か、実行不可かを指定することができる。NXビットがセットされたページにあるコードを実行しようとするとメモリアクセス違反となり、実行できない。これは、リードオンリーページへの書き込みを実行しようとしてもできないことと似ている。No-Execute機能は、ウイルスなどがバッファーオーバランなどを使用して、オペレーティングシステムを乗っ取ろうとすることを難しくする。
- 類似の機能は、セグメントの属性として80286以降のプロセッサーに存在している。しかし、近代的なオペレーティングシステムではセグメント機能は古いものと見なされ、セグメントのベースを0、リミットを4Gバイト(32ビットOSの場合)に設定することにより、実質的にセグメントを使用していない。
- AMDはリニアアドレッシングモードでNo-Execute機能を実装した最初のx86ベンダーである。No-Execute機能は、PAEを有効にすれば、32ビットOSでも使用可能である。
- 古い機能の削除
- x86アーキテクチャーにある多くのシステムプログラミング機能は近代的なオペレーティングシステムでは使用されておらず、それら古い機能は、AMD64のLongモードにはない。それらは、セグメントアドレッシング、タスクステートセグメントを使用したタスクスイッチ、仮想86モードなどである(ただし、FS, GSセグメントは、オペレーティングシステム構造体へのエクストラベースポインタとして残されている)。これらの古い機能は、Legacyモードでは依然として、完全に実装されているので、これまでの32ビット、16ビットオペレーティングシステムは、修正なしにx64プロセッサー上で動作する。
動作モード
動作モード | 必要なOS | 再コンパイルの必要性 | アドレスサイズの既定値 | オペランドサイズの既定値 | レジスタの拡張 | 典型的な汎用レジスタの幅 | |
---|---|---|---|---|---|---|---|
Longモード | 64ビット モード | 新しい 64ビットOS | 必要 | 64 | 32 | 有り | 64 |
互換モード | 不要 | 32 | 32 | なし | 32 | ||
16 | 16 | 16 | |||||
Legacyモード | プロテクト モード | 従来の 16/32ビットOS | 不要 | 32 | 32 | なし | 32 |
16 | 16 | ||||||
仮想8086 モード | 16 | 16 | 16 | ||||
リアル モード | 従来の 16ビットOS |
このアーキテクチャは、LongモードとLegacyモードという二つの動作モードを持つ。
Longモード
AMD64で拡張された部分に対応する動作モードである。これにはネイティブの64ビットモードと互換のための32ビットモードが含まれる。IA-32でのマイナーな動作モードはサポートされない。このモードは64ビットのOSで使用される。
基本的な命令セットは同じなので、x86コードを実行しても性能が低下することはない。インテルのIA-64では32ビットコードの性能低下が問題となったが、これは命令セットが全く違うためにエミュレート実行していたためである。
Longモードを使うと、64ビットOSは 32ビットアプリケーションと64ビットアプリケーションを並行して実行できる。また、AMD64は 16ビットのアプリケーションも実行することができる。しかし、Windowsの16ビットアプリケーション (Win16) のサポートに欠かせない仮想86モードは使用できないため、マイクロソフトは WOW64サブシステムでの16ビットアプリケーションの実行機能の実装を断念し、Windows XP Professional x64 Edition でのWin16アプリケーション実行をサポートしていない。これはWindows Vista以降のx64版にも引き継がれる制限となっている。
Legacyモード
このモードは、16ビットOS(MS-DOS - Windows 3.1等)や32ビットOS(Windows 95 - Windows XP等)で使用される。このモードにおいて、プロセッサは基本的にx86の32ビットプロセッサとして振る舞い、16ビットと32ビットのコードのみが実行可能である。Legacyモードは、仮想アドレス空間の4GB制限のような32ビットの仮想アドレッシング上の上限がある[7]。64ビットのプログラムは、Legacyモードで起動することができない。
AMD64を採用するCPU
次のプロセッサは、AMD64を実装する:
- AMD Athlon 64
- AMD Athlon 64 X2
- AMD Athlon 64 FX
- AMD Athlon II (搭載コア数などから、'X2', 'X3', 'X4', XLTモデルに分かれる)
- AMD Opteron
- AMD Turion 64
- AMD Turion 64 X2
- AMD Sempron ("Palermo" E6 ステッピングと、"Manila"以降の全モデル)
- AMD Phenom (搭載コア数から、'X3', 'X4'に分かれる)
- AMD Phenom II (搭載コア数から、'X2', 'X3', 'X4' 'X6'に分かれる)
- AMD Bulldozer (マイクロアーキテクチャ) FX
- AMD APU
- AMD Ryzen
- AMD EPYC
Intel 64
Intel 64は、IA-32アーキテクチャの64ビット拡張であり、インテルによるAMD64の実装である。
開発経緯
従来、AMDはインテルがオリジナルであるx86の互換プロセッサを開発・生産していた。しかし、x64では立場が逆転し、インテルはAMDが開発したAMD64アーキテクチャ(x86プロセッサの64ビット拡張アーキテクチャ)を採用した。
当初プロジェクトは、Yamhill[11]という開発コードネームで始まった。このプロジェクトの存在を否定し続けて数年が経ち、2004年2月のIDFで、インテルはプロジェクトが進行中であることを発表した。インテルの当時の会長クレイグ・バレットは、これが重要な機密の一つであったことを認めた[12][13]。
インテルは、AMD64互換命令セットの名称を数回 変更した。IDFで用いられた名前はCT(Clackamas Technology[14])、その数週間後にIA-32e(IA-32 extensions)と呼称を変更し、2004年4月にはこれを EM64T(Extended Memory 64 Technology)という名前で公式に発表した。製品リリース後の2006年7月27日には、インテルはEM64TをIntel 64と改称している[15]。
Intel 64を採用するCPU
インテルで最初にIntel 64を実装したのは、Noconaというコード名で2004年6月に発表されたマルチソケットのXeonプロセッサである。Xeonはデスクトップ向け Pentium 4 をベースにしているため、同時期のPentium 4もIntel 64を実装しているはずだが、ハイパースレッディング・テクノロジーのときと同様、この機能はPrescottでは最初は動かないようになっていた。これはおそらく初期の実装が完全ではなかったためで、インテルはその後Intel 64を使用可能にしたPrescottのE0バージョンをmodel Fとして販売し始めた。このバージョンではAMD64のNXビットに相当する機能がIntel 64でサポートされた。インテルではこれをeXecute Disable(XD)ビットと呼んでいる。この機能はすぐにNocona(Xeon系列)にも実装された。8xx/6xx/5x6/5x1/3x6/3x1シリーズのCPUは全てIntel 64が使用可能になった。また、Intel Core 2・Intel AtomでもIntel 64が採用された。
Intel 64を実装しているCPUは以下のものがある。
- Xeon (Nocona以降、Sossaman除、Xeon MPについてはCranford/Potomac以降)
- Intel Core 2
- Intel Core i9
- Intel Core i7
- Intel Core i5
- Intel Core i3
- Intel Core M
- Intel Core Ultra 9
- Intel Core Ultra 7
- Intel Core Ultra 5
- Intel Core 7
- Intel Core 5
- Intel Core 3
- Pentium Dual-Core
- Intel Atom(model 230/330,N450/D510/D410)
- Pentium D
- Pentium 4(Prescottはmodel F以降、model 521/531/541/551/561/571)
- Pentium Extreme Edition
- Celeron D(model 326/331/336/341/346/351/355/356)
- Celeron Dual-Core
- Celeron M (model 520/530)
- Celeron 200シリーズ(model 220)
- Celeron 400シリーズ
- Celeron 500シリーズ
- Intel Processor Uシリーズ(デスクトップ向け専用)
- Intel Processor Nシリーズ(モバイル向け/ミニデスクトップ向け兼用)
AMD64とIntel 64の差異
AMD64とIntel 64は、ほとんど同じである[16]が、僅かながら違いはある。これらの違いはオペレーティングシステム、コンパイラなどの開発者のみが意識しなければならない。アプリケーションプログラムの開発者がこれらの違いを意識する必要は、ほぼない[17]。
差異
- Intel 64では、SYSCALL, SYSRET命令は64ビットモードにしかない。SYSENTER, SYSEXIT命令は32ビット、64ビットの両方にある。
- AMD64では、SYSCALL, SYSRET命令は32ビット、64ビットの両方にあるが、SYSENTER, SYSEXIT命令は32ビットモードにしかない。
- Intel 64には、AMD64で定義されたSYSCFG, TOP_MEM, TOP_MEM2がMSR(model-specific registers)にない。
- Intel 64では、64ビットモードでニア分岐命令に66h(オペランドサイズ プリフィックス)を付けた場合サポート外となる。AMD64では、仕様書通り16ビットオペランドとして実行される。
- BSF, BSR命令はソースが0の場合、Intel 64では元々のx86と同様にデスティネーションは不定(undefined)であるが、AMD64はデスティネーションを変更しない。
- ハードウェア仮想化支援機能のIntel VT-xとAMD-Vは互換性がない。仮想化ソフトウェアはそれぞれに対応する必要がある。
- Second Level Address Translation機能のIntel EPTとAMD RVIは互換性がない。仮想化ソフトウェアはそれぞれに対応する必要がある。
以前あった差異
- AMD64には、元々はCMPXCHG16B命令はなかった。この命令は16バイト(128ビット)のメモリ領域を複数のCPUコアで排他的に共有することに使用される。この命令はWindowsで16TB以上の仮想メモリを使うために必要である。Socket AM2以降のAMD64で対応[18]。
- 初期のAMD64, Intel 64は、64ビットモードでLAHF, SAHF命令をサポートしていない。この2つの命令はAHレジスタとフラグ間の転送命令で、元々は8ビットCPUである8080のプログラムを8086へ移植するのを容易にするために提供されていた[19]。64ビットモードでは、使い道があまりない命令のように見える。しかし、PUSH/POP命令の組み合わせと比較して、メモリにアクセスせず高速にフラグをコピーできるため、VMwareなどの仮想化ソフトウェアがこの2つの命令に依存している[20]。また、x87のステータスワードをフラグにコピーすることにも使用される。
- 初期のIntel 64には、PREFETCHW命令はなかった[21]。この命令は、元々はAMDの3DNow!で導入されたキャッシュの最適化命令である。Pentium 4のCedarMillコアからIntel 64はこの命令を単にNOP(No Operation)として処理するようになった[22]。NOPとして処理するIntel 64でもMicrosoft社のCoreinfoツール[23]は、PREFETCHWに対応と表示する。2013年のSilvermont、2014年のBroadwellよりPREFETCHW命令に正式に対応している。
(上記3つは、Windows 8.1、Windows 10の64ビット版が初期のAMD64、Intel 64CPUにインストールできない制約事項となる[24][25]) - 初期のIntel 64は、XDビット(AMD64におけるNXビット)をサポートしていない。したがってWindows 8(32ビット版、64ビット版とも)がインストールできない制約事項となる。
その他
- POPFQ命令には、REXプリフィックスは必要ない。Intel社のドキュメントにはこのことが正しく記載されていなかった。
- 同じオペコードに対するMOVDとMOVQの割り当てがIntel 64のドキュメントとAMD64のドキュメントで異なる。一方のドキュメント通りのアセンブリソースがアセンブルできない[26]、逆アセンブル結果が想定と異なる[27]といったことが起こり得る。
命令セット
- REXプリフィックス
- 次のような命令にはREXプリフィックスを使用する。
- 64ビットのオペランドサイズの指定
- 新しいR8〜R15レジスタ、追加されたXMMレジスタなどへのアクセス
- 64ビットレジスタであるRSP, RBP, RDI, RSIのビット0から7を、8ビットレジスタSPL, BPL, DIL, SILとしてアクセス。一方でREXプリフィックスを付けると8ビットレジスタとして AH, BH, CH, DHにアクセスできない。これにより直交性が高まった。
- また、以下の命令は、デフォルトで64ビットのオペランドサイズであり、REXプリフィックスを必要としない。
- ニア分岐命令
- PUSH, POP命令
- ENTER, LEAVE命令
- 暗黙のゼロ拡張
- 32ビットレジスタにデータを書き込むとその汎用レジスタの上位32ビット(ビット32から63)はゼロになる。
- これは、コードサイズの最適化に使用できる。
- 一方、16ビットレジスタや8ビットレジスタにデータを書き込んでも、このゼロ拡張は起きない。
- NOP(No Operation:オペコード 90h)命令は、かつてはXCHG EAX, EAXと等価であったが[28]64ビットモードではこの命令を特別に扱い、暗黙のゼロ拡張を適用せずRAXレジスタは変化しない。
- CMOV(Conditional Move)命令では、64ビットモードでオペランドが32ビットの場合、条件が偽でもデスティネーションレジスタの上位32ビットはゼロになる。
- 即値
- 64ビットモードであっても、即値(Immediate value)は、32ビットのままであり、64ビットに符号拡張されて使用される。ただし、MOV命令のみ64ビットの即値が使用できる。
- 変位
- 64ビットモードであっても、変位(displacement)は、32ビットのままであり、64ビットに符号拡張されて使用される。ただし、RAXレジスタに対してのMOV命令のみ64ビットの変位が使用できる。
- 64ビットモードで廃止されたx86命令
- 以下のx86命令は64ビットモードでは廃止されたため、64ビットモードで実行すると不正命令例外が発生する。
- AAA, AAD, AAM, AAS (ASCII Adjust Addtion/Division/Multiply/Subtraction)
- BOUND (Check Array Bounds)
- CALL far, JMP far (Call far absolute, JMP far absolute)
- DAA, DAS (Decimal Adjust Addition/Subtraction)
- INTO (Interrupt to Overflow Vector)
- LDS, LES (Load Segment Register)
- POP DS, POP ES, POP SS, POPA
- PUSH CS, PUSH DS, PUSH, ES, PUSH SS, PUSHA
- オペコード 82h (Redundant encoding of opcode 80h: undocumented)
- SALC (Set AL According to CF: undocumented)
- LAHF, SAHF命令は、初期のAMD64, Intel 64では64ビットモードで廃止されたx86命令であった。
- 64ビットモードで再割り当てされたx86命令
-
- ARPL (Adjust Requestor Privilege Level)命令は、64ビットモードでは、新しいMOVSXD命令になった。
- 1バイトのINC, DEC命令は、64ビットモードでは、REXプリフィックスになった。一方、2バイトのINC, DEC命令は、64ビットモードでも使用可能である。
- 64ビットモードで廃止されたLDS, LES命令は、のちにインテルによってAVX命令のVEXプリフィックスとして割り当てられた。VEXプリフィックスに続く2バイト目を32ビットモードでは不正であった11xxxxxxという形式にすることにより、AVX命令は32ビットモードでも使用可能である。Windows NTの仮想DOSマシンでは、C4h C4h(LES AX, SPとデコードされる不正命令)を仮想86モードから32ビットプロテクトモードの呼び出しに使用していた[29]。AVXは仮想86モード、リアルモードには対応していない。
- 64ビットモードで廃止されたBOUND命令は、のちにインテルによってAVX-512命令のEVEXプリフィックスとして割り当てられた。EVEXプリフィックスに続く2バイト目を32ビットモードでは不正であった11xxxxxxという形式にすることにより、AVX-512命令は32ビットモードでも使用可能である。
メモリ管理
- コードセグメントディスクリプタ
- 64ビットモードでは、コードセグメントディスクリプタのP(Present)ビット、D(Default)ビット、DPL(Descriptor Privilege Level)フィールド、C(Conforming)ビット、および、新しく定義されたL(Long)ビットのみが有効である。L=1の場合、64ビットモードでプロセッサーが動作することを意味する。それ以外のベースアドレス、リミットなどは無視される。
コードセグメントディスクリプタのフォーマット
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
ベースアドレス[31:24] | G | D | L | AVL | リミット[19:16] | ||||||||||
P | DPL | S=1 | E=1 | C | R | A | ベースアドレス[23:16] | ||||||||
ベースアドレス[15:0] | |||||||||||||||
リミット[15:0] |
- データセグメントディスクリプタ
- 64ビットモードでは、データセグメントディスクリプタは、P(Present)ビットのみが有効である。それ以外のベースアドレス、リミットなどは無視される。ただし、FS,GSセグメントレジスタのみベースアドレスは有効で、MSRを使用して64ビットのベースアドレスを指定することもできる。
- のちにインテルは、特権レベル0以外でもFS,GSのベースアドレスを操作可能にするRDFSBASE, RDGSBASE, WRFSBASE, WRGSBASE命令を追加した。
データセグメントディスクリプタのフォーマット
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
ベースアドレス[31:24] | G | D | 0 | AVL | リミット[19:16] | ||||||||||
P | DPL | S=1 | E=0 | ED | W | A | ベースアドレス[23:16] | ||||||||
ベースアドレス[15:0] | |||||||||||||||
リミット[15:0] |
- 正規形(canonical form)
- 64ビットモードでは、仮想アドレスは64ビットであるものの、実際の実装では、264バイト(16EB)のすべてを使用できるようにはなっていない。ほとんどのオペレーティングシステム、アプリケーションは、近い将来も含めて、そのような大きなアドレス空間を使用しない。フル64ビットという大きなアドレス空間のサポートは、複雑さとアドレス変換のコストを増やすだけでメリットはない。そのため、AMDは最初のAMD64の実装では、48ビットの仮想アドレス空間のみを使用することにした。さらに仮想アドレスのビット48から63は、符号拡張によりビット47の値がコピーされなければならないことにした。そうでない仮想アドレスを使用した場合は、プロセッサーは例外エラーを発生する。このルールに従ったアドレスは、正規形(canonical form)と呼ばれる。正規形のアドレスは、0から00007FFF'FFFFFFFFとFFFF8000'00000000からFFFFFFFF'FFFFFFFFの範囲であり、合計で256TBの仮想アドレス空間が使用可能である。
- この仕様は、実際に64ビット仮想アドレスが使用可能になったときに重要な意味を持つ。正規形ではないアドレスを使用した場合、例外エラーが発生するので、アプリケーションやOSが、未使用の上位16ビットを別の用途に使用できない。そのため、将来、仮想アドレス空間が48ビットから拡張されたときに問題が起こらない[30][31]。
- 2020年頃までに、追加機能として仮想アドレスに対して初めてとなる9ビットの拡張が行われ、57ビットまでの仮想アドレスが使用できるようになった。[32]仮想アドレス空間のサイズは512PBとなる。ビット57-63は引き続き未使用となり、正規形の仮想アドレスではビット56からの符号拡張が必要となる。
- Longモードでのページ変換(page translation)
- Longモードでのページ変換には物理アドレス拡張(PAE)が必須である。Longモードに入る前にCR4のPAEビットを1にセットする必要がある。AMD64では、PDPE(page-directory-pointer entry), PDE(page-directory entry), PTE(page-table entry)を拡張し、新たにPML4(page-map level-4)を追加した。いずれのページテーブルも、仮想アドレスのうち9ビット分を変換する。PAEが有効になっているため、CR4のPSE(page-size extensions)ビットは無視される。CPUIDのファンクション8000_0001hで、EDXのビット26がセットされていると、そのCPUは、1Gbyteページ変換に対応している。
- 仮想アドレスの57ビットへの拡張に際しては、PML4のさらに上位にPML5(page-map level-5)を追加した。ページテーブルのビット幅は他のページテーブルと同じく9ビット分となる。なお、これに伴うページサイズの追加および変更はない。
- 4Kbyteページ変換: PML5(*), PML4, PDPE, PDE, PTEによって変換される。ページのサイズは4Kbyteである。
- 2Mbyteページ変換: PML5(*), PML4, PDPE, PDEによって変換される。ページのサイズは2Mbyteである。
- 1Gbyteページ変換(*): PML5(*), PML4, PDPEによって変換される。ページのサイズは1Gbyteである。
- (*) CPUがサポートしている場合にのみ使用可能。
特権レベル
特権レベルは80286のプロテクトモードでx86に導入され、レベル0,レベル1,レベル2,レベル3の4階層がある。リングプロテクションとも呼ばれる。x64の64ビットモードでも特権レベルは4階層あるが、通常は特権レベル0(カーネルモード)と特権レベル3(ユーザーモード)の2種類しか使用されない。
- コールゲートによるシステムコール(CALL far, RET)
- コールゲートは80286で特権レベル(0,1,2,3)を切り替える仕組みとして導入された。64ビットモードでは、コールゲートは64bitのオフセットが使用できるように拡張された。
- コールゲートの仕組みはRISCには無い。RISCにも対応していたWindows NTではシステムコールにコールゲートを使用せず、INT命令やPentium IIで追加されたSYSENTER, SYSEXIT命令を使用していた。
- 高速システムコール(SYSCALL, SYSRET)
- 特権レベル3(ユーザーモード)と特権レベル0(カーネルモード)を高速に切り換える命令として、AMDは64ビットモードではx86にあるSYSENTER, SYSEXIT命令は実装せず、AMD独自のSYSCALL, SYSRET命令のみを実装した。SYSCALL命令は、CS(コードセグメント), SS(スタックセグメント), RIP(インストラクションポインタ)をあらかじめセットされたMSRから特権レベルのチェック無しにロードする。このときRSP(スタックポインタ)はロードされない。オペレーティングシステムは新しいSWAPGS命令を使用して、ユーザーモードのGSセグメントと、カーネルモードのGSセグメントを切り替え、GSセグメント経由でカーネルモードのRSPをロードする。
- なお、SYSCALLのオペコードは0Fh 05h、SYSRETのオペコードは0Fh 07hであり、これらはかつてx86に存在していた非公開命令LOADALLのオペコードを再割り当てしている。
マイクロアーキテクチャの世代
機能拡張によりマイクロアーキテクチャの世代を分けて考える必要がある場合がある。2020 年には、AMD、Intel、Red Hat、SUSE のコラボレーションにより、x86-64 ベースラインの上に x86-64-v2、x86-64-v3、x86-64-v4 の 3 つのマイクロアーキテクチャ レベル (機能レベル) が定義された。
Level | CPU features | Example instruction | Supported processors |
---|---|---|---|
x86-64 (x86-64-v1) |
CMOV | cmov | 2003年頃の初期のAMD K8以降など |
CX8 | cmpxchg8b | ||
FPU | fld | ||
FXSR | fxsave | ||
MMX | emms | ||
OSFXSR | fxsave | ||
SCE | syscall | ||
SSE | cvtss2si | ||
SSE2 | cvtpi2pd | ||
x86-64-v2 | CMPXCHG16B | cmpxchg16b | 主に2008年頃のIntel Nehalem世代以降 |
LAHF-SAHF | lahf | ||
POPCNT | popcnt | ||
SSE3 | addsubpd | ||
SSE4_1 | blendpd | ||
SSE4_2 | pcmpestri | ||
SSSE3 | pshufb | ||
x86-64-v3 | AVX | vzeroall | 主に2013年頃のIntel Haswell世代以降 |
AVX2 | vpermd | ||
BMI1 | andn | ||
BMI2 | bzhi | ||
F16C | vcvtph2ps | ||
FMA | vfmadd132pd | ||
LZCNT | lzcnt | ||
MOVBE | movbe | ||
OSXSAVE | xgetbv | ||
x86-64-v4 | AVX512F | kmovw | 主に2017年頃のIntel Intel Skylake-X世代以降でAVX512が有効な場合 |
AVX512BW | vdbpsadbw | ||
AVX512CD | vplzcntd | ||
AVX512DQ | vpmullq | ||
AVX512VL | — |
オペレーティングシステムの互換性と扱い
次のオペレーティングシステムは、x64アーキテクチャのLongモードをサポートする。
BSD
FreeBSD
FreeBSDは、2003年6月の5.1-RELEASEで実験的なアーキテクチャーとして、amd64という名前でx64をサポートした。2004年1月の5.2-RELEASEでは公式なアーキテクチャーとして対応した。それ以来、FreeBSDでは、amd64をTier 1プラットフォームとしている。
NetBSD
x64アーキテクチャーのサポートは2001年6月19日にNetBSDのソースツリーに初めてコミットされた。2004年12月9日にリリースされたNetBSD 2.0では、NetBSD/amd64としてソースツリーに完全に統合され、公式なポートになった。32ビットのシステムコールのためのnetbsd-32カーネル互換レイヤーを通して、64ビットモードでの32ビットコードの実行がサポートされている。 NXビットは、実行不可のスタックとヒープを提供するために、使用されている。
OpenBSD
OpenBSDは2004年5月1日にリリースされたOpenBSD 3.5でAMD64をサポートした。ソースツリー内でのAMD64サポートの完全な実装は、実際のAMD64のハードウェアのリリースより前に行われていた。これはhackathonプロジェクトのためにAMDがいくつかのハードウェアを貸し出したためである。OpenBSDの開発者は、W^X (Write XOR Execute)[33] 機能が容易に実装できるNXビットがあるため、AMD64プラットフォームを気に入った。 OpenBSDのAMD64ポートは、Intel 64でも走る。しかし、初期のIntel 64にはNXビットがないため、これらのIntelのCPUではW^X機能は使えない。後にIntelはXDビットの名前で、NXビットを追加している。
Linux
LinuxはLongモードでx64アーキテクチャを動作させる初めてのオペレーティングシステム・カーネルとなった。これは、実際のAMD64のハードウェアのリリースより前の2001年、kernel 2.4にて始められた。Linuxは32ビット実行可能ファイルの実行に関して後方互換を保っている。これにより、32ビットプログラムの使用を継続しながらLongモード用にプログラムを再コンパイルすることが可能になった。
64ビット版Linuxでは、個々のプロセスで128TBの仮想アドレス空間と64TBの物理メモリが使用できる。(ただし、これは、CPUやPCシステムにより制限される)
Mac OS X
Mac OS X v10.4のうちv10.4.7及びそれ以降のバージョンは、64ビットのインテルベースマシン上でPOSIX及び数学ライブラリを用いて64ビットコマンドラインツールが起動する。Mac OS X v10.4において、これ以外のライブラリ、フレームワークは、64ビットアプリケーションをサポートしない。このカーネル、およびカーネル拡張は32ビットのみである。
Mac OS X v10.5は、64ビットのPowerPCマシン同様に、64ビットのインテルベース・マシンにおいてCocoa, Quartz, OpenGL, そしてX11を用いた64ビットのGUIアプリケーションをサポートした。全ての非GUIライブラリとフレームワークは、このプラットフォームで64ビットアプリケーションをサポートしている。このカーネル、そして全てのカーネル拡張は、32ビットのみである。
Mac OS X v10.6は、64ビットカーネルをサポートしたMac OS Xの最初のバージョンである。しかし、最初のリリース(v10.6.0)では、全ての64ビットコンピュータがサポートされたわけではなかった。64ビットカーネルは、32ビットカーネル同様に32ビットアプリケーションをサポートし、それぞれのカーネルも同様に64ビットアプリケーションをサポートした。32ビットアプリケーションは、いずれのカーネルにおいても仮想アドレス空間が4GBであるという制限があった。 64ビットカーネルは32ビットカーネル拡張をサポートせず、同様に32ビットカーネルは64ビットカーネル拡張をサポートしない。
OS X Mountain Lionは、64ビットカーネルのみサポートするが、32ビット、64ビットの両方のアプリケーションをサポートする。
Macは、x86/x64の32ビット・64ビットだけでなく、PowerPCとインテル・アーキテクチャのサポートなど、アーキテクチャの互換性問題が複雑に入り組んでいた為、ユーザが混乱しない為にOSレベルでユニバーサルバイナリなどの仕組みが整えられた。これは、一つのアプリケーションファイル、またはライブラリファイルに対して複数のコードをパッケージし、実行時に最適なバージョンが選択されるというものである。
Windows
Microsoft Windowsは、2005年4月(日本においては6月)にWindows XP Professional x64 Edition(クライアント版)[34]、Windows Server 2003 x64 Editionをリリースし、x64に対応した。元来のx86版において、Windows XP の内部バージョンは 5.1.2600、Windows Server は 5.2.3790 であったが、x64 版においてはビルド番号が同一であり(5.2.3790.1830 SP1)、システムアップデートも統一された。
Windows Vistaは2007年1月に、Windows 7は2009年7月に、Windows 8は2012年10月にリリースされた。いずれのOSも、x86 に加えて、64ビット(x64) 版としてx64をサポートするが、Itanium をサポートしない。
Windows Server 2008は2008年2月にリリースされ、x86 版、x64 版に加えて、IA-64もItanium版としてサポートした。Windows Server 2008 R2では x86 版のリリースが打ち切られ、x64 版と Itanium 版のみリリースした。Itanium 版はこの版が最終リリースとなり、Windows Server 2012 では x64 版だけがリリースされた。
x64版Windowsには以下のような機能がある。
- 1プロセスあたり8TB(Windows 8まで)又は128TB(Windows 8.1以降)のユーザーモード仮想アドレス空間。x64のプログラムは、"large address aware"オプションを付けてリンクされていれば、これらのすべてを使用できる。ただし、補助記憶装置(すなわち、ハードディスク)の容量により使用できる最大値は、制限される。一方、32ビット版Windowsで提供されているユーザーモード仮想アドレス空間は2GBである。
- オペレーティングシステム用の8TB(Windows 8まで)又は128TB(Windows 8.1以降)のカーネルモード仮想アドレス空間。一方、32ビット版Windowsで提供されているカーネルモードアドレス空間は2GBである。この増加した空間のメリットは、ファイルシステムのキャッシュやカーネルモードヒープに使用できる。Windows 8までのWindowsはプロセッサーで実装されている256TBのアドレス空間のうち合計16TBしか使用できない。これは、初期のAMD64がCMPXCHG16B命令をサポートしていないためである[35]。
- WOW64を使用して、既存の32ビットアプリケーション(.exeプログラム)とダイナミックリンクライブラリ(.dll)を実行する機能。さらに、32ビットアプリケーションが"large address aware"オプションを付けてリンクされていれば、そのアプリケーションは64ビットWindows上で、4GBの仮想アドレス空間を使用できる。一方、32ビットWindowsでは、デフォルトの仮想アドレス空間は2GBで、/3GBのブートオプションを付けてWindowsを起動し、"large address aware"オプションを付けてリンクされたアプリケーションであれば3GBである。/3GBのブートオプションを付けて起動した32ビットのWindowsとは異なり、64ビットWindowsではカーネルモード仮想アドレス空間が減らない。そのため、32ビットアプリケーションは、x64用に再コンパイルしなくても、64ビットWindows上で動作させることにメリットがある。
- 32ビット、および、64ビットのアプリケーションは、"large address aware"オプションを付けてリンクされていなければ、仮想アドレス空間は2GBに制限される。
- Windows XP/Vistaでは128GB, Windows 7では192GB、Windows 8では512GB、Windows Server 2003では1TB、Windows Server 2008では2TB、Windows Server 2012では4TBまでのRAMを使用可能。
- LLP64データモデルを採用。intとlongは32ビット、long longは64ビット、ポインタとポインタから派生したデータ型は64ビットである。
- カーネルモードデバイスドライバは64ビットでなければならない。32ビットのカーネルモードデバイスドライバは 64ビット版Windowsでは動作しない。ユーザーモードデバイスドライバは、32ビット、64ビットのどちらも64ビット版Windowsで動作する。
- 16ビットWindows(Win16)アプリケーションとDOSアプリケーションは64ビット版Windowsでは動作しない。これは、64ビットモードに仮想86モードがないため、64ビット版Windowsから仮想DOSマシンサブシステム(NTVDM)を削除したためである。
- NX(No Execute)ページ保護機能の完全な実装。この機能は32ビット版WindowsでもPAEモードで起動すれば使用できる。
- x86版のWindows NTファミリーでFSセグメントが使われている代わりに、x64ではGSセグメントがオペレーティングシステムが定義する2つの構造体を指している。ユーザーモードでのスレッドインフォメーションブロック(NT_TIB)とカーネルモードでのプロセスコントロールリージョン(KPCR)である。たとえば、ユーザーモードでは、GS:0はスレッドインフォメーションブロックの最初のメンバーのアドレスである。この規則を維持することによりx64版Windowsの開発が容易になった。しかし、AMDに対して、LongモードでFS, GSセグメントの機能を保持することを要求することになった。(ただし、セグメントアドレッシング自体は、近代的なオペレーティングシステムで使われるものではない)
- Microsoft Visual Studio 2005以降では、64ビット版Windowsのみで動作する64ビットアプリケーション、32ビット版Windowsと64ビット版WindowsのWOW64上の両方で動作する32ビットアプリケーションの開発が可能である[36]。
脚注
- ^ 大学など学術の世界や、オープンソースのプロジェクトなどでは、(互換関係が明白で、特定メーカー名も入っていない名称なので)「x86-64」と呼ぶことを好み、AMD社やAMDと関連が深い会社では「AMD64」と呼ぶことを好み、マイクロソフト社やサン・マイクロシステムズ(後にオラクルに買収された会社)は短く「x64」と呼ぶことを好む[1][2]。
- ^ 株式会社インプレス (2023年5月22日). “Intel、新「X86-S」アーキテクチャで8086互換を切り捨て”. PC Watch. 2023年6月4日閲覧。
- ^ “Introducing Intel® Advanced Performance Extensions (Intel® APX)”. Intel (2024年3月5日). 2024年3月5日閲覧。
- ^ a b “日本AMD、Opteronの発表会を開催”. pc.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ “日本AMD、Athlon 64の発表会を開催”. pc.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ “AMD、X86-64アーキテクチャのプログラミングガイドを公開”. pc.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ “後藤弘茂のWeekly海外ニュース”. pc.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ a b AMD Corporation (May 2011). “Volume 2: System Programming” (pdf). AMD64 Architecture Programmer's Manual. AMD Corporation. 2011年10月29日閲覧。
- ^ IBM Corporation (2007年9月6日). “IBM WebSphere Application Server 64-bit Performance Demystified”. p. 14. 2010年4月9日閲覧。 “"Figures 5, 6 and 7 also show the 32-bit version of WAS runs applications at full native hardware performance on the POWER and x86-64 platforms. Unlike some 64-bit processor architectures, the POWER and x86-64 hardware does not emulate 32-bit mode. Therefore applications that do not benefit from 64-bit features can run with full performance on the 32-bit version of WebSphere running on the above mentioned 64-bit platforms."”
- ^ 詳細についてはWindows NT系の表を参照のこと。
- ^ “旧形式のコードのための浮動小数点サポート (Visual C++)”. MSDNライブラリ. マイクロソフト. 2016年1月16日閲覧。
- ^ オレゴン州の ウィラメットバレー(Willamette Valley)を流れるYamhill川から来た名前である。
- ^ "Craig Barrett confirms 64 bit address extensions for Xeon. And Prescott", from The Inquirer
- ^ "A Roundup of 64-Bit Computing", from internetnews.com
- ^ オレゴン州を流れるクラッカマス川(Clackamas River)の名前に由来し、ウィラメット川(Willamette River)の支流である。
- ^ "Intel® 64 Architecture"
- ^ “後藤弘茂のWeekly海外ニュース Intelの64bit拡張技術「Clackamas」がAMD64と互換である謎”. pc.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ “Intel、64bit拡張はAMD64互換と発表”. pc.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ 「BIOS and Kernel Developer’s Guide for AMD NPT Family 0Fh Processors」May 2006版 にRevision F(DDR2対応のSocket AM2版CPU)の変更点として「CPUID Fn[0000_0001]_ECX CMPXCHG16B (bit 13) added.」と記載されている。
- ^ 8080のPUSH PSW命令をLAHF / XCHG AL, AH / PUSH AXとエミュレートできる。
- ^ VMware Player 5.0 インストール要件
- ^ PREFETCHW命令はメモリからデータをキャッシュラインにプリフェッチし、そのデータがあとで書き換えられることを想定してあらかじめキャッシュラインの状態をModified(書き換えあり)にする命令である。データが書き込まれた時点でModifiedに変更するよりも速く動作することが期待できる。
- ^ AMDのドキュメント「Cross-Vendor Migration」のPrefetch Instructionsにfamily 15/model 6/stepping 1以降のCPU、すなわちCedarMillコアからこの命令をNOPとして処理するようになったと説明がある。
- ^ Microsoft社のCoreinfoツールでこれらの命令のサポート状況を確認できる。
- ^ MS公式サイトのWindows 8 のシステム要件ページにあるWindows 8.1節に「64 ビット PC に 64 ビット版 OS をインストールする場合、プロセッサが CMPXCHG16b、PrefetchW、LAHF/SAHF をサポートしている必要があります」と記載されている。
- ^ Windows 10 システム要件
- ^ “JWasm / Feature Requests / #10 MOVD/MOVQ in 64-bit (was: Another MMX code problem)”. 2020年6月9日閲覧。
- ^ “43215 – x86-64: Nonstandard instruction "movd %xmm0, %rax"”. 2020年6月9日閲覧。
- ^ AMD64 Architecture Programmer's Manual
- ^ Schulman, Andrew; Brown, Ralf D.; Maxey, David; Michels, Raymond J.; Kyle, Jim (1994). Undocumented DOS - A programmer's guide to reserved MS-DOS functions and data structures - expanded to include MS-DOS 6, Novell DOS and Windows 3.1 (2 ed.). Addison Wesley. ISBN 0-201-63287-X.
- ^ AMD・インテル系アーキテクチャではないが、モトローラMC68000ではアドレス空間が24ビットだったがアドレスレジスタは32ビットだった。そのためアプリケーションなどが上位8ビットを勝手に使用していたケースがあり、のちにMC68020でアドレス空間が32ビット化された際に問題になったことがあった。
- ^ しかし実際のところ、OS開発者はそのような事情を知っていてもアプリケーション開発者は知らないのが現実である。“5level-paging.txt”. 2020年4月5日閲覧。 “It's known that at least some JIT compilers use higher bits in pointers to encode their information. It collides with valid pointers with 5-level paging and leads to crashes.”
- ^ Belousov, Konstantin (2020年8月23日). “amd64 pmap: LA57 AKA 5-level paging”. FreeBSD Git repositories. The FreeBSD Project. 2024年7月14日閲覧。 “Since LA57 was moved to the main SDM document with revision 072,...” FreeBSDへLA57のサポートを追加するコミットログ。
- ^ ある場所のメモリを書き込み可能かつ実行可能の状態に置かず、書き込みのみか実行のみかどちらか一方だけに制限すること。
- ^ “清水理史の「イニシャルB」 第145回:64bit版Windows「Windows XP Professional x64 Edition」登場”. bb.watch.impress.co.jp. 2023年6月4日閲覧。
- ^ Windows Internals FIFTH EDITION p.750, Mark E. Runssinovich, David A. Solomon, Microsoft Press ISBN 978-0-7356-2530-3
- ^ 『図解 64ビットがわかる』技術評論社、2006年。ISBN 4774127353。162頁
参考文献
関連項目
- プロセッサ - 命令セット - レジスタ (コンピュータ) - アドレッシングモード
- 32ビット - x86 - IA-32
- 64ビット - x64 / IA-64
- Windows NT系#32ビットと64ビット