Universidade Federal de Pernambuco

Departamento de Eletrônica e Sistemas

Organização de Computadores
Lista 3 - Barramento
Aluno: Marcone Gabriel Da Silva Turma: EB
Professor: Thomaz de Carvalho Barros Data: 16 /01/2023

3. Resumo do Capítulo 3
O computador utilizando a arquitetura de Von Neumann é capaz de realizar operações a partir da
própria memória. Um programa é lido e interpretado pela máquina como sendo um conjunto de
códigos (instruções), e parte do hardware interpreta cada instrução e gera sinais de controle. Para esse
novo método de programação, uma sequência de códigos ou instruções é chamada de software. A
função básica realizada por um computador é a execução de um programa. De forma simples, o
processador lê (busca) instruções da memória, uma de cada vez, e executa cada instrução.

Os principais componentes do sistema de computação (processador, memória principal, módulos de

E/S) precisam ser interconectados a fim de trocar dados e sinais de controle. O meio de interconexão
mais popular é o uso de um barramento do sistema compartilhado, consistindo em múltiplas linhas.
Nos sistemas contemporâneos, normalmente existe uma hierarquia de barramentos para melhorar o
desempenho. Os principais elementos de projeto para os barramentos incluem os tipos de barramento
que podem ser separados em dois tipos genéricos: dedicado e multiplexado, arbitração (a permissão
para enviar sinais nas linhas do barramento pode ser controlada de forma central ou distribuída);
temporização (os sinais no barramento podem ser sincronizados com um clock central ou enviados de
forma assíncrona com base na transmissão mais recente); e largura (número de linhas de endereço e
número de linhas de dados).

Barramento PCI (peripheral component interconnect) é um barramento de grande largura de banda,

independente de processador, que pode funcionar como um mezanino ou barramento periférico. Em
comparação com outras especificações de barramento comuns, o PCI oferece melhor desempenho de
sistema para subsistemas de E/S de alta velocidade.
3. Questões
3.1. Que categorias gerais de funções são especificadas pelas instruções do
computador?
Resposta:
Processador-memória: os dados podem ser transferidos do processador para a memória ou da
memória para o processador;
Processador-E/S: os dados podem ser transferidos de ou para um dispositivo periférico,
transferindo entre o processador e um módulo de E/S;
Processamento de dados: o processador pode realizar alguma operação aritmética ou lógica
sobre os dados;
Controle: uma instrução pode especificar que a sequência de execução seja alterada.

3.2. Liste e defina resumidamente os estados possíveis que definem a execução de uma
instrução.
Resposta:
Cálculo de endereço de instrução (iac, do inglês instruction address calculation): determina o
endereço da próxima instrução a ser executada;
Busca da instrução (if, do inglês instruction fetch): lê a instrução do seu local da memória
para o processador;
Decodificação da operação da instrução (iod, do inglês instruction operation decoding):
analisa a instrução para determinar o tipo de operação a ser realizado e o operando ou
operandos a serem utilizados;
Cálculo do endereço do operando (oac, do inglês operation address calculation): se a operação
envolve referência a um operando na memória ou disponível via E/S, então determina o
endereço do operando;
Busca do operando (of, do inglês operation fetch): busca o operando da memória ou o lê da
E/S;
Operação dos dados (do, do inglês data operation): realiza a operação indicada na instrução;
Armazenamento do operando (os, do inglês operand store): escreve o resultado na memória
ou envia para a E/S.

3.3. Liste e defina resumidamente duas técnicas para lidar com múltiplas interrupções.
Resposta: A primeira é desativar as interrupções enquanto uma interrupção estiver sendo
processada. A segunda técnica é definir prioridades para interrupções e permitir que uma
interrupção de maior prioridade faça com que um tratamento de interrupção com menor
prioridade seja interrompido.

3.4. Que tipos de transferências a estrutura de interconexão de um computador (por

exemplo, barramento) precisa aceitar?
Resposta:
Memória para processador: o processador lê uma instrução ou uma unidade de dados da
memória;
Processador para memória: o processador escreve uma unidade de dados na memória;
E/S para processador: o processador lê dados de um dispositivo de E/S por meio de um
módulo de E/S;
Processador para E/S: o processador envia dados para o dispositivo de E/S;
E/S de ou para a memória: para esses dois casos, um módulo de E/S tem permissão para
trocar dados diretamente com a memória, sem passar pelo processador, usando o DMA.

3.5. Qual é o benefício de usar a arquitetura de barramento múltiplo em comparação

com uma arquitetura de barramento único?
Resposta: Com vários barramentos há menos dispositivos por barramentos. Isto reduz o
atraso de propagação, porque cada barramento pode ser mais curto e reduz a frequência com
que o controle do barramento passa de um dispositivo para outro, melhorando assim o
desempenho, e reduz os efeitos de gargalo no barramento.

3.6. Liste e defina resumidamente os grupos funcionais das linhas de sinal para o
barramento PCI.
Resposta:
Pinos do sistema: incluem os pinos de clock e reset;
 Pinos de endereços e de dados: incluem 32 linhas que são multiplexadas no tempo para
endereços e dados. As outras linhas nesse grupo são usadas para interpretar e validar as linhas
de sinal que carregam os endereços e dados;
Pinos de controle da interface: controlam a temporização de transações e oferecem
coordenação entre iniciadores e destinos;
Pinos de arbitração: diferente das outras linhas de sinal PCI, estas não são linhas
compartilhadas. Em vez disso, cada mestre PCI tem seu próprio par de linhas de arbitração
que a conectam diretamente ao arbitrador do barramento PCI;
Pinos de erros: usado para indicar erros de paridade e outros;
Pinos de interrupção: estes são disponíveis para dispositivos PCI que precisam gerar
solicitações de serviço (interrupções). Assim como os pinos de arbitração, estes não são
linhas compartilhadas. Em vez disso, cada dispositivo PCI tem sua própria linha ou linhas de
interrupção para um controlador de interrupção;
Pinos de suporte à cache: esses pinos são necessários para dar suporte a uma memória no PCI
que possa ser armazenada em uma memória cache do processador ou de outro dispositivo;
Pinos de extensão de barramento de 64 bits: incluem 32 linhas que são multiplexadas no
tempo para endereços e dados, e que são combinadas com linhas de endereço/dados
obrigatórios para formar um barramento de endereço/dados de 64 bits;
JTAg/pinos de testes: essas linhas de sinal admitem procedimentos de teste definidos no
padrão IEEE 1149.1.

3. Problemas
3.1. A máquina hipotética da Figura 3.4 também tem duas instruções de E/S:
0011 = Carregar AC de E/S
0011 = Armazenar AC em E/S
Nesses casos, o endereço de 12 bits identifica um dispositivo de E/S em particular.
Mostre a execução do programa (usando o formato da Figura 3.5) para o
programa a seguir:
1. Carregar AC do dispositivo 5.
2. Somar o conteúdo do local de memória 940.
3. Armazenar AC no dispositivo 6.
Suponha que o próximo valor apanhado do dispositivo 5 seja 3 e que o local 940
contenha o valor 2.
Resposta:
 3.2. Con
3.3. fgf
3.4. hj

3.5. Considere um microprocessador de 32 bits, com um barramento de dados de 16

bits, controlado por um clock de entrada de 8 MHz. Suponha que esse
microprocessador tenha um ciclo de barramento cuja duração mínima seja igual a
4 ciclos de clock. Qual é a taxa de transferência de dados máxima pelo barramento
que esse microprocessador pode sustentar, em bytes/s? Para aumentar seu
 desempenho, seria melhor tornar seu barramento de dados externo de 32 bits ou
dobrar a frequência de clock externa fornecida ao microprocessador? Informe
quaisquer outras suposições que você faça e explique. Dica: determine o número de
bytes que podem ser transferidos por ciclo de barramento.
Resposta:
2*106 ciclos de barramento.
Cada ciclo de barramento transfere 2 bytes, logo temos 2*106*2 = 4 MBytes/s.
Tanto tornar o barramento de dados externo de 32 bits ou dobrar a frequência de clock externa
fornecida ao microprocessador obterão os mesmos 8 MBytes/s, porém, a duplicação da
freqüência pode significar adotar uma nova tecnologia de fabricação de chips (assumindo que
todas as instruções irão ter o mesmo número de ciclos de relógio); dobrando o barramento
externo de dados significa um barramento de dados on-chip mais amplo (talvez mais novo)
drivers/travas e modificações na lógica de controle do barramento. No primeiro caso, a
velocidade dos chips de memória também será necessária duplicar para não retardar o
microprocessador, no segundo caso, o "comprimento de palavra" de memória terá de dobrar
para ser capaz de enviar ou receber dados de 32 bits.