2021 GlauberJesus
2021 GlauberJesus
2021 GlauberJesus
Como a derivada da potência é nula quando VREF é igual à VMP, é positiva quando
VREF está à esquerda do VMP e é negativa quando o VREF se encontra à direita de VMP,
pode-se utilizar os valores da condutância incremental e da condutância instantânea
para indicar a posição relativa de VREF em relação ao MPP, expresso nas equações 2.4,
2.5 e 2.6.
Patenteada em 2005 pela empresa SMA [6], a topologia H5 consiste num inversor
em ponte completa com um transistor extra adicionado entre a ponte de transistores
e o barramento CC, como demonstrado na figura 2.4. O transistor adicional é aberto
durante as passagens por zero da tensão do inversor, realizando neste momento o
isolamento entre o painel fotovoltaico e a rede elétrica. Esta característica faz com
que a topologia H5 seja também conhecida como topologia de desacoplamento CC
[5].
Neste inversor, o par de transistores S1 e S3 é chaveado com a frequência da rede
elétrica, enquanto o par de transistores S2 e S4 e o transistor S5 são chaveados em
alta frequência. A comutação dos transistores é realizada de forma que os
transistores do par superior não conduzam simultaneamente, com o transistor S1 em
condução contínua durante o semiciclo positivo da tensão da rede, e o transistor S3
em condução contínua durante o semiciclo negativo.
ICC < 0,5% IRMS ICC < 1% IRMS ICC < 0,5% IRMS
Porcentagem
4,0 2,0 1,5 0,6 0,3
(%)
Os harmônicos pares estão limitados a 25% do limite dos harmônicos ímpares.
3° a 9° <4% 2° a 8° <1%
Tempo de
0,16 0,20 0,20
desconexão (s)
Tabela 2.6 - Condições para reconexão após desligamento por condição anormal
IEEE 1547 IEC 61727 ABNT 16149
Faixa de tensão
88 < V < 110 85 < V < 110 80 < V < 110
(%)
Faixa de
59,3 < f < 60,5 fn-1 < f < fn+1 57,5 < f < 60.1
frequência (Hz)
Tempo mínimo de
0 180 20
espera (s)
D = tON / T (2.8)
VS *T - VO*(T-tON) = 0
VO = VS *T / (T-tON) = VS / (1-D)
3 Metodologia
O primeiro estágio do projeto consiste num conversor CC/CC do tipo BOOST, cujo
circuito simulado é apresentado na figura 3.5. Este conversor possui como principal
função a extração da máxima potência possível do arranjo fotovoltaico, utilizando-se
de um controle do tipo MPPT. Evidencia-se como diferença entre o circuito simulado
e o circuito apresentado na figura 2.14 do capítulo anterior a presença do capacitor
CPH na entrada do circuito. Este capacitor possui como objetivo a filtragem das
oscilações de alta frequência que entram no conversor boost por meio do arranjo
fotovoltaico.
Por fim, escolheu-se para o Cph um valor de 1uF. Este valor foi selecionado após a
verificação da resposta na simulação do BOOST para diferentes valores do capacitor
de entrada.
Os parâmetros do conversor BOOST são apresentados na tabela 3.2.
Tabela 3.2 - Parâmetros do conversor BOOST
Tensão no barramento CC 400V
Para o projeto do conversor boost, optou-se por utilizar uma malha de controle
composta apenas pelo algoritmo MPPT, apresentada na figura 3.6. O algoritmo MPPT
utilizado é do tipo perturba e observa, utilizando como variável perturbada o próprio
ciclo de trabalho do conversor. Para implementação do algoritmo, utilizou-se um
bloco C no PSIM, cujas entradas são a tensão e corrente medidas na saída do painel
fotovoltaico. A saída deste bloco é utilizada como referência na modulação PWM,
onde é comparada com uma onda dente de serra com amplitude de 1V e frequência
de 25 kHz.
O código do algoritmo implementado no bloco C do PSIM é apresentado nas
figuras 3.7 e 3.8. Escolheu-se para o algoritmo um intervalo de perturbação de
2.5ms, definido pela multiplicação do número de amostras contadas antes de uma
perturbação, selecionado como 10000, multiplicado pelo intervalo entre amostras
durante a simulação do software PSIM, escolhido em 250ns. Quanto ao valor da
perturbação no ciclo de trabalho, escolheu-se um delta de 0.025.
O segundo estágio do projeto consiste num inversor H5, cuja principal função é o
fornecimento da potência gerada pelo arranjo fotovoltaico à rede elétrica de 220V,
por meio da conversão de tensão contínua para alternada. O projeto do estágio de
inversão foi realizado considerando-se como parâmetros delimitadores as
especificações da norma ABNT 16149, referentes à qualidade de potência injetada na
rede, apresentadas na seção 2.3.1 da monografia.
Figura 3.9 - Circuito do Inversor H5.
O circuito inversor simulado é apresentado na figura 3.9. Nele, optou-se pelo uso
da topologia LCL para o filtro passa baixas de saída, devido ao seu melhor
desempenho na atenuação de harmônicos comparativamente aos filtros L e LC [10].
O bloco presente na entrada do circuito, na figura 3.9, é o primeiro estágio do
projeto, convertido em um subcircuito no PSIM.
Figura 3.11 - Comutação dos transistores do Inversor H5, com frequência de chaveamento
de 1 kHz
Como explicado na seção 2.2.1, na topologia H5 os transistores G1 e G3 conduzem
alternadamente, com o transistor G1 conduzindo durante o semiciclo positivo da
tensão da rede e o G3 durante o semiciclo negativo, apresentando sinal de controle
puramente quadrados, com a frequência da rede. Este padrão de comutação foi
obtido através da comparação do sinal de referência fornecido pela malha de
controle com zero, gerando sinal alto para o transistor G1 no intervalo em que a
referência é positiva e sinal baixo no intervalo em que é negativa. O sinal para
chaveamento do transistor G3 é o inverso do sinal G1.
Já o padrão de comutação dos transistores G2, G4 e G5 é obtido por meio da
comparação do sinal de referência com duas ondas triangulares, com frequência de
25 kHz, mas sinais trocados, com uma onda triangular variando entre 0 e 1 e a outra
variando entre 0 e -1, resultando num sinal de controle com modulação PWM. Para
a comutação do transistor G4, o sinal de referência é comparado com a onda
triangular positiva, gerando sinal alto no gate do transistor quando a referência é
maior que a triangular e baixo quando a referência é menor. No caso da comutação
do transistor G2, a referência é comparada com a onda triangular negativa, gerando
sinal alto quando a referência é menor que a triangular e sinal baixo quando a
referência é maior. O padrão de comutação do transistor G5 é igual ao do transistor
G4 no semiciclo positivo e igual ao do G2 no semiciclo negativo, sendo obtido pela
soma dos sinais de comutação destes dois transistores.
O valor máximo encontrado foi de 2.65uF, mas escolheu-se por utilizar um valor de
1.2uF para Cf, inferior ao calculado, conseguindo-se uma margem de segurança em
relação ao especificado na norma.
Obtido o capacitor, calculou-se o valor da indutância total do filtro de saída (Lt), por
meio da equação 3.6. A variável IRIPPLE na
equação 3.6 representa o ripple máximo
desejado na corrente do indutor durante as passagens por zero da corrente [10]. A
porcentagem escolhida foi de 10% do valor de pico da corrente nominal de saída,
sendo IRIPPLE calculado com a equação 3.5, em que a porcentagem escolhida é
representada pela variável “x”.
Calcula-se então os valores dos indutores por meio das equações 3.7 e 3.8, sendo
L1 o indutor do lado do inversor e L2 o indutor do lado da rede. Escolheu-se uma
relação entre os indutores, expressada por “b”, de 0.8.
Por fim, o resistor de atenuação do filtro foi calculado com a equação 3.10.
Ganho Ressonante do PR 2
Pela análise dos valores da tabela 4.1, é verificado que o inversor satisfaz as
condições de THD, fator de potência e corrente C.C na saída do inversor, pelos
critérios estabelecidos pela norma ABNT 16149. Este resultado valida o projeto do
inversor, indicando que tanto o filtro de saída quanto a malha de controle de
corrente do inversor foram bem dimensionados.
Por fim, a figura 4.4 apresenta a composição harmônica da corrente de saída,
obtida por meio da realização de uma FFT no PSIM. Pela análise do resultado da FFT,
verificou-se que nenhum harmônico provocou distorção superior aos limites
estabelecidos pela norma ABNT 16149, presentes na tabela 2.3, satisfazendo o
último dos critérios de qualidade utilizados como parâmetro para o projeto do
inversor.
D=0.00625
Variação com temperatura
[2]Calais, M.; Myrzik, J.; Spooner, T.; Agelidis, V.G. Inverters for single-phase grid
connected photovoltaic systems-an overview. In Proceedings of the 2002 IEEE 33rd Annual
Power Electronics Specialists Conference, Cairns, Australia, 23–27 June 2002; pp.
1995–2000.
[3]Mohammed Aslam Husain; Abu Tariq; Salman Hameed ; M. Saad Bin Arif;
Abhinandan Jain; Comparative assessment of maximum power point tracking procedures
for photovoltaic systems. Received 29 August 2016; revised 24 September 2016; accepted
2 November 2016 Available online 9 November 2016
[4]Ali Reza Reisi, Mohammad Hassan Moradi , Shahriar Jamasb. Classification and
comparison of maximum power point tracking techniques for photovoltaic system : A
review
[5]Suan, F.T.K.; Rahim, N.A.; Hew, W.P. Modeling, analysis and control of various types
of transformerless grid connected PV inverters. In Proceedings of the 2011 IEEE First
Conference on Clean Energy and Technology (CET), Kuala Lumpur, Malaysia, 27–29 June
2011; pp. 51–56.
[8]Figueira, Henrique Horst; Hey, Hélio Leães; Schuch, Luciano; Rech, Cassiano; Michels,
Leandro. Brazilian Grid-Connected Photovoltaic Inverters Standards: A Comparison with
IEC and IEEE.
[10] Study and Design of L-C-L Filter for Single-Phase Grid-Connected PV Inverter