上篇主要介绍了Fin的形成，接下来继续讲解。
20. NMOS Extension Implant
铺上PR和BARC，然后进行litho和etch，使NMOS区域暴漏出来，再进行砷离子注入，使fin的表面形成一层Extension Implant区域。
21. PMOS Extension Implant
同理在PMOS区域进行硼离子注入。
22. Extension Anneal
由于离子注入后晶格有损失，接下来进行快速热退火工艺，活化PMOS/NMOS Extension。
23. Nitride Spacer Deposition Etch
接下来deposit一层silicon Nitride，然后进行etch，生成一层nitride spacers，Fin的两侧形成的spacer不是我们想要的，不过没关系，后面会移除。
24. Nitride Spacer Morphology
Nitride Spacer形成后，我们可以看到dummy Gate Electrodes, Source, Drain区域的分布。
25. Hard Mask Deposition & Patterning
然后deposit一层SiCN做为Hard Mask，接着铺上BARC和PR进行曝光，目的是移除Fin。
26. Hard Mask Etch & PMOS Fin Removal
SiCN作为Hard Mask，PMOS fin以及spacer全部被etch 完。
27. SiGe Deposition & Hard Mask Removal
接着进行SiGe外延生长，由于SiGe只会在Silicon表面生长，所以只在PMOS的Source/Drain Fin区域形成，然后etch剩下的SiCN hard mask。
28. Hard Mask Deposition & Patterning
同理，deposit一层SiCN Hard Mask，coating BARC和PR，接着在NMOS区域进行曝光形成图案。
**NMOS区域有两种选择方案，一种是去除Fin上面的oxide后，外延生长Siliccon；另外一种是整体去除Fin，然后外延生长SiC，其目的都是增加载流子的迁移速率，下面分别介绍。
29. Hard Mask Etch & Oxide Strip
NMOS 区域进行Hard Mask etch，然后用HF去除Fin上面的oxide。
30. #1 Epitaxial Si Growth Hard Mask Strip
然后在Fin上外延生长一层Si，也就是只会在NMOS的source/drain上形成，接着把多余的SiCN Hard Mask 移除。
31. #2 NMOS Fin Removal & SiC Epitaxial Deposition
将NMOS Fin全部移除，然后在Source/Drain区域外延生长SiC。
32. SiCN Hard Mask Strip & Silicon Implant
移除SiCN Hard Mask层，然后进行Silicon Pre-Amprphization Imlant(PAI)，目的是形成一层均匀的，低电阻的silicide。
33. Oxide Strip & Al Salicide Implant
用HF移除Gate, Source, Drain上面的oxide，然后在PMOS区域进行离子注入Al，目的是降低SiGe表面的接触电阻。
34. Cold Titanium Deposition & Anneal
然后通过PVD的方式在表面形成一层Titanium，然后进行快速热退火，Titanium会在表面形成silicide。
35. Unreacted Titanium Strip
没有反应的Titanium位于spacer sidewall and STI上面，接着用湿法刻蚀的溶剂去除。
36. Oxide/Nitride Etch-Stop Laryer Deposition
wafer用P/SC1溶剂清洗，然后在表面形成一层Silicon dioxide和nitride Silicon，将作为contact etch的stop layer。
37. PMD Deposition and Polish-Back
然后deposit一层厚厚的PSG(Phospho-Silicate Glass)，这一层的作用是充当PMD(Pre-Metal-Dielectric)，然后用CPM抛光，dummy gate上面的Nitride spacers将被磨掉，露出里面的amorphous silicon。
38. Polysiliocn Gate Removal
然后通过etch将dummy gate里的amorphous silicon移除，etch会停留在Fin上面的Oxide ESL。
39. Oxide ESL Removal
然后通过etch移除Fin上面的oxide layer。
40. Bottom Interface Oxide Layer Growth
然后通过低温氧化反应在Fin表面形成一层oxide，称为BIL(bottom interface layer)，High-K电介质将会在上面生长。
中篇到此为止，最后一部分会讲High-K metal gate的形成以及contact制程。
长按 识别图中二维码即可关注
