| dbo:abstract
|
- iWarp was an experimental parallel supercomputer architecture developed as a joint project by Intel and Carnegie Mellon University. The project started in 1988, as a follow-up to CMU's previous WARP research project, in order to explore building an entire parallel-computing "node" in a single microprocessor, complete with memory and communications links. In this respect the iWarp is very similar to the INMOS transputer and nCUBE. Intel announced iWarp in 1989. The first iWarp prototype was delivered to Carnegie Mellon in summer of 1990, and in fall they received the first 64-cell production systems, followed by two more in 1991. With the creation of the Intel Supercomputing Systems Division in the summer of 1992, the iWarp was merged into the iPSC product line. Intel kept iWarp as a product but stopped actively marketing it. Each iWarp CPU included a 32-bit ALU with a 64-bit FPU running at 20 MHz. It was purely scalar and completed one instruction per cycle, so the performance was 20 MIPS or 20 megaflops for single precision and 10 MFLOPS for double. The communications were handled by a separate unit on the CPU that drove four serial channels at 40 MB/s, and included networking support in hardware that allowed for up to 20 virtual channels (similar to the system added to the INMOS T9000). iWarp processors were combined onto boards along with memory, but unlike other systems Intel chose the faster, but more expensive, static RAM for use on the iWarp. Boards typically included four CPUs and anywhere from 512 kB to 4 MB of SRAM. Another difference in the iWarp was that the systems were connected together as a n-by-m torus, instead of the more common hypercube. A typical system included 64 CPUs connected as an 8×8 torus, which could deliver 1.2 gigaflops peak. was the lead architect of the iWarp project. Steven McGeady (later an Intel Vice-President and witness in the Microsoft antitrust case) wrote an innovative development environment that allowed software to be written for the array before it was completed. Each node of the array was represented by a different Sun workstation on a LAN, with the iWarp's unique inter-node communication protocol simulated over sockets. Unlike the chip-level simulator, which could not simulate a multi-node array, and which ran very slowly, this environment allowed in-depth development of array software to begin. The production compiler for iWarp was a C and Fortran compiler based on the AT&T pcc compiler for UNIX, ported under contract for Intel by the Canadian firm HCR Corporation and then extensively modified and extended by Intel. (en)
- iWarpは、インテルとカーネギーメロン大学 (CMU) の共同プロジェクトとして開発された実験的な並列スーパーコンピュータである。プロジェクトは、CMUの研究プロジェクトの後継として、ひとつのマイクロプロセッサに並列計算に必要な機能(メモリと通信機能)を内蔵することを目標として1988年に始まった。そういう意味では、iWarpはトランスピュータやnCUBEに非常によく似ている。 インテルは1989年にiWarpシステムを製品として発表した。最初の試作品はカーネギーメロン大学に1990年夏に納入され、秋には64セルの製品版が、1991年には追加の2台が納入されている。1992年夏にはインテル内にスーパーコンピューティングシステム部門が創設され、iWarpは製品とマージされひとつのシリーズとされた。インテルはiWarpを製品として残したが、積極的なマーケティングはやめた。現在は製造されていない。 iWarpの各CPUは20MHzで動作し、32ビットALUと64ビットFPUを備えている。単純なパイプライン構造で1サイクルに1命令を実行するので、性能は 20MIPSである（浮動小数点は単精度で20MFLOPS、倍精度で10MFLOPS）。通信はチップ上の別ユニットで制御され、40MB/sの4本のシリアルチャネルを装備している。このチャネルはハードウェアで20本の仮想チャネルとして扱うことが可能(INMOS T9000 に追加された機能と類似)。 CPUは基板上にメモリと共に実装されるが、インテルは高速で高価なSRAMを使った。ひとつの基板には4つのCPUと512K～4Mバイトのメモリが実装される。 iWarpでは ハイパーキューブではなくN×Mのトーラス型のネットワークでノードを接続した。典型的なシステムでは64個のCPUが 8×8のトーラスを構成している。この構成で最高 1.2GFLOPSを記録している。 iWArpプロジェクトを指揮したアーキテクトはジョージ・コックスである。（後のマイクロソフト副社長で、反トラスト法違反の裁判で証人として出廷したことがある）は、iWarpが完成する以前から使用可能な革新的な開発環境を作った。これはノードに対応するサン・マイクロシステムズのワークステーションをLAN上で相互接続し、iWarpのノード間通信プロトコルをソケット上でシミュレートしたものである。チップレベルのシミュレータではないが、並列ソフトウェア開発のスタート地点としては役立った。 iWarp向けにはCとFORTRANのコンパイラが開発されている。まずAT&TのUNIX向け pcc コンパイラがインテルとの契約に基づいて移植され、その後インテルが独自に修正・拡張を施した。 (ja)
- iWarp è un computer sperimentale multiprocessore sviluppato dall'Intel e dalla . Il progetto venne avviato nel 1988 per esplorare la possibilità di realizzare una rete di calcolo dove ogni nodo è un singolo microprocessore completo di memoria e sistema di comunicazione. Il progetto iWarp è molto simile al progetto INMOS Transputer e nCUBE. Intel annunciò la realizzazione dei sistemi iWarp nel 1989. Il prototipo iWarp venne realizzato alla Carnegie Mellon nell'estate del 1990, il sistema era formato da 64 nodi e due altre macchine vennero realizzate nel 1991. Con la creazione della divisione Intel Supercomputer System nell'estate del 1992 il progetto iWarp venne fuso con la linea iPSC. iWarp venne mantenuto come prodotto ma Intel non lo presentò mai pubblicamente nel mercato. Ma molto tempo non si hanno notizie del prodotto e quindi lo si ritiene dismesso. Ogni nodo iWarp era formato da una CPU con ALU a 32 bit e FPU a 64 bit funzionanti a 20 MHz. La CPU era scalare e quindi in grado di eseguire un ciclo di calcolo per ciclo di clock e quindi poteva eseguire 20 milioni di istruzioni intere o in virgola mobile a singola precisione. Nel caso di istruzioni a virgola mobile a doppia precisione la CPU poteva eseguire 10 milioni di istruzioni. La comunicazione frai nodi era gestita da un'unità separata che collegava quattro nodi seriali a 40 MB/s per collegare 4 CPU e il sistema includeva un gestore di rete che permetteva la realizzazione di 20 reti virtuali se necessario (simile a quanto gestito dall'INMOS T9000). La CPU era inserita in una scheda con la memoria di sistema. Per realizzare il nodo Intel scelse la veloce ma costosa RAM statica. Un nodo includeva tipicamente 4 CPU e una memoria RAM compresa tra 512 kilobyte e 4 megabyte. Un'altra differenza del sistema iWarp era che il sistema era organizzato con una topologia a toro da n a m invece che il più classico ipercubo. Un tipico sistema a 64 CPU era collegato con 8 tori e era in grado di fornire 1.2 Gigaflops di velocità di picco. (it)
|
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 4628 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| dbp:wikiPageUsesTemplate
| |
| dcterms:subject
| |
| gold:hypernym
| |
| rdf:type
| |
| rdfs:comment
|
- iWarp was an experimental parallel supercomputer architecture developed as a joint project by Intel and Carnegie Mellon University. The project started in 1988, as a follow-up to CMU's previous WARP research project, in order to explore building an entire parallel-computing "node" in a single microprocessor, complete with memory and communications links. In this respect the iWarp is very similar to the INMOS transputer and nCUBE. (en)
- iWarp è un computer sperimentale multiprocessore sviluppato dall'Intel e dalla . Il progetto venne avviato nel 1988 per esplorare la possibilità di realizzare una rete di calcolo dove ogni nodo è un singolo microprocessore completo di memoria e sistema di comunicazione. Il progetto iWarp è molto simile al progetto INMOS Transputer e nCUBE. La CPU era inserita in una scheda con la memoria di sistema. Per realizzare il nodo Intel scelse la veloce ma costosa RAM statica. Un nodo includeva tipicamente 4 CPU e una memoria RAM compresa tra 512 kilobyte e 4 megabyte. (it)
- iWarpは、インテルとカーネギーメロン大学 (CMU) の共同プロジェクトとして開発された実験的な並列スーパーコンピュータである。プロジェクトは、CMUの研究プロジェクトの後継として、ひとつのマイクロプロセッサに並列計算に必要な機能(メモリと通信機能)を内蔵することを目標として1988年に始まった。そういう意味では、iWarpはトランスピュータやnCUBEに非常によく似ている。 インテルは1989年にiWarpシステムを製品として発表した。最初の試作品はカーネギーメロン大学に1990年夏に納入され、秋には64セルの製品版が、1991年には追加の2台が納入されている。1992年夏にはインテル内にスーパーコンピューティングシステム部門が創設され、iWarpは製品とマージされひとつのシリーズとされた。インテルはiWarpを製品として残したが、積極的なマーケティングはやめた。現在は製造されていない。 CPUは基板上にメモリと共に実装されるが、インテルは高速で高価なSRAMを使った。ひとつの基板には4つのCPUと512K～4Mバイトのメモリが実装される。 iWarpでは ハイパーキューブではなくN×Mのトーラス型のネットワークでノードを接続した。典型的なシステムでは64個のCPUが 8×8のトーラスを構成している。この構成で最高 1.2GFLOPSを記録している。 (ja)
|
| rdfs:label
|
- IWarp (en)
- IWarp (it)
- IWarp (ja)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is foaf:primaryTopic
of | |
