Abstract
The presented aging analysis flow is able to calculate the degraded circuit timing on gate level. It is the first approach considering the impact of the two dominant drift-related aging effects — NBTI and HCI. Our proposed aging-aware gate model, AgeGate, is very accurate. It provides the degraded output slope in addition to the degraded gate delay, and it calculates individual parameter degradations for all transistors of a logic gate.
Zusammenfassung
Die vorgestellte Analysemethode ist in der Lage die Degradation der Schaltungseigenschaften durch Alterung auf Gatterebene zu bestimmen. Es ist der erste Ansatz, der sowohl NBTI als auch HCI berücksichtigt — die beiden dominanten Alterungseffekte. Das vorgeschlagene Alterungsgattermodell, AgeGate, ist sehr genau, da es, zusätzlich zur degradierten Gatterlaufzeit, auch eine gealterte Ausgangsflankensteilheit liefert. Ausserdem berechnet es individuelle Parameterdriften für alle Transistoren eines Logikgatters.
© by Oldenbourg Wissenschaftsverlag, München, Germany
