Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 159 vistas

    TAREA 3 Carlos Daney Mancilla

    Cargado por

    cdmancilla
    Este documento presenta 6 ejercicios sobre circuitos secuenciales diseñados en VHDL. Los ejercicios incluyen el diseño de un flip-flop D, un registro de 8 bits, un flip-flop T, un contador ascendente módulo N, un contador descendente módulo M, y un contador ascendente/descendente módulo M. Para cada ejercicio se muestra el código VHDL, el diagrama de bloques y la simulación. El objetivo es analizar el comportamiento de estos circuitos secuenciales programados en VH

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    TAREA 3 Carlos Daney Mancilla

    Cargado por

    cdmancilla
    159 vistas15 páginas
    Este documento presenta 6 ejercicios sobre circuitos secuenciales diseñados en VHDL. Los ejercicios incluyen el diseño de un flip-flop D, un registro de 8 bits, un flip-flop T, un contador ascendente módulo N, un contador descendente módulo M, y un contador ascendente/descendente módulo M. Para cada ejercicio se muestra el código VHDL, el diagrama de bloques y la simulación. El objetivo es analizar el comportamiento de estos circuitos secuenciales programados en VH

    Descripción original:

    tyyvvvtyv

    Título original

    TAREA 3 Carlos Daney Mancilla (1)

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta 6 ejercicios sobre circuitos secuenciales diseñados en VHDL. Los ejercicios incluyen el diseño de un flip-flop D, un registro de 8 bits, un flip-flop T, un contador ascendente módulo N, un contador descendente módulo M, y un contador ascendente/descendente módulo M. Para cada ejercicio se muestra el código VHDL, el diagrama de bloques y la simulación. El objetivo es analizar el comportamiento de estos circuitos secuenciales programados en VH

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    159 vistas15 páginas

    TAREA 3 Carlos Daney Mancilla

    Cargado por

    cdmancilla
    Este documento presenta 6 ejercicios sobre circuitos secuenciales diseñados en VHDL. Los ejercicios incluyen el diseño de un flip-flop D, un registro de 8 bits, un flip-flop T, un contador ascendente módulo N, un contador descendente módulo M, y un contador ascendente/descendente módulo M. Para cada ejercicio se muestra el código VHDL, el diagrama de bloques y la simulación. El objetivo es analizar el comportamiento de estos circuitos secuenciales programados en VH

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 15

    UNIDAD 3 TAREA 3 - CIRCUITOS SECUENCIALES

    Presentado por:
    Carlos daney mancilla
    Código: 1059043984

    Tutor:
    SANDRA MILENA GARCIA

    UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD


    Abril 2019
    Cali valle del cauca
    INTRODUCCION
    En el presente trabajo se realiza la respectiva práctica de la tarea 3 unidad 3 circuitos
    secuenciales que corresponden a un circuito cuya salida depende de la combinación de entrada y
    también de la secuencia que tiene la historia de las entradas anteriores, es decir que en estos
    sistemas secuenciales los valores de las salidas no dependen solamente del valor que se le asigne
    a la entrada si no del historial es decir de los valores anteriores que haya tenido estas entradas.

    Dentro de estos sistemas secuenciales o circuitos secuenciales encontramos, registros,


    contadores, flip flop entre otros.

    Para esta actividad se pretende crear el código con el cual se programan estos nombrados
    anteriormente y analizar el comportamiento que este adquiere en el momento que este se ejecuta,
    comprende una totalidad de 6 ejercicios dentro de los cuales se evidencia a través de capturas de
    pantalla el código con el que se desarrolló, el RTL de vhdl y su simulación respectiva.

    Cada paso se logro con ayuda de video tutoriales y teoría externa para la correcta comprensión
    de dicha unidad.
    EJERCICIOS A RESOLVER.

    1. Diseñe un flip-flop tipo D, con reset activo en alto y enable activo en alto.
    a. Un pantallazo con la descripción en VHDL
    b. Un pantallazo con el RTL generado por VIVADO.
    Solución:
    2. Diseñe un registro de 8 bits con reset activo en alto.
    a. Un pantallazo con la descripción en VHDL
    b. Un pantallazo con el RTL generado por VIVADO.
    Solución:
    3. Diseñe un flip-flop tipo T con enable.
    a. Un diagrama de bloques.
    b. Un pantallazo con la descripción en VHDL
    c. Un pantallazo con el RTL generado por VIVADO.
    Solución:
    4. Diseñe un contador ascendente módulo N, donde N corresponde a su edad.

    a. Un diagrama de bloques diseñado por el estudiante.


    b. Un pantallazo con la descripción en VHDL
    c. Un pantallazo con la simulación, en el cual se evidencie el correcto funcionamiento del
    diseño.
    Solución:
    5. Diseñe un contador descendente módulo M, donde M es su edad. El diseño debe incluir:
    a. Un diagrama de bloques.
    b. Un pantallazo con la descripción en VHDL
    c. Un pantallazo con la simulación, en el cual se evidencie el correcto funcionamiento del
    diseño.
    Solución:
    6. Diseñe un contador ascendente/descendente módulo M, donde M es su edad. El diseño debe
    incluir:
    a. Un diagrama de bloques.
    b. Un pantallazo con la descripción en VHDL
    Un pantallazo con la simulación, en el cual se evidencie el correcto funcionamiento del diseño
    Solución:
    REFERENCIAS
    Fajardo, C. (2017, Mayo 5),Flip Flop D [Archivo de video]. Recuperado de
    https://youtu.be/Te45C2I_e5A
    Fajardo, C. (2017, Mayo 5),Registro 32 bits [Archivo de video].
    Recuperado de https://youtu.be/vTmBuR-JgvM
    Fajardo, C. (2017, Noviembre 11), Flip Flop Tipo T[Archivo de video]. Recuperado
    de https://youtu.be/AXON0YOgQvA
    Fajardo, C. (2016, diciembre 13), Contadores Digitales. [Archivo de video]. Recuperado
    de https://youtu.be/erxuOIX9Lmo
    Fajardo, C. (2017, julio 12), Diseño de un contador ascendente en VHDL. [Archivo de
    video]. Recuperado https://youtu.be/4SlLC3VoJSM
    Fajardo, C. (2017, julio 12), Diseño de un contador ascendente en VHDL. Archivo de
    simulación - Con señal CLK. Recuperado de https://drive.google.com/file/d/0B3Sb-
    Uwz907ETkxtS0xnRzZVQlU/view
    Fajardo, C. (2012, diciembre 21), Diseño de Registros y Contadores [Archivo de video].
    Recuperado de https://youtu.be/vTmBuR-JgvM

    También podría gustarte