CIRCUITOS INTEGRADOS CMOS

Historia

La tecnología CMOS fue desarrollada por Wanlass y Sah,2 de Fairchild Semiconductor, a principios
de los años 1960. Sin embargo, su introducción comercial se debe a RCA, con su famosa familia
lógica CD4000.

Posteriormente, la introducción de un búfer y mejoras en el proceso de oxidación local condujeron

a la introducción de la serie 4000B, de gran éxito debido a su bajo consumo (prácticamente cero,
en condiciones estáticas) y gran margen de alimentación (de 3 a 18 V).

RCA también fabricó LSI en esta tecnología, como su familia COSMAC de amplia aceptación en
determinados sectores, a pesar de ser un producto caro, debido a la mayor dificultad de
fabricación frente a dispositivos NMOS.

Pero su talón de Aquiles consistía en su reducida velocidad. Cuando se aumenta la frecuencia de

reloj, su consumo sube proporcionalmente, haciéndose mayor que el de otras tecnologías. Esto se
debe a dos factores:

 La capacidad MOS, intrínseca a los transistores MOS.

 La utilización de MOS de canal P, más lentos que los de canal N, por ser la movilidad de
los huecos menor que la de los electrones.

El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores, que
obliga a utilizar un mayor número de máscaras.

Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de la tecnología
CMOS, que sería sustituida por la novedosa I2L, entonces prometedora.

Esta fue la situación durante una década, para, en los ochenta, cambia el escenario rápidamente:

 Por un lado, las mejoras en los materiales, técnicas de litografía y fabricación, permitían
reducir el tamaño de los transistores, con lo que la capacidad MOS resultaba cada vez
menor.

 Por otro, la integración de dispositivos cada vez más complejos obligaba a la introducción
de un mayor número de máscaras para asegurar el aislamiento entre transistores, de
modo que no era más difícil la fabricación de CMOS que de NMOS.

En este momento empezó un eclosión de memorias CMOS, pitos de 256x4 bits de la 5101 a 2kx8
de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad como consumo reducido y velocidad
a sus contrapartidas NMOS. También los microprocesadores, NMOS hasta la fecha, comenzaron a
aparecer en versiones CMOS (80C85, 80C88, 65C02, etc.).

Y aparecieron nuevas familias lógicas, HC y HCT en competencia directa con la TTL-LS, dominadora
del sector digital hasta el momento.

Para entender la velocidad de estos nuevos CMOS, hay que considerar la arquitectura de los
circuitos NMOS:
  Uso de cargas activas. Esto es, un transistor se polariza con otros transistores y no con
resistencias debido al menor tamaño de aquellos. Además, el transistor MOS funciona
fácilmente como fuente de corriente constante. Entonces un inversor se hace conectando
el transistor inversor a la carga activa. Cuando se satura el transistor, drena toda la
corriente de la carga y el nivel da salida baja. Cuando se corta, la carga activa inyecta
corriente hasta que el nivel de salida sube. Y aquí está el compromiso: es deseable una
corriente pequeña porque reduce la necesidad de superficie en el silicio (transistores más
pequeños) y la disipación (menor consumo). Pero las transiciones de nivel bajo a nivel alto
se realizan porque la carga activa carga la capacidad MOS del siguiente transistor, además
de las capacidades parásitas que existan, por lo que una corriente elevada es mejor, pues
se cargan las capacidades rápidamente.

 Estructuras de almacenamiento dinámicas. La propia capacidad MOS se puede utilizar

para retener la información durante cortos periodos de tiempo. Este medio ahorra
transistores frente al biestable estático. Como la capacidad MOS es relativamente
pequeña, en esta aplicación hay que usar transistores grandes y corrientes reducidas, lo
que lleva a un dispositivo lento.

La tecnología CMOS mejora estos dos factores:

 Elimina la carga activa. La estructura complementaria hace que sólo se consuma corriente
en las transiciones, de modo que el transistor de canal P puede aportar la corriente
necesaria para cargar rápidamente las capacidades parásitas, con un transistor de canal N
más pequeño, de modo que la célula resulta más pequeña que su contrapartida en NMOS.

 En CMOS se suelen sustituir los registros dinámicos por estáticos, debido a que así se
puede bajar el reloj hasta cero y las reducidas dimensiones y bajo consumo de la celda
CMOS ya no hacen tan atractivos los registros dinámicos.

Por último, se suelen emplear transistores pequeños, poniendo una celda mayor para la interfaz
con las patillas, ya que las necesidades de corriente son mucho mayores en las líneas de salida del
chip.

La disminución del tamaño de los transistores y otras mejoras condujo a nuevas familias
CMOS: AC, ACT, ACQ, etc.

CMOS analógicosLos transistores MOS también se emplean en circuitos analógicos, debido a dos
características importantes, a saber.

Alta impedancia de entrada

La puerta de un transistor MOS viene a ser un pequeño condensador, por lo que no

existe corriente de polarización. Un transistor, para que pueda funcionar, necesita tensión de
polarización.

Baja resistencia de canal

Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del
transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega
a ser muy reducida.

Estas características posibilitan la fabricación de amplificadores operacionales "Rail-to-Rail", en los

que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También
es útil en el diseño de reguladores de tensión lineales y fuentes conmutadas.

CMOS y bipolar

Se emplean circuitos mixtos bipolar y CMOS tanto en circuitos analógicos como digitales, en un
intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología
BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta
impedancia de entrada y márgenes de tensión CMOS. En cuanto a las familias digitales, la idea es
cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando
transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que
uno MOS, por tensión.

La relevancia de estos inconvenientes es muy baja en el diseño microelectrónico actual.

Ventajas e inconvenientes del CMOS

Ventajas

La familia lógica tiene una serie de ventajas que la hacen superior a otras en la fabricación de
circuitos integrados digitales:

 El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los

transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo
experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados
lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o
lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se
encuentra en la región de corte en estado estacionario.

 Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o
degradación de señal debido a la impedancia del metal de interconexión.

 Los circuitos CMOS son sencillos de diseñar.

 La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de

integración muy altas a un precio mucho menor que otras tecnologías.

Inconvenientes

Algunos de los inconvenientes son los siguientes:

 Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son
empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es
comparativamente menor que la de otras familias lógicas.
  Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura
CMOS que entra en conducción cuando la salida supera la alimentación. Esto se produce
con relativa facilidad debido a la componente inductiva de la red de alimentación de los
circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de
alimentación que acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño
adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con espaciar
contactos de sustrato y pozos de difusión con suficiente regularidad, para asegurarse de
que está sólidamente conectado a masa o alimentación.

 Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a

ser comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos).

Problemas

Hay tres problemas principales relacionados con la tecnología CMOS, aunque no son exclusivos de
ella.

Sensibilidad a las cargas estáticas

Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito.
Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el
dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite
quitar la alimentación de un sólo dispositivo.

Latch-up[editar]

Artículo principal: Latch-up

Consiste en la existencia de un tiristor parásito en la estructura cmos que se dispara cuando la

salida supera la alimentación. Esto se produce con relativa facilidad cuando existen transitorios
por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o alimentación mal
desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentación, de
modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías se
anuncian como inmunes al latch-up.

Resistencia a la radiación

El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas

atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip CMOS puede dejar cargas a
su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el
dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en
silicio sobre aislante (SOI).

Referencias

1. ↑ «LA TECNOLOGÍA CMOS». Consultado el 7 de junio de 2019.

2. ↑ F. M. Wanlass; C.T. Sah (febrero de 1963). "Nanowatt Logic Using Field-Effect

Metal. Oxide Semiconductor Triodes", Solid-State Circuits Conference. Digest of
Technical Papers. 1963 IEEE International (en inglés) VI. pp. 32 y 33.
Características de la familia CMOS

Factor de carga

Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande
(10*12Ω) que casi no consume corriente de la fuente de señales, cada entrada CMOS representa
comúnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el número
de entradas CMOS que se pueden manejar con una sola salida CMOS. Así pues, el factor de carga
de CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de
carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de
carga disminuye. La salida CMOS tiene que cargar y descargar la combinación en paralelo de cada
capacitancia de entrada, de manera que el tiempo de conmutación de salida aumente en
proporción al número de cargas conducidas, cada carga CMOS aumenta el retardo en la
conducción de la propagación del circuito por 3 ns. Así podemos llegar a la conclusión de que el
factor de carga de CMOS depende del máximo retardo permisible en la propagación

Velocidad de conmutación

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente
grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada
estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de
una resistencia relativamente grande (100 k Ω). En el circuito CMOS, la resistencia de salida en el
estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k Ω o menor. Esto
permite una carga más rápida de la capacitancia de carga. Los valores de velocidad de
conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una a
compuerta NAND de la serie 4000 el tiempo de propagación es de 50 ns para VDD = 5 V y 25ns
para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias
más elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor disipación de
potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de
8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS.

Disipación de potencia

En la siguiente gráfica, podemos observar como la disipación de potencia en función de la

frecuencia de una compuerta TTL es constante dentro del rango de operación. En cambio, en la
compuerta CMOS depende de al frecuencia.

La disipación de potencia de un CI CMOS será muy baja mientras esté en una condición dc.
Desafortunadamente, PD siempre crecerá en proporción a la frecuencia en la cual los circuitos
cambian de estado. Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse
una corriente de carga con oscilación momentánea a la capacitancia de carga. Esta capacitancia
consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la
capacitancia de salida propia del dispositivo. Estas breves espigas de corriente son suministradas
por VDD y pueden tener una amplitud regular de 5 mA y una duración de 20 a 30 ns. Es obvio, que
cuando la frecuencia de conmutación aumente, habrá más de estas espigas de corriente por
segundo y el consumo de corriente promedio de VDD aumentará. De este modo, en frecuencias
más altas, CMOS comienza a perder algunas de sus ventajas sobre otras familias lógicas. Como
regla general, una compuerta CMOS tendrá el mismo PD en promedio que una compuerta 74LS en
frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situación es más compleja que la que
se expresa aquí y un diseñador lógico debe realizar un análisis detallado para determinar si el
CMOS tiene o no una ventaja en cuanto a la disipación de potencia en cierta frecuencia de
operación.

Voltaje de alimentación

Los circuitos bipolares TTL requieren una alimentación de ?? volts, tolerando sólo una pequeña
desviación. Los circuitos CMOS en cambio, permiten un rango de alimentación mayor, de +2 a +6
volts para las series HC y AC, y de +3 a +15 volts para las series 4000 y 74CXX. Sin embargo, existen
dos series CMOS, la HCT y la ACT, que han sido diseñadas para ser compatibles con los circuitos
TTL y por lo tanto requieren una alimentación de +5 volts.

Niveles de entrada

Cuando una entrada TTL está en estado L(bajo) , entrega corriente al circuito que le está
generando la Señal L (típicamente 0,25 mA para la serie LS). Esto debe ser considerado cuando se
alimentan compuertas TTL con otro tipo de circuitos. Contrariamente, en un circuito CMOS no
existe corriente de entrada. El umbral de entrada necesario en una compuerta TTL para provocar
un cambio en la salida es de alrededor de dos caídas de voltaje de un diodo (aproximadamente 0,3
volts). Sin embargo, en la mayor parte de las familias CMOS, este umbral es de alrededor de media
fuente de alimentación, con una dispersión considerable, típicamente de entre 1/3 y 2/3 de la
fuente de poder. Las familias HCT y ACT, compatibles con los TTL, han sido diseñadas para tener un
umbral de entrada bajo, similar a los TTL. Como vimos, esto se debe a que en los circuitos TTL la
salida H (alto) no llega a +5 volts. Las entradas CMOS son susceptibles a daño permanente
producto de la electricidad estática durante su manipulación. Las entradas no utilizadas deben ser
conectadas a H o L a según corresponda.

Diferencias entre las familias CMOS y TTL

Las diferencias más importantes entre ambas familias son: a) En la fabricación de los circuitos
integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnología
CMOS b) Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de
los transistores MOSFET. Además debido a su alta densidad de integración, los CMOS están
superando a los CI bipolares en el área de integración a gran escala, en LSI - memorias grandes, CI
de calculadora, microprocesadores-, así como VLSI. c) Los circuitos integrados CMOS es de menor
consumo de potencia que los TTL. d) Los CMOS son más lentos en cuanto a velocidad de operación
que los TTL. e) Los CMOS tienen una mayor inmunidad al ruido que los TTL. f) Los CMOS presenta
un mayor intervalo de voltaje y un factor de carga más elevado que los TTL. En resumen podemos
decir que: TTL: diseñada para una alta velocidad. CMOS: diseñada para un bajo consumo.
Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de
ambas: un bajo consumo y una alta velocidad. La familia lógica ECL se encuentra a caballo entre la
TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y el bajo
consumo de CMOS, pero en raras ocasiones es empleada.

Ventajas de CMOS sobre las TTL

La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a

expensas de la TTL, con la que compite directamente. El proceso de fabricación de CMOS es más
simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más
circuitos en un área determinada de sustrato y reduce el costo por función. La gran ventaja de los
CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de
baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de
una batería o con soporte en una batería. El inconveniente de la familia CMOS es que es más lenta
que la familia TTL, aunque la nueva serie CMOS de alta velocidad "HCMOS" (SERIES HC y HCT), que
vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y
disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.

Fuentes

 T. L. Floyd. "Fundamentos de Sistemas Digitales". Capítulo 15. Editorial Prentice Hall.

 T. Pollán. "Electrónica Digital". Colección de textos docentes. Publicaciones de la

Universidad de Zaragoza.

 Díaz Calvo, Julio. Electrónica Digital I. Editorial Pueblo y Educación. Ciudad de la

Habana. 1983

https://es.scribd.com/doc/184698421/Diseno-Digital-John-Wakerly