UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos.

INFORME Nº 4

UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS
ESCUELA DE INGENIERÍA ELECTRÓNICA

LABORATORIO DE MICRO-NANO SISTEMAS ELECTRÓNICOS

INFORME FINAL Nº 4

● PROFESOR: ALARCÓN MATTUTI, Rubén Virgilio

● ALUMNOS: BENITES MANRIQUE, Xiomara 19190180
OSCCO ESCOBAR, Diego 19190020
FRANCO CALDERÓN, Yossef 19190139
● TEMA: Familias lógicas para el diseño

Miércoles 19 de octubre del 2022

Ciudad Universitaria
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Informe Final de Laboratorio Nº 4

Síntesis Automática y Simulación del Layout

I. Resumen.

El presente documento tratará sobre el desarrollo del informe final de laboratorio 4 del curso de Micro-
Nano Sistemas Electrónicos. Se desarrollará el tema de Síntesis Automática y Simulación del Layout,
para qué es, cómo se aplica y para qué sirve, teniendo en cuenta las precauciones en el uso de los
materiales e instrumentos. Contaremos con las leyes fundamentales de la electricidad y electrónica
para usar como apoyo en el desarrollo de las actividades plateadas en la guía de laboratorio, así como
el manual del Software a usar. Se contará con esquemas, ilustraciones y tablas de datos esenciales
para el claro entendimiento del tema tratado. Por último, mencionar el uso del Software Microwind
y del simulador DSCH para las simulaciones requeridas, esto por la dificultad de acceder a los
laboratorios de la universidad.

Índice de términos: Microwind, sistemas electrónicos, transistores CMOS, layout.

II. Introducción

En este cuarto informe de laboratorio se dedica a la presentación de conceptos fundamentales en el

diseño de Transistores CMOS junto a la presentación de la síntesis automática y simulación del
layout. Esta experiencia se parte en base al uso del software Microwind y DSCH para la
representación de diseños, señales y funciones de los transistores; además, algunos conceptos básicos
sobre sistemas electrónicos, sus propiedades y cómo se justifica emplear el uso de los conceptos
teóricos de Micro-Nano Sistemas Electrónicos a la hora de expresar los datos experimentales.
Además, abordaremos el desarrollo de conceptos básicos del cálculo y su implementación digital
mediante el software Microwind y DSCH.

III. Objetivos

• Diseñar y evaluar Layouts diseñados en el software Microwind y DSCH a partir del informe
Nº3.

IV. Equipos y materiales.

• Software Microwind
• Software DSCH
• PC Windows 10 o superior
• Manual de diseño de componentes electrónicos

V. Desarrollo

A. De las siguientes preguntas del Laboratorio Nº3: Resolver como mínimo 4

(CUATRO) preguntas usando el programa DSCH y Microwind.

1. Diseñar la función dada usando el estilo CMOS dinámico. Use el Diagrama de Tiempos (*)
dado.

𝐹(𝑋1 , 𝑋2 , 𝑋3 ) = (𝑋1 𝑥𝑛𝑜𝑟 𝑋2 ) + 𝑋3

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Realizamos la tabla de verdad:

𝑿𝟏 𝑿𝟐 𝑿𝟑 𝑭
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Para la elaboración del diseño físico, necesitamos la función formada por el arreglo de N-MOS
representado por el negado de la función original, es decir:

𝐹(𝑋1 , 𝑋2 , 𝑋3 ) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑋1 𝑥𝑛𝑜𝑟 𝑋2 ) + 𝑋3

Desarrollando la función por el método del álgebra de Boole y los teoremas de Morgan:

𝐹(𝑋1 , 𝑋2 , 𝑋3 ) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑋1 𝑥𝑛𝑜𝑟 𝑋2 ) + 𝑋3 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑋1 𝑥𝑛𝑜𝑟 𝑋2 ). ̅̅̅
𝑋3 = (𝑋1 𝑥𝑜𝑟 𝑋2 ). ̅̅̅
𝑋3

𝐹(𝑋1 , 𝑋2 , 𝑋3 ) = (𝑋1 . ̅̅̅

𝑋2 + ̅̅̅
𝑋1 . 𝑋2 ). ̅̅̅
𝑋3 = 𝑿𝟏 . ̅̅̅̅
𝑿𝟐 . ̅̅̅̅
𝑿𝟑 + ̅̅̅̅
𝑿𝟏 . 𝑿𝟐 . ̅̅̅̅
𝑿𝟑

A partir de la función realizamos nuestro circuito de transistores:

Con nuestro circuito de transistores, podemos realizar el diseño físico en el software Microwind:
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Calculamos el área:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (57𝜆)(90𝜆) = (57𝑥0.125𝜇𝑚)(90𝑥0.125𝜇𝑚) = 80.15625𝜇𝑚2

Realizamos la simulación para corroborar su funcionamiento:

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

1 1 0 1 0 1 1 1

De esta manera verificamos el funcionamiento de nuestro Layout:

Por último, calculamos la frecuencia de operación:

1 1
𝑓= = = 45,4545𝐺𝐻𝑧
𝑇 22𝑝𝑠
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Software de DSCH:

Primero procedimos a armar nuestro circuito en el programa de DSCH tomando en cuenta en cuenta
nuestro circuito con transistores:

Lo guardamos en una extensión “.txt” y al abrirlo en nuestro software de Microwind obtuvimos:

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Calculamos el área:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (623𝜆)(260𝜆) = (161980)(0.125𝜇𝑚)2 = 2530.9𝜇𝑚2

Realizamos la simulación:

2. Diseñar F, usando el estilo DCVSL DINÁMICO. Use el Diagrama de Tiempos (*) dado.

𝐹(𝑋1 , 𝑋2 , 𝑋3 ) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑋1 + 𝑋2 ) 𝑥𝑛𝑜𝑟 𝑋3

3. Diseñar en cascada la función G mediante la función F, usando el estilo DINÁMICO CMOS

DOMINÓ. Use el diagrama de Tiempos (*) dado.

𝐺(𝑋1 , 𝑋2 , 𝑋3 ) = 𝐹 𝑥𝑛𝑜𝑟 𝑋3 , 𝐹(𝑋1 , 𝑋2 ) = 𝑋1 𝑜𝑟 𝑋2

4. En los circuitos mostrados, las dimensiones W/L se dan en micras. Hacer el layout mediante
su curva de transferencia, determinar los parámetros y explicar su significado para cada
circuito dado:𝑉𝐼𝐻 , 𝑉𝐼𝐿 , 𝑉𝑇 , 𝑉𝑂𝐻 , 𝑉𝑂𝐿 , 𝑉𝑀 .

Primero procederemos a definir los parámetros que se nos pidieron en ambos circuitos inversores:
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

• 𝑽𝑰𝑯 : Voltaje mínimo de entrada que representa un nivel lógico alto “1”.
• 𝑽𝑰𝑳 : Voltaje máximo de entrada que representa un nivel lógico bajo “0”.
• 𝑽𝑻 : Voltaje mínimo para que un transistor CMOS empiece a conducir.
• 𝑽𝑶𝑯 : Voltaje máximo de salida que representa un nivel lógico alto “1”.
• 𝑽𝑶𝑳 : Voltaje mínimo de salida que representa un nivel lógico bajo “0”.
• 𝑽𝑴 : Voltaje umbral de conmutación.

Ahora realizamos los Layout de cada figura:

Nuestro modelo en el LAYOUT para el inversor de la Fig.1 será:

Mediante el “.cir” se verifica el valor de su W y L:

* MOS devices
MN1 0 5 3 0 TN W= 0.88U L= 0.25U
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

MN2 3 1 1 0 TN W= 0.88U L= 0.25U

Calculamos el área del Layout:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (52𝜆)(21𝜆) = (52𝑥0.125𝜇𝑚)(21𝑥0.125𝜇𝑚) = 17.0625𝜇𝑚2

Observamos la curva de transferencia:

• La primera grafica nos muestra el rango de funcionamiento del transistor en la curva de

transferencia para el transistor PULL-DOWN o que nos da un 0 lógico.
• La primera grafica nos muestra el rango de funcionamiento del transistor en la curva de
transferencia del transistor de PULL-UP o que permite el 1 lógico.

Ahora observamos la gráfica 𝑉𝑜 𝑣𝑠 𝑉𝑖 :

𝑉𝑂𝐻 = 1.7

𝑉𝑂𝐿 = 0.40

𝑉𝐼𝐿 = 0.38 𝑉𝐼𝐻 = 1.99

Software de DSCH:

Primero procedimos a armar nuestro circuito en el programa de DSCH tomando en cuenta en cuenta
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

nuestro circuito con transistores:

Lo guardamos en una extensión “.txt” y al abrirlo en nuestro software de Microwind obtuvimos:

 UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Calculamos el área:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (200𝜆)(179𝜆) = (35800)(0.125𝜇𝑚)2 = 559.375𝜇𝑚2

Realizamos la simulación 𝑉𝑜 𝑣𝑠 𝑉𝑖 ::

𝑉𝑂𝐻 = 1.70

𝑉𝑂𝐿 = 0.35

𝑉𝐼𝐿 = 0.50

𝑉𝐼𝐻 = 1.95

Ahora observamos la señal del 𝑉𝑜 𝑦 𝑉𝑖 :

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Nuestro modelo en el LAYOUT para el inversor de la Fig.2 será:

Mediante el “.cir” se verifica el valor de su W y L:

* MOS devices
MN1 0 7 3 0 TN W= 0.88U L= 0.25U
MP1 1 7 3 2 TP W= 0.88U L= 0.25U

Calculamos el área del Layout:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (38𝜆)(37𝜆) = (38𝑥0.125𝜇𝑚)(37𝑥0.125𝜇𝑚) = 21.96875𝜇𝑚2

Observamos la curva de transferencia:

Ahora observamos la gráfica 𝑉𝑜 𝑣𝑠 𝑉𝑖 :

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

𝑉𝑂𝐻 = 1.76

𝑉𝑂𝐿 = 0.18

𝑉𝐼𝐿 = 0.88 𝑉𝐼𝐻 = 1.26

Software de DSCH:

Primero procedimos a armar nuestro circuito en el programa de DSCH tomando en cuenta en cuenta
nuestro circuito con transistores:
 UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Lo guardamos en una extensión “.txt” y al abrirlo en nuestro software de Microwind obtuvimos:

Calculamos el área:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (201𝜆)(179𝜆) = (35979)(0.125𝜇𝑚)2 = 562.172𝜇𝑚2

Realizamos la simulación:

𝑉𝑂𝐻 = 4.10

𝑉𝑂𝐿 = 0.59

𝑉𝐼𝐿 = 2.14 𝑉𝐼𝐻 = 3.14

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

5. Dado el layout simplificado (para completar): Hacer el LAYOUT manual (transistores de

dimensiones mínimas) y corroborar su función mediante simulación. Medir el ÁREA del
layout y hallar la frecuencia MÁXIMA de operación.

Realizamos el diagrama STICK:

A partir del diagrama STICK podemos dibujar el circuito esquemático:

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Observamos que las entradas se encuentran a los extremos, y que se tiene un inversor en la salida, por
lo que se trata de una lógica de puertas de paso.

Obtenemos la función lógica de salida a partir de los nodos del circuito esquemático:

𝐹(𝑆, 𝐼𝑛2 , 𝐼𝑛1 ) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

(𝐼𝑛2 𝑆̅ + 𝐼𝑛2 𝑆̅) + (𝐼𝑛1 𝑆 + 𝐼𝑛1 𝑆) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐼𝑛2 𝑆̅ + 𝐼𝑛1 𝑆

A partir de la función lógica realizamos su tabla de verdad:

𝑺 𝑰𝒏𝟐 𝑰𝒏𝟑𝟏 𝑭
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0

Generamos el circuito en dsch con las dimensiones mínimas:

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Cargando el .txt en microwind:

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Lo cual nos genera el siguiente diagrama de tiempos:

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Del cual podemos hallar la máxima frecuencia de operación:

1
𝑓= = 10𝐺ℎ𝑧
104𝑝𝑠

Calculamos el área de nuestro Layout:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (160𝜆)(220𝜆) = (160𝑥0.125𝜇𝑚)(220𝑥0.125𝜇𝑚) = 550𝜇𝑚2

6. Considerando el circuito mostrado de lógica puertas de paso (dos transistores MOS N y P

en paralelo), se pide:
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

a) Analizar y determinar la función lógica de salida Y(a,b) del circuito. Usando dicho
circuito diseñar la función lógica para 03 variables: Y (a,b,c).

Observamos que el circuito mostrado cumple con el funcionamiento de la función XOR:

̅+𝒂
𝐹(𝑎, 𝑏) = 𝑎 𝑥𝑜𝑟 𝑏 = 𝒂. 𝒃 ̅. 𝒃

Para realizar la función de 3 variables (a,b,c), podemos configurarlo de la siguiente manera:

Realizando nuestro esquema en un circuito de transistores:

Realizamos la tabla de verdad:

𝒂 𝒃 𝒄 𝑭
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

1 1 1 1

Layout mediante dsch:

Generando el layout en microwind:

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

El cual genera el siguiente diagrama de tiempo:

De la imagen anterior se puede apreciar que cumple con la tabla de verdad.

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

Frecuencia máxima de operación:

1
𝑓= = 11.1𝐺ℎ𝑧
90𝑝𝑠

Calculamos el área de nuestro Layout:

𝐴𝑙𝑎𝑦𝑜𝑢𝑡 = (345𝜆)(178𝜆) = (345𝑥0.125𝜇𝑚)(178𝑥0.125𝜇𝑚) = 960𝜇𝑚2

UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4
UNMSM. Laboratorio de Micro-Nano Sistemas Electrónicos. INFORME Nº 4

VI. Bibliografía

[1] W. Wolf, Modern VLSI Design.

[2] I. Jaramillo, Tendencias en diseño digital CMOS – VLSI.

[3] H. J. D. L. Santos, RF MEMS Circuit Design for Wireless Communications.

[4] A. R. &. J. Altet, Diseño de circuitos y sistemas integrados.

[5] D. A. Pucknell, Basic VLSI Design.

[6] J. P. Uyemura, CMOS Logic Circuit Design.

[7] A. G. Nassiopoulou, Microelectronics, Microsystems and Nanotechnology.

[8] Rabaey, Digital Integrated Circuits. A design perspective.