Curso práctico de

,...z ,...T. I ,,011

cea; _ ,"'/L- _ J ....
, _,01 Ll/f-/ I ru:
en
circuitos integrados y microprocesadores
Realizado y editado por El Curso prktlco de ELECTRO�ICA DIGITAL, circuitos Integrados y microprocesadores se publica en
fonna de 40 fascículos de aparición semanal, encuadernables en cinco volúmenes.

Cada fascfculo oonsta de 20 pjginas y 4 de cubiertas. 16 páginas están dcdicada.s al curso de ELECTROJ\.'ICA
DIGITAL. cisrcuitos integrados y microprocesadores que comprende 56 lecciones teóricas y numerosas ac1 ividadcs
prácticas con los pasos e instrucciones para ensamblar un comprobador lógico de seis módulos. Estas páginas son
Compañía Editorial Electrónica encuadernables en los volúmenes l. 2, 3 y 4.

Las cuatro páginas centrales de cada fascículo son encuadernables por separado en el volumen 5 y están dedicadas
Gerente general y comercial a la descripción detallada de 26 proyectos completos. Por esta razón, al encuadernar los volúmenes debe cuidarse
de desprender previamente las cuatro pjginas centrales de todos los fascículos y guardarlas hasta cuando se
William Rojas H. completen, con el fascículo 40, momento en el cual podrá encuadernar con ellas el volumen 5.

Con el fascículo que completa cada uno de los cinco volúmenes que conforman esta obra, se pondrán a la venia las
Director editorial tapas para su encuademacióo. Los volúmenes se conforman de la siguiente manera:
Felipe González G.
Volumen J\"11 l. Fascículos 1 al 10 - páginas 6 a 164
Volumen 1',"112. Fascículos 11 al 19 · páginas 165 a 324
Autor Volumen ::,., 3. Fascículos 20 al 28 - páginas 325 a 468
Volumen N9 4. Fascículos 29 al 40 - páginas 469 a 660
Felipe González G. Volumen N9 5. Libro de proyectos -páginas centrales 5 a 160

CEKIT S.A. garantiza la publicación de la IOU.lidad de la obra y de las lapas necesarias para su encuadernación y
Diagramación electrónica el servicio de números atrasados hasta un año después de terminada la circulación del último fascículo. También
Nubia Patricia Tamayo la calidad de los componentes y el correcto funcion.amiento de los proyectos.

© CEKIT S.A.1993 Pereira - DISTRIBUCION IKTERNACIO'."JAL Y NUMEROS ATRASADOS

Colombia. Prohibida su Distribuidor en Colombia: Distribuidor en Chile:
CEKITS.A. Editorial Andina S.A.
reproducción parcial o total por Compañía Editorial Electrónica Avenida El Golf 243
cualquier medio sin permiso Calle 22 N" 8-22 Pi.so 2 A.A. 194 Santiago 34 - Chile
Tels.352191-352194-356135 FAX 342615 Teléfonos: Mesa de entradas (562)231-7053
escrito del editor. Pereira - Colombia 232-5818 / 232·8825
Fax (562) 2328826
Distribuidores en Argentina: rncx 440221 EDAND CZ
ISBN (Obra comleta) 958-9108-27-X EDITORIAL VAI\IDADE.S S.A.
ISBN (Volumen 4) 958-9108-31-8 Pcrá 263, 3er.Piso ·1067 Distribuidor en Uruguay:
Capital Federal, Buenos Aires, Argentina Distribuidora Carcaga
ISBN (Fascículo 34) 958-9108-65-2 Teléfonos: 342-8946 / 5178 / 8643 Ccrrito 688
FAX: (541) 334-8053 Montevideo, República Oriental de Uruguay,
T¿Jex 17699 EDIVA AR Teléfonos: (59) 96· 1941 / 95-4940
IMPRESO POR Adherida a la Asociación de Editores de Revistas Fax: 96-1941
ANTARTICA S.A Télex 2391 GRAFIA S.A.
Editorial Vanidades S.A., Consejo ejecutivo:
Presidente: Julio Poblete Benett Distribuidor en Paraguay:
PRINTED IN CHILE Gerente General y editor: Carlos A. Magurno Selecciones SAC
Fulgcncio R.L. Moreno 270
IMPRESO EN CHILE Asunción, Paraguay
Capital Federal
12.11.93 Vaccarc, Sánchez y Oa S.A. Teléfonos: (59521) 441588 / 201863
Moreno N° 794. 9" Piso, Of. 207, C.P. 1091. Fax: 449639
Buenos Aires
Distribuidor en Bolivia:
Jnterlor Dismo Ltda,
Distribuidora Bertran S.A.C. Comercio 806
Santa Magdalena 1',"11 541, 1277 La Paz. Bolivia
Buenos Aires Teléfono:(5912) 353119
PROLOGO

Estimado lector :

Bienvenido de nuevo al extraordinario y fascinante mundo de la electrónica. CEKIT S.A., empresa líder en
la enseñanza y divulgación tecnológica, presenta su nueva obra: Curso práctico de Electrónica Digital y
Microprocesadores.
Como en nuestras anteriores obras, Tu futuro es la ELECTRONICA y el Curso de radio AM-FM, banda
ciudadana y radioafición, presentamos un curso con la metodología propia de CEKJT, escrito y organizado en
forma sencilla y muy didactica, con párrafos cortos y claros e ilustraciones que aclararan las ideas expuestas.
Este curso lo conducirá gradualmente por todo el campo de la electrónica digital, desde los principios
básicos hasta aplicaciones avanzadas y luego lo llevará al extraordinario campo de los microprocesadores.
Aprenderá que la electrónica digital y los microprocesadores no sólo son una ciencia fascinante sino también un
hobby y una profesión lucrativa.
Los contenidos del curso desarrollan las lecciones teóricas de esta rama de la electrónica, realizan una gran
cantidad de experimentos y proporcionan.toda la información para ensamblar varios proyectos completos, los
cuales darán la experiencia suficiente para desenvolverse con éxito en esta área, ya sea como aficionado o como
profesional.
La electrónica digital y los microprocesadores han sido una de las revoluciones tecnológicas de mayor im-
pacto en nuestra vida moderna y uno de los campos del conocimiento de más rápido crecimiento en las últimas
décadas. Basta mencionar los aparatos electrónicos que se utilizan ampliamente en la actualidad y que emplean
la tecnología digital: relojes digitales, calculadoras de bolsillo, equipos de sonido digitales, radios y televisores
con sintonía digital, computadores personales y otros. Los sistemas digitales y los microprocesadores están pre-
sentes en casi todos los circuitos
.
electrónicos modernos.
. ¡Bienvenidos a la electrónica del futuro, hoy !
Si su interés en la electrónica digital y los microprocesadores es por afición o de tipo profesional, este curso
es para usted. Está dirigido a estudiantes, profesores, aficionados, técnicos, ingenieros, investigadores y en ge-
neral a todas aquellas personas relacionadas de una u otra forma con la electrónica.
Qué aprenderá en este curso

A lo largo de este curso usted adquirirá, entre otras, las siguientes habilidades:
• Comprenderá cómo están estructurados los sistemas digitales y entenderá por qué las técnicas digitales es-
tán revolucionando el panorama actual de la electrónica y será consciente de sus ventajas y también de sus
limi raciones.
• Se familiarizará con los símbolos, términos y conceptos propios de la electrónica digital y con sus circui-
tos y aplicaciones más representativos. Experimentará con una gran variedad de circuitos integrados digita-
les y construirá muchos proyectos y kits prácticos cuya operación ha sido plenamente confirmada.
• Aprenderá a elaborar diagramas lógicos, a diseñar y sintetizar circuitos digitales, partiendo de necesidades
específicas y a resolver los problemas prácticos que se presenten durante su montaje. Aprenderá a utilizar
los tableros de conexiones sin soldadura (protoboards), a construir circuitos impresos, a soldar con
propiedad, a manejar instrumentos digitales y a reparar circuitos lógicos.
• Estará en capacidad de asimilar información más avanzada relacionada con temas de electrónica digital y
no encontrará mayores dificultades en comprender y realizar circuitos, técnicas y aplicaciones digitales
descritas en revistas, manuales, boletines y otras publicaciones especializadas.
• Estudiará la teoría básica de los computadores y de sus circuitos principales como son los microprocesado-
res y sus aplicaciones en el control automático de procesos físicos e industriales. Aprenderá qué es un pro-
grama y qué es el lenguaje de máquina que se utiliza para manejar los sistemas con microprocesadores.
También se estudiará el diseño, la conexión y la programación de interfaces con circuitos externos.
CEKff- Curso práctico de elcctránica digital 5
Cómo está estructurado este curso
El curso práctico de circuitos digitales y microprocesadores es un programa teórico-práctico en 56
lecciones el cual lo llevará progresivamente desde conocimientos básicos hasta los más avanzados, de ma-
nera amena y en un lenguaje sencillo y claro. Es fiel a la metodología de CEKIT: aprender haciendo.
La teoría y la práctica se conjugan de una manera armónica para garantizar un conocimiento
integral. Los aspectos prácticos de la electrónica digital y los microprocesadores están implícitos en cada
lección y adquieren una forma concreta a través de experimentos, circuitos de aplicación, actividades
prácticas y proyectos centrales. Estos tópicos se diferencian de sus objetivos así:
Los experimentos permiten verificar paso a paso un concepto o comprobar cómo trabaja un
componente digital específico en forma aislada, es decir, sin formar parte de un circuito de aplicación en
particular. Los experimentos refuerzan los conocimientos inmediatamente aprendidos.
Los circuitos de aplicación amplían la teoría básica desarrollada en cada lección presentando
aplicaciones típicas comprobadas de los circuitos descritos. Cada circuito está acompañado de una breve
explicación sobre su funcionamiento y utilización. Los experimentos y circuitos de aplicación están
directamente relacionados con el tema de cada lección .

Las actividades prácticas describen, paso a paso, la construcción de un comprobador lógico mo-
dular muy versátil, que usted mismo ensambla utilizando componentes comunes. En estas actividades
también se explican varios aspectos de interés general en la práctica electrónica, corno aprender a soldar,
a realizar circuitos impresos y a conocer componentes especiales, entre otros.

Los proyectos centrales suministran toda la información necesaria para construir circuitos digitales
y de microprocesadores como juegos, instrumentos de prueba y medida, circuitos de control, sinte-
tizadores de sonidos y otros. Estos proyectos son coleccionables en un tomo e incluyen fotografías,
diagrama, lista de materiales, circuito impreso, teoría de funcionamiento, instrucciones de ensamble, etc.
Las actividades prácticas y los proyectos centrales no están necesariamente relacionados con el te-
ma de cada lección. Las explicaciones suministradas en cada caso son suficientes para que usted pueda
armar un proyecto o ejecutar una actividad sin conocimientos previos.

Los experimentos, los proyectos, las actividades y las aplicaciones se han planeado cuidadosa-
mente, de manera que sean interesantes, útiles y ·relativamente sencillos de ejecutar. Los circuitos in-
tegrados y demás componentes utilizados son económicos y de fácil consecución.

El curso comienza con una introducción general al mundo de la electrónica digital y su impacto en la
vida moderna. Se destaca la importancia de los circuitos integrados en su evolución y se establece la
diferencia entre circuitos análogos y circuitos digitales hasta circuitos combinatorios y circuitos se- ..
cuenciales, las dos categorías fundamentales de circuitos digitales.

En las lecciones 1 y 2 se estudian los circuitos integrados digitales y se hace un estudio comparativo
muy completo de .las características de los circuitos integrados TTL y CMOS, las dos familias lógicas
más utilizadas en la actualidad. También se analiza el fenómeno de las descargas electrostáticas (ESD) en
los circuitos CMOS y su prevención. La lección 3 comprende el estudio de la lógica digital, la cual rige el
comportamiento de los circuitos digitales. Se definen conceptos como el de variable lógica, ecuación
lógica y tabla de verdad.

En las lecciones 4, 5 y 6 se estudian las compuertas digitales, los bloques constructivos básicos de
todo sistema digital. Se analizan compuertas básicas como la AND, la OR y la NOT y compuertas
derivadas de ellas como la NANO, la NOR, la OR exclusiva, las programables y otras. La lección 7 trata
el tema del diseño y análisis de circuitos digitales con compuertas. Se describen varios procedimientos y
técnicas, incluyendo recursos gráficos. Se hace especial énfasis en la utilización del método Booleano,
un sistema matemático muy simple empleado para expresar la operación de los circuitos lógicos digitales.

La lección 8 aborda el estudio de las interfaces lógicas y reales. Se describe la forma de hacer com-
patibles dispositivos digitales de diferentesfamilias y la manera de comunicar los circuitos digitales con
el mundo real y lograr que éstos controlen dispositivos corno motores, relés, etc.
6
 Las lecciones 9 a 12 abarcan el tema de los circuitos digitales combinatorios. Se analizan detalla-
damente circuitos combinatorios básicos como los codificadores, los decodificadores, los multiplexores
y los demultiplexores. En las lecciones 13 a 18 se estudian los circuitos generadores de pulsos, las
señales básicas de control y de sincronización de los circuitos digitales secuenciales. Se analizan
detalladamente los detectores de flancos, los multivibradores monostables, los generadores de señales de
reloj, los osciladores controlados por voltaje (VCOs) y los bucles de amarre de fase (PLLs) digitales.

Las lecciones 19 a 26 comprenden el análisis de los circuitos digitales secuenciales. Se estudian deta-
lladamente los cerrojos biestables o latches, los flip-flops, los registros de datos y de desplazamiento y
los contadores binarios y BCD. Las lecciones 27 a 30 abarcan el tema de los circuitos digitales que
realizan operaciones aritméticas con números binarios. Después de un repaso de la aritmética binaria, que
es muy simple, se analizan detalladamente los sumadores, los comparadores de magnitud, las unidades
aritmético-lógicas (ALUs), los multiplicadores binarios y otros circuitos aritméticos importantes.
En las lecciones 31 a 35 se estudian las memorias, los circuitos digitales especializados en el alma-
cenamiento de información. Se analizan detalladamente las memorias de lectura y escritura (RAMs), las
memorias de sólo lectura y sus variantes (ROMs, PROMs y EPROMs), los arreglos lógicos pro-
gramables (PLAs) y los generadores de caracteres.
Las lecciones 36 y 37 abarcan el análisis de los conversores digitales/análogos (D/A) y analógico-
digitales (A/D). Se describe la forma cómo los sistemas lógicos procesan digitalmente señales análogas
de voltaje y cómo convierten datos digitales en voltajes análogos equivalentes.

La lección 38 está dedicada al estudio de ciertos circuitos integrados digitales que realizan funciones
específicas en aparatos electrónicos de consumo como relojes digitales, instrumentos musicales,juegos,
sistemas de seguridad, sintetizadores de voz y sonido y otros.

La lección 39 está dedicada al tema de la instrumentación digital y su impacto. Se describe una gran
variedad de instrumentos de prueba y medida ampliamente utilizados en los talleres y laboratorios de
electrónica modernos. Se estudian, entre otros, el multímetro digital o DMM, el frecuencímetro, el
osciloscopio de almacenamiento (DSO) y el analizador lógico. La lección 40 es una introducción al tema
de la reparación de circuitos digitales. Se describen técnicas y métodos prácticos de detección de fallas y
se explica la forma de utilizar los instrumentos digitales especializados para propósitos de mantenimiento
y servicio de equipos digitales.

En las lecciones 41a 56 se trata el tema de los microprocesadores. Como sabemos, el gran avance de
la tecnología electrónica moderna tiene en los microprocesadores uno de sus principales desarrollos.
La lección 41 nos trae una introducción a los computadores con el fin de orientar al lector o estudiante
en este interesante tema. La lección 42 nos presenta al microcomputador desde el punto de vista de sus
bloques principales como partida para las lecciones siguientes.
En la lección 43 se estudia el concepto de bus que nos permite entender cómo se intercambia
información entre los diferentes bloques de un microcomputador. En las lecciones 44 a 47 se estudia qué
es un microprocesador en forma general, su estructura interna, qúe es un programa y se conoce
específicamente el microprocesador 8085, terna central de esta parte del curso.
En las lecciones 48 a 52 se trata el terna de la programación o instrucciones que se deben dar al
microprocesador para que realice las operaciones que deseamos. También se conoce qué son los puertos
de entrada y salida por donde se comunican datos o información a un sistema con microprocesador y
cuál es la estructura mínima para formar un microcomputador. En las lecciones 53 a 56 se estudian los
circuitos llamados interfases que comunican al sistema con el mundo externo.
Al final de la obra se suministra un cuestionario sobre electrónica digital y microprocesadores el cual
le permitirá conocer su grado de aprendizaje y le servirá también como repaso y referencia. Si desea
obtener un certificado de conocimientos, remita este cuestionario a CEKIT para su calificación. A vuelta
de correo le estaremos enviando su cuestionario corregido y el certificado correspondiente.

CEKIT SA.
CEK[[. Curso práctico de electrónica digital 7

;
 ····················· ...... ·:··:·;·:·:<·:;:;:;:.::··::.
Recomendaciones generales

jjjfí0,1f!ií�:i���:.·::;�:.���!i�·
,:;: :;:,:,:,:,:,:,:,:,:,:,::,:,:,:,:,:,:,:,:,:,:,:,:,: JU prendidd y'ii'$úñilado'las lecciones precedentes. Sea constante y, auioévfilúese c-' :, • ..,

:¡ : :@{IJJ¡i¡i¡}¡ f¡:(:é\/iP'J)eriódi���hté{lie'sugerimos integrar un grupo de estudio coil'péfwha� que

· ti:- comp�:.$JiJp.t�s en la electrómca. Así el aprendizaje será rn(s"aroeno'y

8
Introducción

El mundo de la electrónica digital

• La revolución en la electrónica En gran parte, todo este desarrollo ha sido

• Qué es la electrónica digital. Concepto de bit posible gracias al milagro de la microelectrónica.
• Circuitos análogos y circuitos digitales Esta tecnología le ha permitido al hombre fabricar,
• Actividades prácticas sobre diminutas pastillas de silicio llamadas chips o
circuitos integrados, sistemas completos que con-
La revolucián en la electrónica tienen miles de componentes electrónicos (figura
2). Los circuitos integrados se estudian en la lec-
La electrónica digital ha sido una de las revolu- ción l.
ciones tecnológicas más importantes y decisivas de
las últimas décadas. Su evolución vertiginosa ha
cambiado el ritmo de nuestro tiempo y representa el
liderazgo tecnológico de la vida moderna.
Los avances alcanzados en el campo de la elec-
trónica digital han permitido el desarrollo y la fabri-
cación masiva, a bajo costo, de calculadoras/de bol-
sillo, relojes digitales, computadores personales, ro-
bots, y toda una generación de aparatos y sistemas
inteligentes de uso doméstico, comercial, industrial,
automotriz, científico, médico, etc. (figura 1).

Pines
Presentaciones usuales
Aparatos electrónicos digitales

.,
�j
<•

�
Fig. 2 e-
?:
:':'>\
Calculadoras Computadores

En sus comienzos, la electrónica digital era una

ciencia exclusiva para ingenieros y unos pocos es-
a• EO :: pecialistas que la hacían misteriosa e impenetrable.
283 Por fortuna, las cosas cambiaron y la invención de
los circuitos integrados digitales la hizo accesible a
todo el mundo.

La electrónica digital tuvo un desarrollo i ncipi en-

te durante la era de los tubos de vacío. Después,
Relojes Robots
con la invención del transistor, se facilitó su pro-
greso y avance.
Pero, definitivamente, el gran salto se logró
cuando aparecieron los circuitos integrados y revo-
lucionaron el panorama tecnológico existente, rele-
gando los transistores a labores secundarias.
La introducción de los circuitos integrados hizo
Comurucacrones Instrumentos posible la miniaturización de los sistemas digitales,
Fig. 1 diversificó sus aplicaciones y masificó la produc-
,:,:,:,;y..� �·: ••• • ,:.. •. <;• ••

ción de aparatos con tecnología digital.

CEKII'- Curso práctico de electrónica digital 9
 Actualmente, la electrónica digital está en pleno En este caso, el nivel alto ó 1 lógico representa
desarrollo y los logros en este campo son cada vez la situación cuando se cierra el interruptor y se
más sorprendentes. Así mismo, la tendencia de los enciende la lámpara. (figura 3A). El nivel bajo ó O
fabricantes es obtener circuitos integrados más com- se presenta cuando el interruptor está abieno \' la
plejos, más pequeños, con menos consumo de ener- lámpara está apagada. (figura 3B ). �
gía y a un menor costo para el usuario.
En la realidad, los circuitos digitales no son más
La electrónica digital es muy importante para to- que una combinación de muchos interruptores, ex-
das las personas que están relacionadas de una u tremadamente rápidos, que se cierran o abren en un
otra forma con el mundo de la electrónica, ya sea co- momento dado, formando determinados patrones
mo hobby o como parte de su profesión o de su for- de unos (l's) y ceros (O's) que se utilizan para mu-
mación académica. chos propósitos dentro de los aparatos electrónicos.
Incluso los técnicos de productos tradicional- En los circuitos digitales prácticos, los estados
mente "análogos" como televisores, equipos de so- lógicos 1 y O corresponden a dos niveles o rangos
nido y de comunicaciones se encontrarán cada día de voltaje claramente definidos. La salida de un cir-
con más circuitos digitales en su trabajo diario. cuito digital asume únicamente uno de estos dos va-
lores en respuesta a una o más entradas que pueden
Conceptualmente, la electrónica digital es, en la estar indistintamente en alto o en bajo.
teoría y en la práctica, más sencilla que la electró-
nica análoga, como veremos a continuación. Esto El tema de los niveles lógicos de voltaje, tal co-
se debe a que los dispositivos digitales trabajan so- mo se interpreta en los circuitos digitales, se analiza
lamente en dos condiciones o estados, comportán- en detalle en la lección 1.
dose en forma similar a los suiches o interruptores.
En terminología digital, los niveles o estados ló-
Qué es la electrónica digital. Concepto de bit. gicos 1 y O se denominan bits. La palabra bit es una
contracción de binary digit (dígito binario). Todos
La electrónica digital puede definirse como la los sistemas digitales electrónicos manejan informa-
parte de la electrónica que estudia los dispositivos, ción en forma de bits, es decir, de l's y O's.
circuitos y sistemas digitales, binarios o lógicos.
Un bit 1 ó O puede representar la condición pren-
A diferencia de la electrónica lineal o análoga, dida o apagada de una lámpara, el estado cerrado o
que trabaja con señales que pueden adoptar una abierto de un interruptor, la presencia o ausencia de
amplia gama de valores de voltaje, los voltajes en un agujero en una tarjeta perforada, una marca o un
electrónica digital están restringidos a adoptar uno espacio en una comunicación telegráfica, el valor ( 1
de dos valores llamados niveles lógicos alto y bajo ó O) de un número binario, etc. (figura 4).
o estados 1 y O.
Generalmente, un nivel lógico alto ó 1, corres-
ponde a la presencia de voltaje y un nivel lógico
bajo ó O corresponde a la ausencia del mismo. Estados lógicos comunes
O Lámpara encendida 1
Para comprender mejor el concepto de sistema v
�\
..i t;,
digital tomemos como ejemplo un circuito eléctrico
simple formado por una batería, una lámpara y un �
interruptor (figura 3). I') 11 {\ \'

Circuito eléctrico digital simple

Interruptor cerrado .. 1 Interruptor abierto • O
..
�o Interruptor abierto
Interruptor cerrado

::·
;
e

1
0
,••,.,;;;,;';,;,; ,•,•,•,•,•,•,•,;,;.;,;,;,;,;.:,:,;.;,;,;,:•:•:•:•:•::;,:::,:,:;.:,:,.•."°•';N/. ;J
•www,,;.•,······....-.··�:-:-··.;.·,.·-:-:-:-:->.·�:.:,...:..
No hay voltaje Si hay voltaje fig. 4

10
 Circuitos análogos y circuitos digitales Esto se debe a que al girar la perilla lentamente
podemos obtener una variación continua en la ilu-
Los circuitos electrónicos en general se dividen minación, llevándola desde un valor mínimo hasta
en dos grandes categorías: circuitos análogos y cir- un valor máximo. Ejemplos de aparatos electróni-
cuitos digitales. Esta división se establece de acuer- cos análogos son los radios, los televisores, los
do con la forma como controlan las señales que cir- equipos de sonido y de comunicaciones.
culan por ellos.
Debido a su característica de adoptar solamente
Los circuitos análogos trabajan con una amplia uno de dos posibles valores, los circuitos digitales
variedad de señales que varían en forma continua se utilizan con éxito en aplicaciones donde se requie-
dentro de valores (figura 5A). Los circuitos análo- re precisión y confiabilidad.
gos se denominan también circuitos lineales.
Entre los principales aparatos digitales tenemos
relojes, calculadoras, computadoras e instrumentos
de medida. Estos sistemas entregan procesos y/o re-
Señal análoga vs digital ciben señales exactas, ya que una señal digital está
o no está y no admite posiciones intermedias.
Voltaje Voltaje
Alto Bajo En general, los circuitos digitales se caracterizan
5V 5V - por manejar información en forma de bits. Como sa-
bemos, un bit o dígito binario representa el estado o
condición (1 ó O, alto o bajo) de una señal digital.
ov '--------0 V .._.....__....__.__.,
Tiempo Tiempo �,·
El bit es la unidad básica de información de cual-
quier sistema digital, desde la más simple compuer-
(A)Análoga (8) Digital ta hasta el más sofisticado microcomputador.
Fig. 5

Un circuito digital puede tener una o más entra-

das y una o más salidas (figura 7). El nivel o estado
Los circuitos digitales o lógicos trabajan con lógico de cada salida depende del estado de celda
señales que pueden adoptar únicamente uno de dos una de las entradas y de la función específica para la
valores posibles (figura 5B). En un instante dado, que ha sido diseñado el circuito.
las entradas y-salidas de un circuito digital están en
alto o en bajo, pero no en un valor intermedio.
Utilizando otra vez el circuito de la figura 3 co- Circuito digital
mo ejemplo para aclarar estas ideas, podemos afir- ii·
mar que se trata de un sistema digital porque el in- 11·

terruptor sólo puede estar abierto o cerrado y la lám-

para sólo puede estar prendida o apagada. <I)

-
-o �¡
t
<I)
nJ <ll
"O
� Circuito - :E
Si en cambio remplazamos el interruptor por un e o "¡ij
'
regulador de luminosidad como se muestra en la fi- w digital (f)
�
o �
gura 6, este circuito deja de ser digital y se tras- o ":

forma en un circuito lineal o análogo.

Fig. 7 r-
<v;,-,.-x,.;-:-. ._,,,., .·- • .¡ ........ ·,.:,:,;••,,,:,•,:,:....... ',{>,,,:,•,:,:,:,,,;,:,:..:,...

Circuito eléctrico análogo simple

Tanto los circuitos análogos como los digitales
... se pueden implementaren la práctica mediante com-

�·
max min I Poca Mucha ponentes discretos o en forma integrada.
I luz luz
1 1
m@ Los circuitos de componentes discretos son los
constituídos de transistores, resistencias, diodos,
l
1
/ 1 <, condensadores y otros dispositivos individuales in-
terconectados sobre una tarjeta de circuito impreso
,o
(figura 8). En un circuito integrado, todos los com-
Fig. 6 f� ponentes se fabrican conjuntamente sobre una pas-
• '>'"". "·.··H··v·:,c·········· ·-.x· ·w:-...., .. x...... •·,:.y .·.. tilla de silicio o chip.
CEKTT· Curso práctico de electrónica digital 11
 Circuito de componentes discretos ACTIVIDADES PRACTICAS

En esta sección, entregaremos las instrucciones

para construir un comprobador lógico de circuitos
digitales compuesto por seis módulos.

Cada módulo está formado por un circuito im-

preso y varios componentes como resistencias, con-
densadores, diodos led, interruptores, potencióme-
tros, bases para circuitos integrados, y circuitos inte-
grados, entre otros. Su diseño está realizado de tal
forma que se puedan conectar directamente al pro-
toboard por medio de terminales sin alambres ex-
ternos.
Fig.8 Una vez construido cada módulo, se utilizará am-
...... .....!
pliamente para realizar los experimentos corres-
'

pondientes a las lecciones teóricas. Al terminar el

Independientemente de su construcción, discreta curso, estos módulos se pueden emplear como ins-
o integrada, la diferencia fundamental entre un cir- trumentos o herramientas de trabajo.
cuito análogo y uno digital radica en la forma como
cada uno utiliza o procesa la corriente eléctrica. Además de construir estos módulos, usted apren-
derá en estas actividades a soldar, a elaborar circui-
Mientras los circuitos análogos básicamente am- tos impresos, a conocer componentes electrónicos
plifican la corriente, los circuitos digitales simple- especiales y otros temas prácticos muy útiles para to-
mente la conmutan entre un valor y otro. Esto les das las personas que tienen la electrónica como es-
permite realizar funciones increíblemente comple- tudio, profesión o hobby.
jas, con toda confiabilidad, muy rápidamente y sin
costos altos. Los módulos del comprobador lógico son:

Muchos sistemas actuales son híbridos, esto es, Módulo l. 4 monitores lógicos. Permite visualizar
manejan simultáneamente señales análogas y se- simultáneamente la presencia de l's y O's en cuatro
ñales digitales y deben procesarlas tanto análoga co- puntos de un circuito digital. Cada monitor se pue-
mo digitalmente para obtener información de entra- de utilizar en forma independiente.
da y salida.
Módulo 2. 4 interruptores lógicos. Permite suminis-
Los sistemas híbridos más conocidos son los trar una combinación hasta de cuatro I's y O's a las
que se utilizan para el control de procesos in- entradas de un circuito digital. Cada interruptor se
dustriales, en los cuales se miden y controlan canti- puede utilizar en forma independiente.
dades análogas como la temperatura, la velocidad,
el tiempo, etc. Módulo 3. 1 pulsador lógico. Permite suministrar
manualmente un pulso libre de ruido a un circuito di-
Una vez obtenida esta información, que es aná- gital.
loga, se convierte en una información digital para fa-
cilitar su proceso mediante circuitos digitales como Módulo4. l temporizador programa ble. Permite su-
contadores, comparadores, microprocesadores, etc. ministrar automáticamente un pulso de duración de-
finida a cualquier circuito digital. Un pulso es una
Otros sistemas electrónicos muy populares ac- señal que permanece 1 ó en O durante un tiempo.
tualmente que trabajan con señales digitales y aná-
logas al mismo tiempo son los equipos de reproduc- Módulo S. 1 generador de pulsos digital. Permite
ción de discos por láser o "Compact Disc" que se suministrar automáticamente trenes de pulsos de va-
describen en la página de tecnología al final de la rias frecuencias a cualquier circuito digital. Un tren
lección 1. de pulsos es una secuencia alternada de 1 's y O's.
También en las videograbadoras y 'televisores Módulo 6. 1 decodificador de display con memoria
modernos se han incorporado técnicas y circuitos Permite visualizar y almacenar números del O al 9
digitales que permiten procesar imágenes y crear cuando recibe en sus entradas el código de l's y O's
efectos visuales y de video muy interesantes. correspondiente al número deseado.
12
Lección 01

Circuitos Integrados Digitales

Qué son los circuitos integrados La mayoría de los circuitos integrados digitales
• Tecnologías de fabricacián vienen en presentación tipo DIP (Dual In-line
• Breve historia Package) o de doble hilera. El pin N2 1 se identifica
• Escalas de integración mediante una ranura o un punto grabado en la parte
.• Cómo se fabrican los circuitos integrados superior de la cápsula. La enumeración de los pines
• Tendencias se realiza en sentido contrario al de las manecillas
del reloj. (figura 10).

Qué son los circuitos integrados

La principal razón para que los sistemas digita-
les hayan adquirido tanta popularidad y sean cada
vez más sofisticados, compactos y económicos ha
sido el alto grado de perfeccionamiento logrado en
el desarrollo en masa de circuitos integrados.

Prácticamente, todos los equipos digitales mo-

dernos se fabrican usando circuitos integrados.

Un circuito integrado o CI es aquel en el cual to-

dos los componentes, incluyendo transistores, dio-
dos, resistencias, condensadores y alambres de co-
nexión, se fabrican e interconectan completamente
sobre un chip o pastilla semiconductora de silicio. Las configuraciones mas comunes de los CI
digitales tipo DIP son las de 8, 14, 16, 24, 40 y 64
Una vez procesado, el chip se encierra en una pines.(figura 11). Estas dos últimas contienen gene-
cápsula plástica o de cerámica que contiene los pi- ralmentemicroprocesadores y otras funciones digita-
nes de conexión a los circuitos externos. les relativamente complejas.
Las cápsulas plásticas son más livianas pero las
cerámicas son más resistentes y pueden trabajar a
más altas temperaturas.

-------
Tipos de empaque DIP
Una pastilla típica (figura 9) tiene aproximada- 14 1312 11 10 9 8
mente de 2.5 a 6.5 mm de lado y 0.5 mm de espe- �.p

-------
sor. Los chips digitales más pequeños contienen � M8228
varios componentes sencillos como compuertas, in-
versores y flip-flops. Los más grandes contienen
circuitos y sistemas completos como contadores,
. DM74LS08N

memorias, microprocesadores, etc. 2 3 4 5 6 7

.....� :;... . .. ..x.

La cápsula trae impresa la información respecto

al fabricante, la referencia del dispositivo y la fecha
CEKif. Curso práaico de elec1r6nica digital 13
de fabricación. Cada fabricante de circuitos integra- Otros encapsulados para Cl'S
dos (National, Texas, Fairchild, Motorola, etc.) se
identifica mediante un logotipo distintivo (figura
12). La referencia (SN74LS73, CD4048B, etc.) de- i!!
signa específicamente al dispositivo.

Fabricantes de circuitos integrados

-"
�AM c8�
SamaunQ
T0.5 Plano
cmc-carrter Fig. 13
i¡¡
;,:
Advan....... M'icro Thomson Components Semiconductor, lnc
_.•,.,;.:','
Devices �
.. ANALOG
�
... DEVICfS SMT o de montaje superficial (figura 14). Los
Analog Devices Moto rota S,gnet,cs chips SMT son casi 4 veces más pequeños que los
DIP equivalentes y no requieren de perforaciones
para su instalación: se sueldan directamente a los
trazos de circuito impreso.
EXAR lntegrated
Natíonal Semiconductor Siliconix

,..
Systems
�AIRCHILD
A $(,o+..... oe,,.. C�,
NEC Circuitos integrados para montaje superficial

Fairchild NEC Electronics. lnc. Texas lnstruments

·�

nen= TRW

••
1
;\[
lntel RCA TRW Semiconductors :(

Zilog t
•o�on.
lntersil Rockwell lntemabonal Fig. 12 1 Fig. 14
............................·.··.··• . . .. . · ,·; .

El código de la fecha informa cuando fue manu- La miniaturización introducida por la tecnología
facturado el chip. Las dos primeras cifras indican el de montaje superficial o SMT (Surface-Mount
año y las dos últimas se refieren al mes o semana de Technology) es la que ha permitido, por ejemplo,
fabricación. Por ejemplo, "8307" significa la sépti- obtener calculadoras del tamaño de una tarjeta de
ma semana de 1983. crédito.

En la presentación tipo DIP, los pines de acceso Este tipo de encapsulado es cada vez más po-
están espaciados entre sí 2.5 mm. Para efectos de pular y en el futuro será uno de los más utilizado
montaje experimental los CI pueden insertarse en por la sencillez de su manufactura y otras ventajas,
un protoboard o tablero sin soldaduras. especialmente económicas.

Para los montajes definitivos en circuito impreso Tecnologías de fabricación

pueden estar soldados directamente al cobre o mon-
tados sobre una base o "socket". La utilización de Los circuitos integrados digitales se pueden cla-
bases simplifica la instalación durante el ensamble y sificar en dos grandes grupos de acuerdo al tipo de
el remplazo en caso de daño. transistores utilizados para implementar sus f un-
ciones internas de conmutación: bipolares y MOS.
Además del tipo DIP, existen otras presentacio-
nes comunes de los circuitos integrados digitales Los circuitos integrados bipolares se fabrican
como la cápsula metálica (T0-5), la plana y la "chip con transistores bipolares tipo NPN y PNP y los de
carrier" (figura 13). La T0-5, aunque es muy resis- tipo MOS utilizan MOSFETs (transistores de efecto
tente, está siendo remplazada en muchos casos por de campo de compuerta aislada).
empaques plásticos, que son más livianos.
Dentro de cada categoría, los fabricantes han de-
Actualmente se dispone de una gran variedad de sarrollado una amplia variedad de familias lógicas
circuitos integrados digitales que utilizan cápsulas de circuitos integrados tanto MOS como bipolares.
14
 Una familia lógica es un grupo de chips o mó- Dentro de la familia MOS, los circuitos más uti-
dulos funcionales, fabricados de acuerdo a la mis- lizados son los CMOS. Las tecnologías PMOS y
ma tecnología y eléctricamente compatibles, es decir NMOS se utilizan principalmente en la fabricación
se pueden interconectar directamente entre sí para de microprocesadores, memorias, calculadoras, etc.
configurar cualquier tipo de sistema digital.
Los circuitos integrados digitales TTL se carac-
Algunas veces es posible interconectar circuitos terizan por su bajo costo, su alta velocidad, sumo-
de dos familias diferentes adaptando los niveles de derada inmunidad al ruido y otros factores que ex-
voltaje entre ellos mediante interfaces apropiadas. pondremos más adelante.

Dependiendo de cómo se interconecten estos blo- La serie más popular de esta familia es la 74:XX,
ques lógicos, usted puede construir un computador, constituida por los chips cuya referencia comienza
una calculadora, un sintetizador de música, un mul- por 74 como el 7400, 7404, 7447, 74LS04,
tímetro digital, un contador de eventos, un sistema 74L93, 74S181, 74ALS1035, etc.
de control industrial y miles más de posibilidades,
limitadas únicamente por su imaginación. Los circuitos integrados CMOS se caracterizan,
entre otras cosas, por su amplio rango de voltajes
Las familias bipolares más conocidas son la de operación, su bajo consumo de corrriente y su
RTL (lógica de resistor a transistor), la DTL (lógica alta inmunidad al ruido.
de diodo a transistor), la TTL (lógica de transistor a
transistor), la ECL (lógica de emisor acoplado) y la Una de las series más populares de esta familia
I2L (lógica de inyección integrada). es la 40XXB, constituida por los chips cuya re-
ferencia comienza por 40 ó 45 y termina en B como
Las dos primeras familias son completamente 4017B, 40163B, 4522B, 4543B, etc.
obsoletas en la actualidad pero fueron muy popu-
lares en los inicios de la electrónica digital. Las familias lógicas TTL y CMOS se analizan
extensamente en la lección 2. La mayoría de expe-
Dentro de las familias bipolares, los circuitos rimentos, proyectos y aplicaciones de este curso
más utilizados son los TTL. La familia ECL se emplean circuitos integrados TIL y CMOS. Por
utiliza principalmente en aplicaciones de muy alta esta razón es importante que usted conozca sus ca-
frecuencia y la I2L en aplicaciones de control. Los racterísticas y restricciones y los aprenda a utilizar
dispositivos de esta última familia son generalmente eficientemente.
híbridos, es decir realizan operaciones análogas y
digitales en una misma pastilla. El cuadro de la figura 15 resume las dos grandes
familias (bipolar y MOS) de circuitos integrados di-
Las familias MOS más conocidas son la CMOS gitales y sus correspondientes subdivisiones.
(lógica de transistores MOSFET complementarios),
la PMOS (lógica de transistores MOSFET canal P) Breve historia
y la NMOS (lógica de transistores MOSFET canal
N). Los dispositivos de estas familias se caracteri- El primer circuito integrado digital conocido fue
zan por su bajo consumo de potencia y su alta ca- concebido por Jack Kilby de Texas Instruments en
pacidad de integración. 1959, más de una década después de la invención

Familias de circuitos integrados

TIL CMOS
r- -., r- -,
Series 74, 74S,
l1
RTL
1
l :1 DTL l1 ECL ¡2 L 74L, 74LS, 74H, NMO PMO
Series 40, 45,
74C, 74HC,
MOS
sos
L---.J L .J 74AS,74ALS 74HCT

MOS I SOS: MOS sobre sustrato de zafiro

Fig. 15 �

CEKTf- Curso práctico de electrónica digital 15

del transistor en los Laboratorios Bell (1947). Se La siguiente familia en aparecer (1962) fue la
trataba de un flip-flop desarrollado enteramente so- TTL, que utilizaba sólo transistores y era más rá-
bre un sustrato de germanio. pida que sus predecesoras. TIL es un acrónimo de
Transistor-Transistor Logic (lógica de transistor a
El flip-flop de Kilby contenía apenas 4 tran- transistor). Los primeros trabajos en TIL fueron
sistores, una cifra insignificante comparada con los realizados por James Buie de Pacific Semiconduc-
casi 1.000.000 (!Un millón¡) de transistores de un tors (ahora subsidiaria de TRW).
microprocesador moderno, como el 68030 de Moto-
rola o el 80486 de Intel. Con el tiempo se impuso en el mercado la serie
TIL 74XX, lanzada onginalmente por Texas Ins-
Veamos entonces, a grandes rasgos, cómo ha truments, la cual sigue siendo una de las más uti-
evolucionado la tecnología de los circuitos inte- lizadas y económicas. En la figura 18 se muestra el
grados desde sus comienzos hasta nuestros días. circuito de un dispositivo TTL típico.

La primera familia de circuitos integrados digi-

tales comercialmente disponible fue la serie 900 de
Fairchild Semiconductor, introducida en 1961. Los Circuito integrado TTL
chips de esta familia, denominada RTL, operaban a Ve
3.2 V y utilizaban internamente resistencias y tran-
sistores para realizar operaciones lógicas.
En la figura 16 se muestra el circuito interno de
un dispositivo RTL típico. RTL es un acrónimo de
Resistor-Transitor Logic (lógica de resistencia a
transistor).

Fig. 18
·*'

Mientras se desarrollaba la tecnología bipolar o

TIL, algunos fabricantes, especialmente RCA, con-
centraban sus esfuerzos en los transistores de efecto
R
de campo (FETs) y sus aplicaciones. En 1957,
John Wallmark de RCA patentó el FET.
En 1962, Steven Hofstein y Frederic Heiman,
.··· ... .·... ..
:,·.:,, :,:,,,;,,,:,.,.:,,,;.; .. ,:-.., también de RCA, desarrollaron el transistor MOS o
MOSFET (FET de compuerta aislada). A finales de
La familia RTL dio paso a otra familia de cir- este año, Hofstein y Heiman lograron fabricar el
cuitos integrados digitales construidos a base de dio- primer circuito integrado MOS, el cual contenía 16
dos y transistores. A esta nueva familia se le de- transistores MOSFET distribuidos sobre una pas-
nomino DTL, un acrónimo de Diode-Transistor tilla de silicio de 0.063 mm de lado.
Logic (lógica de dicxio a transistor). En la figura 17
se muestra el circuito de un dispositivo DTL típico. Para 1963, RCA ya producía chips que conte-
nían cientos de transistores MOSFET en una área
muy reducida. El desarrollo del transistor MOS y
su facilidad de integración permitió el surgimiento
Circuito integrado DTL de familias como la MOS de canal P (PMOS), la
MOS de canal N (NMOS) y la MOS complemen-
taria (CMOS), todas de gran aceptación.
Dentro de las familias CMOS se impuso con el
tiempo la serie 40XX, lanzada originalmente por la
� RCA, una de las más populares en la actualidad
�:::
junto con la serie 74CXX de National. En la fisura
Fig. 17 :¡ 19 se muestra el circuito interno de un dispositivo
.·:
.•.•.·,V'• CMOS típico .
16
 Circuito integrado CMOS Escalas de integración
01 De acuerdo a su complejidad, los circuitos inte-
+V
grados digitales se clasifican en 4 categorías básicas
01: MOSFET canal P llamadas SSI, MSI, LSI y VLSI. Esta clasificación
se fundamenta en la cantidad de compuertas utiliza-
das para implementar la función propia del chip. Co-
mo sabemos, las compuertas son los bloques cons-
Entrada tructivos básicos de todos los circuitos digitales.
SSI significa Small Scale Integration (integra-
02: MOSFET canal N ción en pequeña escala) y comprende los chips que
"="' Fig. 19 contienen menos de 13 compuertas. Ejemplos: com-
puertas y flip-flops. Los CI SSI se fabrican princi-
palmente empleando tecnologías TIL, CMOS y
A pesar de que los circuitos integrados MOS pro- ECL. Los primeros circuitos integrados eran SSI.
metían ser más simples de procesar, consumían me-
nos potencia y pemitían mayores niveles de integra- MSI significa Medium Scale Integration (integra-
ción que los bipolares, existían serios problemas en ción en mediana escala) y comprende los chips que
su fabricación, especialmente su extrema sensibi- contienen de 13 a lOOcompuertas. Ejemplos: codifi-
lidad a la electricidad estática (ESD). cadores, registros, contadores, multiplexores, deco-
dificadores, demultiplexores. Los CI MSI se fabri-
Además, los dispositivos MOS eran más lentos can empleando tecnologías TIL, CMOS y ECL.
que los bipolares y requerían diferentes fuentes de
alimentación. Debido a estos y otros inconvenien- LSI significa Large Scale Integration (integra-
tes, la tecnología MOS no tuvo mucha aceptación ción en alta escala) y comprende los chips que
en sus comienzos. contienen de 100 a 1000 compuertas. Ejemplos:
memorias, unidades aritméticas y lógicas (ALU's),
Durante la mayor parte de los años 60's, sólo microprocesadores de 8 y 16 bits. Los CI LSI se
dos compañías, General Microelectronics y General fabrican principalmente empleando tecnologías I2L,
Instruments producían chips MOS. Incluso RCA, NMOSyPMOS.
pionero de la tecnología MOS, desplazó la mayor
parte de su interés hacia la tecnología bipolar, que VLSI significa Very Large Scale lntegration
era económicamente más rentable. (integración en muy alta escala) y comprende los
chips que contienen más de 1000 compuertas.
Sin embargo, la tecnología MOS resurgió con Ejemplos: microprocesadores de 32 bits, microcon-
fuerza en 1967 cuando F airchild lanzó al mercado la troladores, sistemas de adquisición de datos. Los
primera memoria MOS (una ROM de 64 bits) y se CI VLSI se fabrican también empleando tecnologías
consolidó definitivamente en junio de 1971 con la I2L, NMOS Y PMOS.
introducción, por parte de Intel Corporation, del
primer microprocesador (el 4004, de 4 bits). Cómo se fabrican los circuitos integrados
Posteriores avances en los procesos de fabri- Prácticamente, todos los CI digitales disponibles
cación de los circuitos integrados aceleraron el cre- en la actualidad se fabrican a partir de pastillas de
cimiento de una industria ya en expansión. En silicio, aunque están apareciendo otras tecnologías
1972, Mostek Corporatión lanza la primera memo- como la basada en el arseniuro de galio (GaAs). El
ria de alta densidad (una RAM dinámica de 1024 procesamiento del silicio para obtener Cls o chips
bits) e Intel ofrece los primer microprocesadores de es relativamente complicado pero intentaremos des-
8 bits (el 8008 y el 8080). cribirlo de una forma sencilla.

En los años siguientes, otras industrias como El silicio utilizado para la fabricación de chips es
National Semiconductor, Rockwell, AMI, Signetics de una pureza del orden del !99.9999999%¡ y se
Western Digital, RCA, Motorola y Zilog producen produce químicamente a partir del bióxido de silicio
sus propios microprocesadores (1802, TMS 1000, (Si02), el principal constituyente de la arena. Una
6800, Z80, 8048, 8086, 28000, 68000, etc.). vez sintetizado, el silicio se funde en una atmósfera
inerte y se cristaliza en forma de barras cilíndricas
Para mediados de la década de los 70's, existían de hasta 10 cm de diámetro y 1 m de largo.
cerca de 40 microprocesadores diferentes en el
mercado. Actualmente, la cifra de microprocesado- Cada barra se corta en pastillas de 0.25 a 0.50
res disponibles es muy alta. mm de espesor y las superficies de estas últimas se
CEK.ff- Curso práctico de electrónica digital 17
pulen hasta quedar brillantes (figura 20). Dependien- una película muy delgada sobre la superficie de la
do de su tamaño, se obtienen varios cientos de cir- pastilla. La pastilla es entonces bombardeada con
cuitos idénticos (chips) sobre ambas superficies me- luz, mediante un proyector deslizante muy preciso
diante un proceso llamado planar, el mismo utili- llamado alineador óptico.
zado para producir transistores en masa.
El alineador posee un dispositivo muy pequeño
llamado máscara, que evita que la luz incida sobre
puntos específicos de la pastilla. Cuando la luz al-
Obtención de pastillas de silicio
canza un área determinada de la pastilla, elimina el
photoresist presente en esa zona. A este proceso se
le denominafotolitografla.
Mediante un proceso de revelado, el químico
(fósforo, arsénico o metal) se deposita en las regio-
nes descubiertas por la luz e ignora las encubiertas
por la máscara. Estas últimas zonas aún permane-
cen recubiertas de" photoresist ".
La precisión del alineador óptico determina qué
tan fino puede hacerse un rasgo. A comienzos de
los 70's, era difícil hacer transistores de menos de
Pastillas 10 micras de tamaño. Ahora, los transistores al-
Fig. 20 canzan tamaños inferiores a una micra. Esto per-
mite una alta densidad y mejora la velocidad de res-
puesta de los dispositivos.
Para fabricar un chip, las pastillas de silicio se
procesan primero para hacer transistores. Una pas- A continuación, la pastilla se calienta a altas tem-
tilla de silicio por sí misma es aislante y no conduce peraturas. Esto origina que el silicio no procesado
corriente. Los transistores se crean agregando im- de la superficie se convierta en óxido de silicio
purezas como fósforo o arsénico a determinadas re- (Siüi). El Si02 se esparce sobre la superficie de la
giones de la pastilla. Las conexiones se realizan a pastilla y forma sobre la misma una delgada pelí-
través de líneas metálicas. cula aislante de unas pocas micras de espesor.

El proceso de agregado de impurezas se denomi- De este modo se obtiene el primer nivel de meta-
na dopado. Los transistores y las líneas metálicas lización del chip. Para obtener una nueva capa de
de contacto se denominan rasgos. El dopado se rea- metalización, el SiOz se trata nuevamente con
liza por difusión a altas temperaturas, exponiendo la "photoresist" y se expone al alineador óptico, repi-
pastilla al vapor de las impurezas para que sus tiéndose el mismo procedimiento seguido con el sili-
átomos penetren selectivamente en el silicio. cio del primer nivel (figura 21).

Cada rasgo se forma sobre la pastilla rociando Las diferentes capas van creciendo una sobre
en las regiones seleccionadas un químico protector otra formando una estructura parecida a un sand-
sensible a la luz llamado photoresist, el cual forma wich, con el SiOz como el pan y el metal o el sili-

Proceso de manufactura de un circuito integrado

Photoresist

Oxido de silicio
1
Conexiones de aluminio
Pastilla de silicio
$i02

"
Photoresist removido

/,
Silicio dopado Fig. 21
• ,, ,..,.. ,;•,•,' v•,•!••,•,••'•',;,•,•. • •-'-.-'. '1·'.>.·.•.•'•'•,,•.,q•J:.::«.<.- ••• >·.<·:

18
 cío dopado como la salchicha (figura 22). Por Actividad práctica Nº 1
cuestiones prácticas, la mayoría de CI's no se hacen
con más de tres capas de metalización.
Construcción del módulo 1: 4 monitores lógicos.
Primera parte

Niveles de metalización En la figura A 1 se muestra el diagrama es-

quemático del módulo l. Cada monitor consiste de
Contactos
una resistencia de 1 Kn, un LED y una compuerta
Metal 2 Aislador (SIO 2) NANO conectada como inversor. Las 4 compuertas
NAND provienen de un circuito integrado CMOS
401 lB. Todos estos componentes se montan sobre
una tarjeta de circuito impreso.

..
1

j Metal 1
4 monitores lógicos
Sustrato de silicio
Fig. 22
..............,... . ·" ,,.,,:,.,,' "'"' ....:.. ,,. �......•..v; ·,:-.-.:,;,..,-)

Tendencias

Q
.9v
R 04
Los circuitos integrados no remplazaron los cir- 1

cuitos de componentes discretos de la noche a lama- IN4 U o 11

ñana. Los primeros chips eran frecuentemente más
A. B. c. O· C,ra.,to nte9<ado 4011 B
lentos y costosos y consumían más potencia que 01, 02, 03, 04 LE Os
sus contrapartes discretas a transistores. Esto creó Fig. A1
• .·:,;:,• . ... ... • :j: ·.·.,..,••;.,,�· '-!•'

cierta resistencia a la nueva tecnología.

;,,Y. , ')

Los circuitos integrados de hoy resultan ser mu- La tensión de alimentación (+V) se obtiene
cho más baratos y rápidos que hace dos décadas y del circuito bajo prueba. Cuando se aplica un bajo
se ha prestado particular atención al desarrollo de a la entrada de un monitor, el LED respectivo se
nuevos chips que consuman menos potencia que apaga, y cuando se aplica un alto o la entrada está
sus predecesores. Un ejemplo de esta búsqueda es al aire, el LED permanece iluminado.
el circuito integrado 7555, la versión CMOS del po-
pular CI 555 (figura 23). En la figura A2 se muestran el circuito im-
preso a tamaño natural y la guía de localización de
Los chips de baja potencia representan una de componentes del módulo 1. En las siguientes acti-
las más importantes tendencias en la tecnología de vidades (página 26) suministraremos las instruccio-
los circuitos integrados digitales modernos. En los nes de ensamble, paso a paso, de este módulo.
años venideros, los chips CMOS seguramente do-
minarán el mercado, desplazando a los TTL.

El circuito integrado 7555

o 1:- ,:
z
<., o i
..
Fig. 23 ::: Fig. A2

CEKfl'- Curso práctico de electrónica digital 19

 TECNOLOGIA
Aplicaciones modernas de la electrónica digital

El disco compacto o "compact disc" (CD) La información de música o sonido contenida en

un disco compacto se graba digitalmente en forma
Qué es un disco compacto de variaciones microscópicas de superficie, llama-
das pits y flats, utilizando una técnica conocida co-
El disco compacto o CD (figura A) es el sistema mo PCM o Modulación Codificada de Pulsos.
de grabación de sonido más popular en la actuali-
dad. La calidad del sonido suministrado por un dis- Una vez realizada la lectura, los pits o depre-
co compacto es superior a la de cualquier otro siste- siones son interpretados por la circuitería digital de
ma conocido (discos plásticos o LDs, casetes, reproducción como l's y los flats o elevaciones co-
cintas de carrete abierto, etc). mo O's.

Los primeros reproductores de discos com-

pactos fueron introducidos al mercado en 1983 por
las compañías Phíllips y Sony. En la figura C se
muestra e! aspecto de un reproductor de discos com-
pactos portátil moderno. Su aspecto es muy pareci-
do al de una grabadora convencional

Fig.A

Los discos compactos se graban por una cara,

proporcionan cerca de 74 minutos de audio y se
leen ópticamente, sin ningún tipo de contacto mecá-
nico, mediante un sistema de rayo láser. Esto pro-
F1g. C
porciona una extrema precisión, una ausencia total
de ruido y una larga vida útil. En la figura B se
resume el proceso de lectura de un disco compacto.
En la figura D se muestra el flujo de señales en
un reproductor de discos compactos típico. La ma-
yor parte del proceso tiene lugar en la sección "filtro
Lectura de un disco compacto digital". Este bloque procesa la señal digital casi
inmediatamente después de haber sido recibida del
Q ;1
Láser
disco.

11
"
!1 Bloques de un tocadiscos compacto
:: Fotodiodo
Espejo reflector � ----�
Señal Entrada digital CANAL IZQUIERDO
f � deaudio Filtro
,}' 1.., digital
<:::::>
Sistema -
de lentes n Demulti-
\, ,f Surcos plexaje
v"'
\I _...-Disco
compacto Salida análoga
CANAL DERECHO Fig O
Fig.8

20
Lección 02

Familias lógicas de circuitos

integrados

• Qué es una familia lágica El consumo de potencia mide la cantidad de co-

• Características generales de las familias lágicas rriente o de potencia que consume un circuito digital
• Niveles lágicos de voltaje en operación. El consumo de potencia es una consi-
• Circuitos integrados TTL deración importante en el diseño de sistemas opera-
• Familia TTL estándar dos por baterías.
• Características de los circuitos integrados TTL
• Otros circuitos integrados TTL La inmunidad al ruido mide la sensibilidad de un
• Circuitos integrados CMOS circuito digital al ruido electromagnético ambiental.
• Familia CMOS estándar La inmunidad al ruido es una consideración im-
• Características de los circuitos integrados CMOS portante en el diseño de sistemas que deben trabajar
• Otros circuitos integrados CMOS en ambientes ruidosos como automóviles, máqui-
• Comparacián de las familias lógicas nas, circuitos de control industrial, etc.
• El fenámeno de las descargas electrostáticas
• Actividad práctica N2 2 La confiabilidad mide el período útil de servicio
de un circuito digital, es decir, cuánto tiempo se es-
Qué es una familia lógica pera que trabaje sin fallar.

Como se dijo anteriormente, una familia lógica Niveles de voltaje y estados lógicos
es un grupo de dispositivos digitales que compar- En todos los circuitos digitales prácticos los es-
ten una tecnología común de fabricación y tienen
tados lógicos 1 y O se implementan con niveles de
estandarizadas sus características de entrada y de
salida; es decir, son compatibles entre sí. voltaje. Estos niveles tienen rangos muy definidos,
separados por una zona de valores inválidos como
se muestra en la figura 24.
Como consecuencia de la estandarización, la in-
terconexión entre dispositivos lógicos de una mis-
ma familia es particularmente sencilla y directa: no·
requiere de etapas adicionales de acoplamiento. Niveles de voltaje
Voltaje
En esta sección daremos un vistazo general a las
familias lógicas más comunes. Enfocaremos especí- V3
ficamente nuestra atención en la descripción de las
familias TTL y CMOS, por ser las más populares y
utilizadas. V2

Características generales de las familias lógicas

Todas las familias o tecnologías de fabricación
de circuitos integrados digitales se agrupan en dos
categorías generales: bipolares y MOS (figura 15).

Las características más importantes de un circui-

to integrado digital son su velocidad, su consumo
de potencia, su inmunidad al ruido y su confiabili-
dad. A continuación se definen estos términos, des- En esta figura, el nivel bajo válido es el rango de
de un punto de vista general. voltajes entre VO y VI, mientras que el nivel alto
válido es el rango de voltajes entre V2 y V3.
La velocidad mide la rapidez de respuesta de las
salidas de un circuito digital a cualquier cambio en Los voltajes superiores a V3 ó inferiores a VO
sus entradas. La velocidad es una consideración im- son generalmente dañinos para los dipositivos digi-
portante en el diseño de sistemas que deben realizar tales y deben evitarse. Generalmente, Vo correspon-
cálculos numéricos o en circuitos que trabajan con de a un nivel de O voltios y V3 al valor del voltaje
señales de alta frecuencia. de alimentación (5V, 9V, etc.).
CEKif- Curso práctico de electr6nica digital 21
 La zona de niveles inválidos entre Vt y V2 es 8xxx (8370, 8552, etc.) y 96xx (9601, 9615, etc).
crítica. En esta área, los circuitos digitales trabajan En este curso, trataremos con preferencia las series
en forma errática porque no saben qué hacer. Un 74xx y 74xxx que son las más utilizadas en los cir-
voltaje en ese rango puede ser interpretado como un cuitos modernos.
1 lógico o como un O lógico o no producir efecto al-
guno. Existe una gran cantidad de funciones lógicas
que se realizan con esta tecnología. Entre las princi-
Los niveles de voltaje en los circuitos integrados pales tenemos: compuertas, decodificadores, conta-
digitales varían de acuerdo con la familia lógica dores, flip-flops, sumadores, multiplexores y mu-
(TTL o CMOS) a la que pertenece el dispositivo. chas otras que iremos estudiando a medida que
avancemos en el curso.
FAMILIA LOGICA ITL
Características de los circuitos integrados ITL
La familia lógica TTL es quizás la más antigua y
común de todas lás familias lógicas de circuitos Las características más notables de los circuitos
integrados digitales. La mayor parte de los chips integrados de la familia TIL estándar son, a gran-
SSI y MSI se fabrican utilizando tecnología TTL. des rasgos, los siguientes:
Los circuitos integrados TIL implementan su Alta velocidad de operación. Pueden trabajar
lógica interna, exclusivamente, a base de transis- generalmente a frecuencias de 18 a 20 MHz y en al-
tores NPN y PNP, diodos y resistencias. gunos casos hasta 80 MHz. La velocidad de ope-
ración se expresa generalmente en términos del tiem-
La primera serie de dispositivos digitales TTL po o retardo de propagación del chip.
fue lanzada por la Texas Instruments en 1964. Los
chips TIL se usan en toda clase de aplicaciones digi- El tiempo o retardo de propagación de un cir-
tales, desde el más sencillo computador personal cuito digital es el tiempo que toma un cambio lógico
hasta el más sofisticado robot industrial. Los circui- en la entrada en propagarse a través del dispositivo
tos TIL son rápidos, versátiles y muy económicos. y producir un cambio lógico en la salida.
La familia TTL está disponible en dos versiones: Los tiempos de propagación en TTL son típica-
la serie 54 y la serie 74. La primera se destina a mente del orden de 2 a 30 nanosegundos por
aplicaciones militares y la segunda a aplicaciones in- compuerta.
dustriales y de propósito general. Los dispositivos
de la serie 54 tienen rangos de operación de tempera- Alta disipación de potencia. Es una desventaja
tura y voltaje más flexibles (desde -55 hasta 125°C asociada con la alta velocidad de operación. En
contra O a 70ºC de la serie 7 4 ). general, cuanto más rápido sea un circuito, más po-
tencia consume y viceversa. La mayoría de los cir-
La familia TTL o bipolar se divide en las siguien- cuitos TIL disipan, típicamente, de 1 a 25 miliva-
tes categorías o subfamilias básicas: tios por compuerta.
TTL estándar. Tensión de alimentación nominal de +SV. Los
TTL Schottky (S) circuitos TTL, en general, pueden operar con ten-
TTL de baja potencia (L) siones de CC entre 4.75 y 5.25 V pero el valor no-
TTL Schottky de baja potencia (LS) minal de la tensión de trabajo es +5 V.
TTL de alta velocidad (H)
TTL Schottky avanzada (AS) Por esta razón, los aparatos que incluyen cir-
TTL Schottky de baja potencia avanzada (ALS) cuitos integrados TTL se deben alimentar con una
fuente regulada de 5 voltios.
Otra familia bipolar muy popular es la ECL (ló-
gica de emisor acoplado). Los dispositivos de esta Niveles de voltaje de O a 0.8 V para el estado
familia se caractenzan por su rapidez, pero con- bajo y de 2.4 a 5.0 V para el estado alto. En ge-
sumen mucha potencia, son costosos y su ma- neral, los circuitos TTL interpretan cualquier voltaje
nufactura es relativamente compleja. Su uso se li- entre O y 0.8V como un cero (0) lógico o bajo y
mita a aplicaciones de muy alta velocidad. cualquier voltaje entre 2.4 y 5V como un uno (1)
lógico o alto.
Familia ITL estándar
El máximo voltaje positivo que puede aplicarse a
La familia TTL estándar comprende principal- una entrada TIL es +5.5V y el máximo negativo es -
mente los dispositivos que se designan como 74xx - 0.5V. Al excederse estos parámetros, los disposi-
(7400, 7447, etc). 74xxx (74123, 74193, etc.), tivos TIL generalmente se destruyen.
22
Abanicos de entrada (fan-in) y de salida (f'an-out) • TIL Schottky avanzada de baja potencia.
Comprende los dispositivos designados como
La familia TfL utiliza dos parámetros para deter- 74ALSxx y 74ALSxxx; por ejemplo: 74ALSOO,
minar cuántos dispositivos TTL se pueden conectar 74ALS73. Consumen la mitad de la potencia reque-
entre sí. Estos parámetros se denominan abanico de rida por los dispositivos LS equivalentes y son el
entrada (Jan in) y abanico de salida (Jan out). doble de rápidos.

El fan-in mide el efecto de carga que presenta • TTL Schottky avanzada. Comprende los dispo-
una entrada a una salida. Cada entrada de un circui- sitivos designados como 74ASxx y 74ASxxx; por
to TfL estándar se comporta como una fuente de ejemplo 74ASOO, 74AS73. Proporciona los más
corriente capaz de suministrar 1.8 mA. A este va- cortos tiempos de propagación que el estado actual
lor de corriente se le asigna un fan-in de l. de la tecnología bipolar puede ofrecer y su consumo
es intermedio entre TIL estándar y LS.
El fan-out mide la capacidad de una salida de ma-
nejar una o más entradas. Cada salida de un circuito LA FAMILIA LOGICA CMOS
TIL estándar se comporta como un disipador de co-
rriente capaz de aceptar hasta 18 mA, es decir de ma- La familia lógica CMOS es, junto con la TIL,
nejar hasta 10 entradas TIL estándares. Por tanto, una de las familias lógicas más populares. Utiliza
el fan-out de una salida TIL estándar es 10. transistores MOSFET complementarios (canal N y
canal P) como elementos básicos de conmutación.
Existen dispositivos TIL especiales llamados
buffers (separadores) y drivers (manejadores) que CMOS es una abreviación de Complementary
tienen fan-outs de 30, 50 e incluso 100. Se utilizan Metal Oxide Semiconductors (semiconductores
en aplicaciones donde una determinada línea de sali- complementarios de óxido metálico).
da debe manejar al mismo tiempo un gran número
de líneas de entrada. Los buffers y drivers se estu- Los circuitos integrados digitales fabricados me-
dian en detalle en las lecciones 6 y 8. diante tecnología CMOS se pueden agrupar en las
siguientes categorías o subfamilias básicas:
Otros circuitos integrados TTL
CMOS estándar.
Existen varias series o subfamilias TfL, además CMOS de alta velocidad (HC)
de la serie TIL estándar 7 4. Cada una de estas sub- CMOS compatible con TfL (HCI')
familias posee características propias que las hacen CMOS equivalente a TfL (C)
adecuadas para aplicaciones o necesidades muy es-
pecíficas. Las más conocidas son: Familia CMOS estándar
• TIL de baja potencia. Comprende los dispositivos La familia CMOS estándar comprende principal-
designados como 74Lxx y 74Lxxx; por ejemplo: mente los dispositivos que se designan como 40XX
74LOO, 74L04. Consumen 10 veces menos po- (4012, 4029, etc.) y 45XX (4528, 4553, etc.).
tencia que los dispositivos TTL estándares corres- Existen dos.series generales de dispositivos CMOS
pondientes pero son 4 veces más lentos. designadas A y "B
ti ti
ti.

• TTL de alta velocidad. Comprende los dispo- Los dispositivos de la serie tlA" se designan con
sitivos designados como 74Hxx y 74Hxxx; por el sufijo A (por ejemplo, 401 lA) o simplemente no
ejemplo: 74H05, 74H123. Consumen 2.5 veces lo traen (4011 = 401 lA). Todos los dispositivos de
más potencia que los dispositivos TIL estándares la serie "B" llevan el sufijo B (por ejemplo 4029B).
pero son 2 veces más rápidos.
La principal diferencia entre los dispositivos de
• TTL Schottky. Comprende los dispositivos las series A y B está en que los CMOS "B" con-
designados como 74Sxx y 74Sxxx; por ejemplo: tienen una circuitería interna de protección que redu-
74S181,74Sl l. Consumen 1.8 veces más potencia ce el riesgo de daño del dispositivo por el fenómeno
que los dispositivos TTL estándares pero son 4 ve- de descarga electrostática.
ces más rápidos.
De otro lado, los dispositivos CMOS "B" tienen
• TTL Schottky de baja potencia. Comprende los frecuencias de operación más altas, tiempos de pro-
dispositivos designados como 74LSxx y 74LSxxx pagación más cortos y mayor capacidad de salida
(74LS83,74LS221, etc). Consumen 5 veces menos (fan-out) que los dispositivos de la serie "A". En es-
potencia que los dispositivos TIL estándares y son te curso se trabaja con dispositivos de ambas series
igual de rápidos. Esta es la subfamilia más utilizada (40XX, 40XXB, 45XX y 45XXB) pero preferible-
entre todas las divisiones de la familia TIL. mente con los de la serie "B ".
CEKII'· Curso práctico de electrónica digital 23
Características de los circuitos integrados CJ.fOS Otros circuitos integrados CMOS

Las características más sobresalientes de las fa- Además de las series CMOS estándares 40 y 45
milias CMOS estándares 40 y 45 son, a grandes ras- existen varias subfamilias CMOS cada vez más im-
gos, las siguientes: portantes. Las más conocidas son:
Baja disipación de potencia. Es la ventaja más • CMOS equivalente a TTL. Comprende los
sobresaliente. En estado de reposo, una compuerta dispositivos designados como 74CXX y 74CXXX
CMOS típica consume alrededor de 10 nanovatios. (74C14, 74C164, etc). Son pin por pin y función
Este bajo consumo de potencia simplifica el diseño por función equivalentes a los dispositivos TTL co-
y el costo de la fuente de alimentación. rrespondientes (especialmente los de la serie 74L).
Por esta razón, los circuitos integrados CMOS Conservan todas las características comunes a
se utilizan extensamente en equipos operados por pi- los dispositivos CMOS estándares: baja disipación
las o baterías. de potencia, buena velocidad de operación, amplios
márgenes de voltaje, alta inmunidad al ruido, etc.
Buena velocidad de operación. Los circuitos
integrados CMOS son típicamente más lentos que Se espera que la 7 4C sea la serie CMOS están-
los TTL pero suficientemente rápidos para la mayo- dar del futuro. Es un 50% más rápida que las series
ría de las aplicaciones. Pueden operar a frecuencias 40 y 45, pero consume un 50% más de potencia.
hasta de 10 ·MHz y tienen tiempos de propagación
del orden de 10 a 50 nanosegundos por compuerta. • CMOS de alta velocidad. Comprende los dis-
positivos designados como 74HCxx y 74HCxxx
Amplios márgenes de tensión de alimentación. Los (74HC85, 74HC373, etc). Tienen las mismas carac-
dispositivos de la serie 40XXA pueden operar con terísticas de entrada y de alimentación de los dis-
tensiones entre + 3 y + 15 voltios y los de las serie positivos CMOS estándares y son pin por pin com-
40XXB con tensiones entre +3 y +18 voltios. La patibles con los dispositivos TTL LS correspon-
tensión de alimentación se designa como VDD. dientes (74LS85, 74LS373, etc.).
Algunos valores típicos para VDD son +5V y
+lOV. La serie 74HC ofrece velocidades de operación
comparables a los de la serie 7 4LS (TTL Schottky
Este amplio rango de alimentación permite uti- de baja potencia) y superiores a las de las series 40,
lizar fuentes de voltajes no reguladas. 45 y 74C.
Cuando se emplean circuitos TTL y CMOS en el En los demás aspectos, sus características son si-
mismo sistema, se utiliza generalmente una tensión milares a las de estas últimas. Siguen siendo sensi-
de alimentación de +5V. bles al daño por electricidad estática.
Cuando hay circuitos TTL y CMOS trabajando a • CMOS de alta velocidad con entradas TTL.
tensiones diferentes deben hacerse compatibles los Comprende los dispositivos designados como
niveles lógicos de ambas familias mediante circuitos 74HCTxx y 74HCTxxx (74HCTI4, 74HCT190,
apropiados de interface. El tema de las interfaces se etc.). Poseen las mismas características de los dispo-
trata en la lección 8. sitivos HC, excepto que sus entradas son compa-
tibles con los niveles lógicos de TTL. Tienen la mis-
Niveles de voltaje de O a 0.3 VDD, para el ma configuración de pines de los dispositivos TTL
estado bajo y de 0.7 Voo a Voo para el estado alto. Schottky de baja potencia o LS.
Por ejemplo, si se utiliza una tensión de alimen-
tación VDD de lOV, los dispositivos CMOS inter- Los dispositivos HCT constituyen la mejor alter-
pretarán un voltaje entre O y 3 voltios como un es- nativa de que se dispone actualmente para convertir,
tado lógico bajo ó O, y un voltaje entre 7 y 10 vol- total o parcialmente, sistemas basados en lógica
tios como un estado lógico alto ó l. TTL a lógica CMOS.
Alta inmunidad al ruido. Los circuitos CMOS COMPARACION DE LAS FAMILIAS LOGJCAS
son esencialmente inmunes al ruido electromagné-
tico (EMI) externo generado por aparatos eléctricos, Una tecnología ideal debería producir disposi-
líneas de trasmisión, descargas atmosféricas, etc. tivos con una velocidad de operación muy alta y un
consumo de potencia muy bajo. Como hemos vis-
Esta característica los hace excelentes en apli- to, ninguna de las tecnologías antes analizadas satis-
caciones industriales y automotrices, donde son co- face al mismo tiempo ambas condiciones porque las
munes los altos niveles de ruido. rápidas consumen más potencia y viceversa.
24
 Comparación de características de las familias lógicas
La más rápida Po
8. 25
...
······: 74H 0 Velocidad
� ns -
-o en
··;. 74S
74S La de mayor consumo [.g
·¡¡, ns
20
.. • Consumo de
potencia
de potencia
i5
.s 'ªe 15 ..
-¡-;
Et: 10
o e»
·: �?1��---·: 74
o.ns 5.E ·;: j4A�
. /.
: 74HC, 74HCT
5 ,,
'ga, 8 · j: j• j: · ·: j����j · · · · · · · ···;:.?�-(?· · · · · · · ··· · -��... �� ·,.•
74L
745 74 74C
o •: • 1' 1 1 1 1 1
174AS 74LI
_J e, td
. . ----TTL----
. .... . -CMOS
4 8 12 16 20 24 28 32
Tiempo promedio de retardo por corrpuerta (nanosegundos)
Fig. 25
.. ......... ....... . :".:::::::-:,;.:.....::.::·.·'..<<-.·.

En la figura 25 se comparan cualitativa y gráfica- La electricidad estática está siempre presente en

mente las familias TTL 74, 74L, 74H, 74S, 74LS, cualquier ambiente de trabajo. Se genera cada vez
74ALS y 74AS y las familias CMOS 40, 45, 74C, que se frotan dos materiales diferentes.
74HC y 74HCT, desde los puntos de vista de velo-
cidad y consumo de potencia. Cuando usted camina a través de una alfombra
en un día seco, usted genera un voltaje estático
Como puede verse, los dispositivos fabricados (créalo) de 35000 voltios (35 KV) y manipulando
con tecnología CMOS de alta velocidad (HC) son lo una bolsa plástica usted genera 20000 V (20 KV).
más próximo al ideal de familia lógica.
Un circuito integrado CMOS se destruye con
La tecnología HC proporciona el mejor compro- voltajes estáticos entre 250 y 3000 V y cuando us-
miso entre velocidad de operación y consumo de po- ted lo manipula inadecuadamente puede aplicarle
tencia de todas las tecnologías de fabricación decir- basta 6000 voltios de electricidad estática.
cuitos integrados digitales.
El efecto inmediato de una descarga electros-
Entre los dispositivos TTL, excluyendo los de tática de alto voltaje en un circuito integrado CMOS
las familias avanzadas, sobresalen por sus caracte- es la destrucción definitiva o el deterioro a corto o
rísticas de velocidad y consumo los fabricados con largo plazo de la capa de óxido aislante que separa
tecnología Schottky de baja potencia (LS). la compuerta del canal en sus transistores MOSFET
de entrada.
En el momento actual, la 7 4LS es la serie más
importante de la familia TTL y la más utilizada. El daño por descarga electrostática de los dispo-
sitivos CMOS puede ser controlado o incluso elimi-
EL FENOMENO DEI.AS DESCARGAS narse mediante el uso de una estrategia apropiada de
ELECTROSTATICAS EN CMOS prevención.
Todos los dispositivos CMOS son particular- La idea básica detrás de la mayoría de técnicas
mente susceptibles al daño por descarga electrostá- es mantener todos los pines del dispositivo al mis-
tica (ESO) entre cualquier par de pines. mo potencial, para evitar que se desarrollen voltajes
estáticos excesivos entre ellos.
La electrostática o electricidad estática consiste
en la creación, consciente o inconsciente, de altos Otros métodos son puro sentido común: un dis-
voltajes en la superficie de un material aislante por positivo CMOS no debe manipularse más de lo ne-
efecto de fricción o frotamiento. cesario. Esto es aplicable también a dispositivos
TTL Schottky y en general a cualquier circuito inte-
Esta sensibilidad a la carga estática se debe a la grado.
extremadamente alta impedancia de entrada que
caracteriza a los transistores MOS. Los dispositivos CMOS vienen generalmente
empacados en contenedores que sirven para reducir
Esta alta impedancia permite que se desarrollen el nesgo de daño por descarga electrostática y man-
fácilmente voltajes prohibitivos, capaces de destruir tienen todos los pines al mismo potencial. Los con-
la delgada capa de óxido aislante que separa la tenedores más comunes (espumas y fundas antiestá-
compuerta del canal en estos dispositivos. ticas) se ilustran en la figura 26.
CEKIT- Curso práctico de electrónica digital 25
 Contenedores antiestáticos ACTIVID,\U PRACTICA J\!! 2

,·: Construcción del módulo l. Parte 2

En esta actividad instalaremos la resistencia Rt
y el LED Di del módulo l. Localice estos com-
ponentes en el diagrama esquemático de la figura
Funda antiestática Al.
La función del LED D 1 es visualizar el estado ló-
. ,' , , gico (1 6 O) de la señal aplicada a la entrada INl. La
función de Ri es evitar que la entrada del inversor
� CMOS A quede al aire o flotante cuando no se apli-
ca ninguna señal de entrada. Sin esta resistencia, el
circuito integrado 401 lB quedaría fácilmente ex-
Papel aluminio Espuma conductora puesto a descargas electrostáticas.
Fig. 26
.; :-.: • ,: ,: •,:,,,:,:,:,, ,,,,:,:,:,:,;,1,�,:·:·:·:·:····· • ·"- ,,,:,:,•,...·.·:·:·:·:·:
Componentes y herramientas necesarios
1 diodo emisor de luz (LED). Dl
Es prudente conservar los dispositivos CMOS 1 resistencia de 1 xn, Rl
en sus contenedores ori�inales hasta que sea tiempo 1 circuito impreso CEKIT ED-1. PCl
de utilizarlos en el circuito de aplicación. 1 cautín de baja potencia (15 a 35 W).
1 cortafríos o pinza de corte
Cuando se manipulan dispositivos CMOS puede 1 pinza de puntas planas
ser necesario adoptar precauciones extras para pre- Soldadura de estaño 60/40 (60% de estaño, 40% de
venir descargas estáticas. Se recomienda, por ejem- plomo)
plo, que el usuario y la superficie de trabajo estén
puestos a tierra; esta última a través de una alta Procedimiento
resistencia (2 a 10 Mil).
Tome el LED Dl y la resistencia Rl. Instale y
Otro método es incrementar la humedad relativa suelde estos componentes en la tarjeta de circuito
del sitio de trabajo. Las herramientas también debe- impreso ED-1, como se muestra en la figura A3.
rán estar preferiblemente puestas a tierra.
Las tarjetas de circuito impreso y en general los
productos terminados que contienen dispositivos
CMOS deberán ser manipulados de la misma forma ED-MODUL01
que los circuitos integrados individuales y alma-
cenarse en espumas o bolsas anti.estáticas.
En resumen, existen tres reglas básicas para uti- •.v .
lizar circuitos integrados CMOS y prevenir su daño [!El�IT
por electricidad estática:
l. Conserve el circuito integrado en su contenedor Fig A3
original hasta que sea insertado en el circuito de
utilización.
Monte primero la resistencia Rl de lKíl. Este
2. Conecte todas las entradas no utilizadas a un ni- dispositivo se identifica por el código de colores
vel estable; esto es, enviélas al positivo o al nega- "café, negro, rojo, dorado" sobre su cuerpo. Des-
tivo de la fuente, dependiendo del circuito. No las pués de soldar corte el alambre excedente.
deje flotantes.
Instale a continuación el LED D 1. Antes de sol-
3. Revise cuidadosamente la polaridad de la fuente dar, asegúrese de que este dispositivo quede correc-
de alimentación. El positivo debe ir al terminal iden- tamente orientado. Identifique el cátodo por la mar-
tificado como VDD o VCC y el negativo o tierra al ca en forma de bisel de la cápsula o por su longitud.
terminal identificado como Vss o GND en el ma- El cátodo es el terminal más corto. Deje unos 5 mm
nual del fabricante o en las especificaciones. de altura entre la superficie de la tarjeta y el LED.
26
Lección 03

Lógica digital

• lntroduccián riamente que estar relacionada con las nociones de

verdad y falsedad que manejamos en el mundo real.
• Qué es la lógica Sólo indican la validez o invalidez de un juicio den-
• Lógica digital tro del marco del razonamiento lógico.
• Conceptos básicos en lógica digital
• Lógica positiva y lógica negativa
• Lógica de tres estados En el siglo XIX se dio un gran paso en el desa-
rrollo de la ciencia de la lógica cuando el matemá-
tico inglés George Simon Boole (1815-1864) publi-
Introducción có el tratado "Análisis matemático de la lógica".
Antes de iniciar el estudio de los circuitos
electrónicos digitales vamos a tratar en esta lección Boole estudió el trabajo de Aristóteles y creó a
el importante tema de la lógica y su aplicación en la partir de élun lenguaje simbólico llamado Algebra
electrónica, la lógica digital. booleana (léase 'buleana') que sintetizaba la. lógica
aristotélica.
Los principios expuestos son básicos para com-
Sin embargo, su contribución más importante
prender el funcionamiento de los circuitos digitales. fue descubrir que su sistema de álgebra podía ser
Con base en ellos se implementan diferentes fun-
ciones que permiten la concepción y fabricación de aplicado al razonamiento lógico de las relaciones
sistemas tan sencillos como una compuerta y tan entre proposiciones.
complejos como una calculadora y un computador. Por ejemplo, si las cosas útiles las representa-
mos por el símbolo A y los conocimientos por el
Qué es la lógica símbolo B, las cosas no útiles se pueden repre-
La lógica es la aplicación metódica de princi- sentar mediante la expresión booleana A (no A), los
conocimientos útiles mediante la expresión A•B (A
pios, reglas y criterios de razonamiento para la de-
mostración y derivación de proposiciones. Una pro- y B) y las cosas que son útiles o son conocimientos
mediante la expresión A+B (A o B).
posición es la expresión verbal de un juicio acerca
de algo. Los primeros estudios de lógica se atribu-
El trabajo de Boole permaneció en el anonimato
yen a Aristóteles, filósofo giego del siglo IV A.C. hasta que en 1938 , Claude B. Shannon, en un artí-
En lógica, existen dos clases de proposiciones: culo titulado "Análisis simbólico de relés y circui-
simples y compuestas. Las simples son aquellas tos de conmutación", explicó cómo el álgebra boo-
que afirman o niegan algo; por ejemplo: "la electró- leana podría ser utilizada para describir la operación
nica es fácil", "la guerra no sirve", etc. de un equipo de conmutación telefónica.

Las proposiciones compuestas son las que re- De hecho, Shannon fue el primero en relacionar
sultan de combinar dos o más proposiciones sim- la teoría lógica a la teoría de los circuitos electróni-
ples; por ejemplo: "la familia CMOS es lenta", se cos, estableciendo los principios de la lógica digital.
puede combinar con "la familia CMOS no es rui-
dosa" para formar la proposición "la familia CMOS
es lenta Y no es ruidosa" . WGICA DIGITAL
Otro concepto importante en lógica es el de silo- La lógica digital es una ciencia de razonamiento
gismo. Un silogismo es un método de llegar a una numérico aplicada a circuitos electrónicos que reali-
conclusión lógica a partir de dos premisas, una ma- zan decisiones del tipo "si, entonces": si una serie
yor y una menor. Por ejemplo: "todos los circuitos de circunstancias particulares ocurre, entonces una
TTL son rápidos" es una premisa mayor, y "el ac�ión particular re�ulta. El res.ultado es siempre el
7400 es un circuito ITL" es una premisa menor. mismo para una sene dada de circunstancias,

La conclusión lógica que se puede derivar de La posibilidad de predecir el resultado final per-
lo anterior es que "el circuito 7400 es rápido". mite el diseño de sistemas digitales a partir de cir-
cuitos básicos llamados compuertas. Las compuer-
Cualquier proposición lógica puede ser "falsa" o tas son bloques que realizan operaciones lógicas
"verdadera". Pero esta asignación no tiene necesa- sencillas y toman decisiones.
CEKII'- Curso práctico de electrónica digital 27
 Una operación lógica compleja que requiera de relación se puede describir analíticamente mediante
varias compuertas para su realización y cuya res- la expresión:
puesta dependa de la combinación de las entradas se
implementa con circuitos de lógica extendida lla- C=AyB(a) o C=A·B(b)
mados Circuitos lógicos combinatorios.
La expresión anterior puede representarse simbó-
Cuando debe tomarse una decisión basada en licamente como se muestra en la figura 27.
una información previa se utilizan circuitos especia-
les de memoria llamados flip-flops. Generalmente,
debe ocurrir una secuencia de eventos, en un orden
definido, antes de que ocurra una salida. A estos cir- Símbolo lógico
cuitos dotados de memoria se les llama Circuitos
lógicos secuenciales. A B e
o o o
Conceptos básicos de lógica digital o 1 o
1 o o
Ilustremos con un ejemplo cómo es posible pro-
1 1 1
gresar desde una relación lógica lingüística hasta un
circuito electrónico lógico. Fig 27

Supongamos que se desea abrir la puerta de un

garaje sólo cuando se ilumine una fotocelda de con- El circuito eléctrico básico que cumple los requi-
trol y se cierre un interruptor de seguridad. Las pre- sitos del sistema propuesto se muestra en la figura
misas que describen este sistema son las siguientes: 28. En esta representación, Ces el motor que eje-
cuta la apertura de la puerta, A un interruptor acti-
"Fotocelda de control iluminada"= A vado por luz y B un interruptor electromecánico.
"Interruptor de seguridad cerrado" = B
"Puerta de garaje abierta" = C
Cada una de estas tres premisas puede ser falsa Circuito eléctrico
o verdadera; es decir, tener un valor lógico O (falso)
ó 1 (verdadero). Por ejemplo: si la fotocelda no está A B e
iluminada entonces A=O; si la puerta del garaje está
abierta entonces C=l; si el interruptor de seguridad OFF OFF OFF
está abierto, entonces B=O y así sucesivamente. OFF ON OFF
e
Si elaboramos una tabla que contenga todas las ON OFF OFF
posibles combinaciones de verdad (l's) y falsedad ON ON ON
(O's) de las premisas previamente establecidas, ob-
tendríamos el siguiente resultado: Fig 28
-, y ,·,,.· .• ,:fr,_

Los símbolos A, B y C son ejemplos de varia-

Tabla de verdad bles lógicas o booleanas. En este caso específico, A
y B son variables de entrada y C es una variable de
A B· e A. O: Fotocelda no iluminada salida. Las variables lógicas se identifican general-
A .1. Fotocelda iluminada mente por caracteres alfabéticos (A, B, C, etc.) y
o o o sólo pueden adoptar dos valores: O ó l.
B • O: Interruptor abierto
o 1 o B • 1: Interruptor cerrado En electrónica digital, las variables lógicas se em-
1 o o C. O: Puerta cerrada
plean para representar el nivel de voltaje presente en
un alambre o en los terminales de entrada y salida
1 1 1
e • 1 . Puerta abierta de un circuito. Por tanto, el O y el 1 lógicos no
Tabla 1 representan números propiamente sino el valor de
un nivel de voltaje.

Según los requisitos originales del problema, la El voltaje en un punto cualquiera de un circuito
puerta del garaje C sólo se abre si la fotocelda A de digital se encuentra en su nivel lógico O ó 1 depen-
control se ilumina y el interruptor B de seguridad se diendo de su valor numérico real (por ejemplo, O 6
cierra. De acuerdo con lo visto anteriormente, esta 5 V).
28
 En el caso de los circuitos integrados digitales, lógica positiva, que es la más común. Todos los cir-
el rango de voltaje de cada estado lógico depende de cuitos integrados digitales utilizados en este curso
la familia lógica, TIL o CMOS, a la que pertenece son de lógica positiva
el dispositivo.
En lógica positiva el estado lógico 1 se utiliza pa-
La tabla 1 es un ejemplo de tabla de verdad. ra indicar el nivel alto o high (H) y el estado lógico
Una tabla de verdad muestra la forma como la sa- O para indicar el nivel bajo o low (L). La lógica
lida de un circuito lógico responde a todas las po- negativa opera en forma exactamente contraria, es
sibles combinaciones de niveles o estados lógicos decir, asigna el 1 al nivel bajo y el O al nivel alto.
de las entradas. En otras palabras, una tabla de
verdad resume la operación de un circuito lógico. Desde otro punto de vista, la diferencia entre am-
bos tipos de lógica puede establecerse como sigue:
La expresión C=A•B (léase "Ces A y B") es un la lógica positiva utiliza un voltaje positivo para el
ejemplo de ecuación lógica o booleana. Una ecua- estado lógico 1 y un voltaje cero o negativo para el
ción lógica describe analíticamente la relación entre estado lógico O. La lógica negativa asigna un voltaje
cada variable de salida y las variables de entrada. cero o negativo al estado lógico 1 y un voltaje po-
sitivo al estado lógico O.
La relación entre las variables de entrada se rea-
liza mediante operadores o signos lógicos. Los tres Lógica de tres estados
operadores lógicos básicos son el ANO (•), el OR
( +) y el NOT (-) y las operaciones lógicas que se La lógica digital es binaria porque responde sola-
realizan con ellos se denominan respectivamente mente a dos estados de entrada: el alto ó 1 lógico y
ANO, OR y NOT. el bajo o O lógico. En un dispositivo TTL, por ejem-
plo, una salida determinada sólo podrá estar a un
En electrónica digital existen circuitos especiali- nivel alto (de 2.4 V a 5 V) o a un nivel bajo (de O a
zados llamados compuertas que realizan estas y 0.8 V). Cualquier otro nivel de voltaje es inválido.
otras operaciones con niveles de voltaje. Las tres
compuertas básicas 59n la AND, la OR y la NOT. Existen situaciones donde es deseable desconec-
tar o aislar el terminal de salida del resto de la circui-
El símbolo de la figura 27 es un ejemplo de re- tería interna con el fin de lograr que ese punto que-
presentación lógica. Todos los circuitos digitales se de libre o flotando, es decir, que no esté ni en alto
representan mediante símbolos lógicos, cada uno de ni en bajo. La solución a ese problema es lo que se
los cuales representa una operación lógica (AND, ha dado en llamar lógica de tres estados, o lógica
OR, etc.) entre las variables de entrada tri-state®.
Para efectos de análisis, el circuito eléctrico o Los dispositivos lógicos de tres estados tienen
electrónico interno representado por un símbolo ló- tres niveles de salida llamados alto, bajo y flotante.
gico es, generalmente, intrascendente. Sin embar- A este último se le denomina más exactamente esta-
go, desde el punto de vista de diseño es una consi- do de alta impedancia o estado Hi-Z.
deración importante.
La figura 29 muestra en forma simplificada có-
El circuito de la figura 28 es un ejemplo de re- mo trabaja un circuito lógico de 3 estados. El tema
presentación eléctrica. Los interruptores, electro- de los dispositivos lógicos de 3 estados se analiza
mecánicos o de cualquier naturaleza, se comportan más detenidamente en la lección 6.
como variables lógicas porque sólo pueden adoptar
dos valores o estados lógicos: O cuando están "off'
(abiertos) y 1 cuando están cerrados ("on").
Circuito lógico de tres estados
La lógica digital se emplea con éxito para ana- + sv
lizar y diseñar circuitos eléctricos de conmutación
que utilizan interruptores, relés, contactores, senso- 82 81 Salida
ioo n
res, etc. y cualquier clase de dispositivos biestables 10MQ
o o o
(de dos estados). Esta aplicación se conoce también "1 ,,r
como lógica de conmutación. o
:--.:;-uº". .
1 1
r-;;0-;i 1 1
" o .J_�
, _s..._1_.. a-..-
1 ---

Lógica positiva y lógica negativa L_ __1 J• Salida 1 o HI-Z

100 n sa 1 1 HI-Z
En electrónica digital existen dos tipos de lógica
llamadas lógica positiva y lógica negativa. Para los "=" HI-Z : Alta impedancia Fig. 29
propósitos de este curso, utilizaremos únicamente
CEKrr- Curso práctico de electronica digital 29
Lección 04

Compuertas AND, OR y NOT

• Qué es una compuerta Compuerta lógica general

• Cómo describir la operación de una compuerta
• Compuertas AND de dos y varias entradas
• Experimento ] .Operación de la compuerta AND
• Compuertas OR de dos y varias entradas
A
- -
�
• Experimento 2 .Operación de la compuerta OR B
- -
.
-

• Compuertas NOT o inversores

• Experimento 3.0peración de la compuerta NOT
e -0--1>--
- - Compuerta
lógica
--Salida
a

• Circuitos de aplicación <>-,>--

En esta lección estudiaremos las compuertas ló- Fig.30
gicas: elementos fundamentales de cualquier cir- ,·:,.·n,,,,,,,•..,
cuito digital. Comprender las compuertas lógicas es
el primer paso que debemos dar para lograr domi-
nar el mundo de la electrónica digital. En electrónica digital existen ocho compuertas ló-
gicas designadas como AND, OR, NOT, YES,
Analizaremos en profundidad las compuertas NAND, NOR, XOR y XNOR. En la figura 31 se
AND, OR y NOT desde los siguientes puntos de muestran los símbolos utilizados en los circuitos di-
vista: operación, símbolo lógico, tabla de verdad, gitales para representar estos dispositivos.
ecuación lógica y circuito eléctrico equivalente.
También describiremos los circuitos integrados TTL Cómo describir la operación de una compuerta
y CMOS que realizan estas funciones.
La operación de una compuerta lógica se puede
Qué es una compuerta expresar mediante una tabla de verdad, una ecua-
ción lógica o un diagrama de temporización.
Las compuertas o gates (léase "gueits'') son los
bloques básicos de cualquier circuito digital. To- Una tabla de verdad representa ordenadamente
dos los aparatos digitales, desde el más simple dis- todas las posibles combinaciones de estados lógicos
positivo hasta el más sofisticado computador, están que pueden existir en las entradas y el valor que to-
formados por compuertas conectadas en una gran ma la salida en cada caso.
variedad de configuraciones.
La ecuación lógica relaciona matemáticamente la
Una compuerta digital (figura 30) es un circuito salida con las entradas.
electrónico con dos o más líneas de entrada y una
línea de salida, que tiene la capacidad de tomar de- Un diagrama de temporización representa gráfi-
cisiones. La decisión tomada por una compuerta camente el comportamiento de una compuerta con
consiste en situar su salida en O ó en 1, depen- señales variables en el tiempo. Los diagramas de
diendo del estado de sus entradas y de la función ló- temporización se estudian detalladamente en la lec-
gica para la cual ha sido diseñada. ción 7 de este curso.

Compuertas digitales ·,

ANO
=D-OR NOT
XOR

NANO NOR YES XNOR

Fig. 31

30
 Compuertas AND de dos entradas Circuitos integrados con compuertas AND de dos
entradas
Una compuerta AND de dos entradas es un dis-
positivo lógico que entrega una salida alta cuando Existen varios circuitos integrados digitales que
todas sus entradas son altas y una salida baja cuan- operan como compuertas AND de dos entradas.
do hay un bajo en cualquiera de sus .entradas. Los más representativos son el 7408 y el 74LS08
de la familia TTL y el 7 4C08 y el 4081 B de la fa-
En la figura 32 se muestran el símbolo lógico, milia CMOS. En la figura 34 se muestra la distri-
la ecuación lógica y la tabla de verdad de una com- bución o diagrama de pines de estos chips.
puerta AND de dos entradas. La expresión "Q =
A•B" debe leerse como "Q es igual a A y B" y no
como "Q es igual a A por B".
Compuertas AND de dos entradas Integradas
+Vcc (SV)
Compuerta AND de dos entradas +Vcc
1 ._U4

:=o-a
Símbolo lógico Tabla de verdad 2 la)--3
A B a � :ID- 6
o o o
o 1 o /o:©- a
O:A•B=AB I 1
1
o
1
o
1
GND
12:ID-
13
t7

�
11

Ecuación lógica
Fig. 32
'l',l"-•"•••'•,'•'N:,;•,,,,, ...... ;...,.,,,.;-:-::,,,, ... "'' ··:·: ·:·· . . �.

El signo ( •) denota la función propia de una com- Voo: 3-lSV

puerta AND y se puede omitir. De este modo, Vcc: SV
Q=A•B es lo mismo que Q=AB. La función lógica
realizada por una compuerta AND se denomina ope-
ración AND o producto lógico .
La operación de una compuerta AND es análoga GND
a la del circuito eléctrico que se muestra en la figura
33. En este circuito, los interruptores A y B repre-
sentan las entradas de la compuerta y la lámpara Q Cada uno de estos dispositivos contiene cuatro
su salida. compuertas AND de dos entradas, completamente
independientes, en una misma cápsula de 14 pines.
Todas comparten el mismo voltaje de alimentación.

Circuito eléctrico equivalente ANO Fieles a la metodología de CEKIT, a lo largo de

este curso haremos especial énfasis en los aspectos
prácticos de los circuitos digitales. En el siguiente
experimento comprobaremos cómo trabaja el circui-
.. to integrado 7408 .
También aprenderemos a manipular los circuitos
integrados TTL y a identificar la información de la
Salida cápsula. Conoceremos qué son los leds y cómo se
F.19 33 �: pueden utilizar para monitorear estados lógicos. Así
x,: » :,:,:,:,:,:,:,:,:.;. ,:,•,.··:··········;.···.·,,•,,, ... x .. -.,u·;.:;_.;.: •
mismo adquiriremos destreza en el manejo del
,.,.....,',',',','•'•'•'•'•'•'•','•'•:..i@ •,•'',',',',',','•'•'•\.-:,

protoboard, una de las herramientas más importan-

Puesto que A y B están en serie, la lámpara Q tes de la experimentación electrónica.
sólo se enciende cuando ambos interruptores están
cerrados y permanece apagada mientras cualquiera Este primer acercamiento a la electrónica digital
de los interruptores, o ambos, esté abierto. Un inte- es muy importante. Lea detenidamente todas las ins-
rruptor cerrado se asimila a un nivel alto 1 lógico ó trucciones antes de proceder y repase las lecciones
y un interruptor abierto a un nivel bajo ó O lógico. anteriores para aclarar cualquier duda.
CEKif· Curso práctico de electrónica digital 31
 EXPERIMENTO 1 El circuito integrado 7408

Operación de la compuerta AND

Objetivos
• Verificar experimentalmente la operación de una
compuerta ANO de dos entradas.
Ranura o
• Aprender a utilizar el tablero de conexiones sin muesca
soldadura o protoboard.

• Aprender a utilizar circuitos digitales TTL.

Fig. E1
• Aprender a utilizar los diodos emisores de luz ...........,·,·.;,: .. ,.,
(LEO) como monitores lógicos.

Materiales y herramientas necesarios sitivo (+)dela fuente se conecta .al pin f#l4 y el ne-
gativo(-) al pin #7. Nunca debe invertirse este or-
1 Circuito integrado 7408 ó 74LS08 (4 compuer- den, porque se puede quemar el circuito integrado.
tas ANO TTL de 2 entradas)
3 Diodos emisores de luz o LEO Los demás pines (del 2 al 6 y del 8 al 13) corres-
3 Resistencias de 1 KQ, 1/4 W ponden a las entradas y salidas de cada una de las 4
2 Cables con caimanes, uno rojo y uno negro. compuertas que constituyen el chip. En la figura 34
12 Puentes de alambre telefónico# 22 ó 24 de 8 se resume la función de cada pin.
cm de longitud .
1 Protoboard o tablero de conexiones Los pines 1 y 2 son las entradas de la com-
1 Fuente de 5V, 1 Amp (Kit CEKIT Kl 1) puerta A y el pin 3 su salida; los p_ines 4 y 5 .son las
entradas de la compuerta B y el pin 6 su salida; los
Nota: Puede utilizar como fuente regulada de 5V la pines 9 y 1 O son las entradas de la compuerta C y el
descrita en el proyecto central N2 l. pin 8 su salida. Finalmente, los pines 12 y 13 son
las entradas de la compuerta O y el pin 11 su salida.
Para garantizar un óptimo c�ntacto de los puen-
tes retire de 4 mm a 8 mm de aislante de los extre- Observe las letras, los números y símbolos ins-
m;s de cada uno e inserte el alambre expuesto en critos en la parte superior de la cápsul�. Como vi-
los correspondientes agujeros del protoboard. mos en la lección 1, esta nomenclatura informa so-
bre el fabricante, la referencia del dispositivo y la fe-
ASPECTOS PRACTICOS PRELIMINARES cha de fabricación. En la figura E2 se muestra como
ejemplo la referencia DM74LS08N.
Cómo identificar circuitos integrados digitales El logotipo identifica al fabricante, En este. caso
se trata de un chip fabricado por National Se1:11co�-
Observe cuidadosamente el circuito integrado ductor, una compañía de Santa Clara, California
7 408 ó 7 4LS08. En la figura E 1 se muestra su as-
(EE UU). En la figura 12 de la página 14 se mues-
pecto físico externo y su configuració� lóg��a tran los logotipos de otros fabricantes.
interna. Como vimos anteriormente, este díspositi-
vo tiene 4 compuertas ANO de dos entradas en una
cápsula tipo DIP de 14 pines.
Datos de la cápsula
Los pines están distribuidos en dos hileras o Logo

�1...f Semana
filas de 7 patillas o pines y se n�1;1eran del 1 al 14. Año
El pin 1 se identifica por la p�:>s1c1ón d�l punt? o la País 14 8
ranura. La numeración se reahza a partir del pin 1 )'.' M8228
en sentido contrario al de las manecillas del reloj Fabricanta Subfamilia
como se indica en esta misma figura.
� �ápsula
DM74LS08N 7
Los pines 7 y 14 corresponden a los te�nales
de alimentación. El 7408, por ser TTL, trabaja a par- Sene __T � Función
tir de una fuente de alimentación de +5V. El po- ...... ..
,....,. ·�···. . .. -: !Y.•} ••••••:;:.: ..... • •
Fig. E2
• :,:,:,•..:,·.;.:.

32
 Los fabricantes relacionan todas las característi- En los LEO circulares la base posee una parte
cas eléctricas y mecánicas de sus productos en un plana. El terminal situado de ese lado corresponde
catálogo o manual de consulta. La referencia es la al cátodo. En los LEO rectangulares el cátodo se
"clave" para localizar ese componente en el manual. identifica por una marca o bisel en uno de sus bor-
des. En LEO nuevos, el cátodo es el terminal más
La referencia o el número de parte se puede divi- largo y el de mayor área cuando se observa hacia el
dir en cinco elementos: código del fabricante, serie, interior de la cápsula.
subfamilia, función y tipo de encapsulado.
Todos estos detalles se indican en la figura E3.
En nuestro ejemplo, DM indica que se trata de La resistencia en serie Rs protege al LEO, impidien-
un dispositivo digital de National; 74LS indica que do que a través de él circule tina corriente superior
se trata de un circuito integrado TfL de la serie 74, para la que está especificado. En este experimento
subfamilia LS (Schottky de baja potencia); 08 utilizaremos resistencias de lKQ para limitar la co-
indica que se trata de 4 compuertas ANO de 2 entra- rriente a un valor seguro.
das y N indica que se trata de un circuito integrado
DIP de moldeado epóxico. Cómo utilizar el protoboard
Otros códigos de fabricantes son SN (Texas Ins- Observe finalmente el protoboard. En la figura
truments), MC (Motorola), F (Fairchild), N (Signe- E4 se muestra el aspecto físico y la configuración in-
tics), AM (Advanced Micro Devices) y T (SGS- terna de un protoboard apropiado para armar los ex-
ATES). Otros códigos de encapsulados son J (DIP perimentos y proyectos de este curso.
cerámico), D (DIP vidrio/metal) y W (plano). Al-
gunos fabricantes omiten el código de la cápsula. El protoboard es un tablero plástico con una se-
rie de orificios o puntos metálicos de contacto alinea-
El código de la fecha (M8228) indica que este dos horizontal o verticalmente. En cada orificio se
chip fue fabricado en la semana número 28 de aloja un terminal de un componente, un pin de un
1982, es decir, a mediados de julio de ese año. circuito integrado o el extremo de un cable.
Cómo utilizar los diodos emisores de luz (LED) Las ocho filas horizontales se denominan buses
y se utilizan para distribuir el voltaje de alimenta-
Una vez familiarizado con el circuito integrado ción a lo largo del circuito que se va a ensamblar.
observe cuidadosamente uno de los LEO. En la fi- Todos los puntos de un bus o de una fila vertical es-
gura E3 se muestra el símbolo y el aspecto externo tán conectados eléctricamente entre sí pero aislados
de dos tipos comunes de diodos LED. También se de todos los demás.
indica la form, de identificar sus terminales y de uti-
lizarlo como monitor lógico. En el área central se insertan y conectan los com-
ponentes del circuito como íntegrados.resísrencias.
Los LEO son diodos que emiten luz (roja, ama- condensadores, transistores, LEO, puentes, etc. A
rilla, verde, etc.) cuando se polarizan en forma di- lo largo del canal central se instalan circuitos inte-
recta, es decir, cuando el ánodo es positivo y el cáto- grados, relés miniatura y otros componentes que
do es negativo. vienen en presentación tipo DIP o de doble hilera.

Las "pestañas" situadas en los 4 costados del

protoboard permiten acoplar mecánicamente entre sí
Diodos emisores de luz (LED) varias unidades similares. Esto se hace cuando un
sólo protoboard es insuficiente para soportar los
LEO Monitor lógico componentes de un determinado proyecto.
LEO clrcular rectangular

'
Al punto
,. de prueba Procedimiento
En la figura E5A se muestra el diagrama esque-
mático del circuito de comprobación de una com-
LEO puerta ANO. En la figura E5B se indica la forma de
/ Bisel
e ,.' montar este circuito en el protoboard.

-- �
Lado 1

plano
El LEO DI indica el estado de la entrada A (pin
1), el LEO 02 el de la entrada By el LEO 03 el de
la salida Q (pin 3). Un LEO encendido indica un
Fig. E3 nivel alto ó 1 lógico y un LEO apagado un nivel
••,:<!•••·.;''"•."•'•···· .. bajo ó O lógico.
CEKIT- Curso práctico de elearánica digiial 33
 Estructura de un protoboard

Filas

Láminas metálicas

Pestañas
Fig. E4 t
' ,s •,•. ;.: ,...,_,:,··�··,•.·,•,•,•,>n.¡:

· • · . . .!
Para obtener !. Están los oom1 ºZ:e
las entradas A un mvel alto ó 1 correcta Y en � � ,correctos en la . .,
de la fuente ds�) se�ara
negativo.(t
debe conec,.;;n. cualquiera de
� all positivo
obtener unesntive bajo se
cion correcta ? pcsicion
·
conecta al ierra). 2. Esta ' eorrectam
. enteabiertos
cortos ni circuitos alambr�do el circuito, sin
Paso 1. muestraeste
Arme .
circuito sobre
como se . en la figura ESB A su protoboard 3. Está siendo aP1i cado el volta¡
term{ clorrecto y con la
ntes de encen-
der la fuente revise muy bien estos. aspectos: polaridad correcta a los na es positivo y

Circuito e=
e;-:x�� - �:;-:-:-:-:------
;;;; ANO -----�
p�rimental

01
IC1: 74LS08
+ SV

Entrada A r

i
.J

Entrada B
t

--
(A)
...: ..: ...:).·.·.;.. ...... .............: :··.::f·� . •• • • • .... • • ;:· <:- -::- ••• ····: ...:.. ··�'*
 negativo del circuito y a los pines de alimenta- Compuertas AND de varias entradas
ción y de tierra del circuito integrado?
En general, una compuerta AND de dos o más
4. Están todos los componentes y puentes del cir- entradas entrega un nivel alto ó 1 lógico en su salida
cuito haciendo conexión firme con los puntos de cuando todas sus entradas están en alto y un bajo ó
contacto respectivos en el protoboard ? O lógico cuando por lo menos una de ellas, o todas,
están en bajo.
Realice las correcciones necesarias antes de seguir.
En la figura 35 se muestran el símbolo, la ecua-
Paso 2. Conecte los alambres A y B a dos puntos ción lógica, la tabla de verdad y la representación
cualesquiera del bus Z. Así estará aplicando un bajo eléctrica de una compuerta ANO de tres entradas.
a las entradas A y B. Los LED Dl y 02 no deben
prenderse. Observe lo que sucede en los tres LED y
escriba los resultados en la tabla E 1.
Compuerta ANO de tres entradas

Simbo lo lógico Tabla de verdad

Entradas Salida �a
A B O:AB
o o
o 1 O: A• B•C = ABC I
o Ecuación lógica
1

1 1
Tabla E1 �
...... ·.··········� ..:.,. ,: ::.: .......................
�
f
i
Paso 3. Desconecte el alambre B del bus Z y conéc-
telo a cualquier punto del bus Y. De este modo esta- ir
rá aplicando un bajo a la entrada A y un alto a la en- Salida
Fig. 35
{
trada B. Observe lo que sucede en los 3 LED y es- ·e:.:.·•· ;.:'.,•,•.;,,.•,:,•,u,:::,/ .• .;; .... v ,. ,-},.':
e
·:·::;·:-:

criba los resultados en la tabla E 1.

Paso 4. Desconecte el alambre A del bus Z y conéc- La expresión "Q = A • B • C" puede leerse como
telo al bus Y. Desconecte el alambre B del bus Y y "Q es igual a A y B y C" .
conéctelo al bus Z. De este modo estará aplicando
un alto a la entrada A y un bajo a la entrada B. Ob- En el caso del circuito eléctrico, los interruptores
serve lo que sucede en los 3 LED y escriba los re- A, By C representan las entradas de la compuerta y
sultados en la tabla El. la lámpara Q su salida. La lampará Q sólo se encien-
de cuando todos los interruptores están cerrados y
Paso S. Desconecte el alambre B del bus Z y conéc- permanece apagada mientras cualquiera de ellos esté
telo al bus Y. De este modo estará aplicando un alto abierto.
a ambas entradas. Observe lo que sucede en los 3
LED y escriba los resultados en la tabla El. Circuitosi11tegradosco11comp11ertasANDdevarias
entradas
Con este paso finaliza el experimento. Compare
sus resultados con los de la teoría y obtenga sus pro- Los siguientes son algunos ejemplos de circui-
pias conclusiones. tos integrados TTL y CMOS que contienen com-
puertas ANO de varias entradas. Los dispositivos
Si tiene dudas al respecto, tómese el tiempo ne- · de las series 40 y 74C son de tecnología CMOS y
cesario para resolverlas y estudie de nuevo toda la los de las series 74 y 74LS son de tecnología TTL.
lección, repitiendo el experimento hasta que los con-
ceptos analizados estén realmente claros en su men- 40738, 7411, 74LS11: tres (3) .compuertas AND
te. Este primer acercamiento a la electrónica digital de tres (3) entradas.
es muy importante, ya que con base en él se ade-
lantará todo el curso. 40828, 7421, 74LS21: dos (2) compuertas AND
*** de cuatro (4) entradas.
CEKll'- Curso práctico de electrónica digital 35
 La operación de una compuerta OR es análoga a
Compuertas ANO de varias entradas la del circuito eléctrico que se muestra en la figura
38. Los interruptores A y B representan las entra-
40738 40828 das de la compuerta y la lámpara Q su salida.
14 1 14
13 2 13

3-----
4 __
12 3
11 4
12
11

6---
5 10 5 10
9 6 NC 9

7 8 7 GND NC 8

Fig. 36
. .. ·: · .· .
En la figura 36 se muestra la distribución de pi- Debido a que los interruptores están en parale-
nes de los circuitos integrados CMOS 4073B y lo, la lámpara Q sólo se apagará cuando ambos inte-
4082B. Estos dispositivos trabajan con tensiones rruptores A y B estén abiertos y permanecerá encen-
de alimentación desde 3 V hasta 15 V. Cada salida dida mientras cualquiera de los interruptores, o am-
puede manejar directamente una entrada TTL LS. bos, estén cerrados.

Compuertas OR de dos entradas Circuitos integrados con compuertas OR de dos

entradas
Una compuerta OR es un dispositivo digital que
entrega una salida baja cuando todas sus entradas En la figura 39 se muestran los diagramas de pi-
son bajas, y una salida alta cuando existe por lo nes de los circuitos integrados TIL 7432 y 74LS32
menos un alto en cualquiera de sus entradas o en las y CMOS 74C32 y 4071B. Cada uno de estos dis-
dos al mismo tiempo. positivos trae cuatro (4) compuertas OR de dos (2)
entradas completamente independientes.
En la figura 37 se muestran el símbolo lógico,
la ecuación lógica y la tabla de verdad de una com-
puerta OR de dos entradas.
Compuertas OR de dos entradas Integradas
+voo
Compuerta OR de dos entradas 1 .il4
2 ::i.:>- 3

Slmbolo lógico Tabla de verdad

�:D-4

:=D-a A
o
e
o
Q

o : :D-10

o
+
1 1 12:D-

I
13 7 11
1 o 1
O: A + B 1 1
1
Ecuación lógica
Fig. 37 Voo:3-lSV
VCC"'. SV

La expresión "A + B = Q" debe leerse como "Q

es igual a A o B" o "A o B igual a Q", y no como Fig. 39
"Q es igual a A más B". \
El signo ( +) denota la función propia de una
compuerta OR y no se debe omitir. Tampoco debe ' En el siguiente experimento, usted verificará en
confundirse con el signo "más" de la suma arit- la práctica cómo trabaja una de las compuertas OR
mética. La función realizada por la compuerta OR del circuito integrado 407 lB. Este dispositivo es de
se denomina operación OR o suma lógica . tecnología CMOS y debe manipularse con cuidado.
36
 l. Consérvelos almacenados en una funda estática,
EXPERIMENTO 2 una espuma conductiva o en papel aluminio.Nunca
los guarde en bolsas plásticas, icopor, o en cual-
Operación de la compuerta OR quier otro medio no conductor.

Objetivos 2. No aplique señales a una entrada CMOS mien-

tras el circuito esté apagado.
• Verificar experimentalmente la operación de una
compuerta OR de dos entradas. 3. Nunca inserte o retire dispositivos CMOS con la
potencia conectada. Esta regla es aplicable a cual-
• Aprender a utilizar circuitos integrados digitales quier circuito integrado.
CMOS.
4. Conecte todas las entradas CMOS no utilizadas
Materiales y herramientas necesarios al positivo de la fuente o a tierra: no las deje flotan-
tes. Si estas entradas se dejan al aire, pueden acu-
1 Circuito integrado 4071 ó 4071 B (4 compuertas mular electricidad estática y originar niveles lógicos
OR CMOS de 2 entradas) impredecibles o su deterioro a corto plazo.
3 LEO
3 Resistencias de 1 K.Q, 1/4 W 5. El voltaje aplicado a una entrada CMOS nunca
2 Extensiones de caimán, una roja y una negra, o debe exceder del valor del voltaje de alimentación.
un conector para batería de 9V
12 Puentes de alambre telefónico #22 ó 24 de 8 cm Procedimiento
de longitud.
1 Protoboard En la figura E6 se muestra el circuito de com-
1 Fuente de 9V, 300 mA (Kit CEKIT KlO) o una probación de una compuerta OR 40718 y la forma
batería alcalina de 9V. de montarlo en· el protoboard. Observe que todas
las entradas no utilizadas (pines 5, 6, 8, 9, 12 y 13)
ASPECTOS PRACTICOS PREVIOS están conectadas a tierra por seguridad.

Cómo utilizar los circuitos integrados CMOS El LEO DI indica el estado de la entrada A (pin
í), el LEO D2 el de la entrada B (pin 2) y el LEO
Como vimos en la lección 2, los circuitos inte- 03 el de la salida Q (pin 3). Un LEO encendido
grados CMOS son particularmente sensibles al da- indica un nivel alto ó 1 lógico y un LEO apagado
ño por electricidad estática (ESD). Por esta razón de- indica un nivel bajo ó O lógico.
ben manipularse con cuidado. De otra forma, pue-
den destruirse parcial o completamente. Para obtener un nivel alto en cualquiera de las
entradas A y B, éstas se deben conectar al positivo
Siga estas recomendaciones cuando manipule cir- de la fuente ( +9V) y para obtener un nivel bajo se
cuitos integrados CMOS: deben conectar al negativo (tierra).

Circuito experimental OR

IC1:4071B

Entrada A
Entrada B

(A)
Fig. ES �
"- <!«,. • »."Y...X ',,-:,:,• :,·,:-,:,:.:«.....:, ..;:.:.·· • • ''!•H •._............,,u,•,;,•.•.•,•,:,:,•,•,·;; r:
CEKif- Curso práctico de electrónica digital 37
Paso l. Arme el circuito que se muestra en la figura En la figura 40 se muestran el símbolo lógico, la
E6B sobre el protoboard. ecuación lógica, la tabla de verdad y la representa-
ción eléctrica de una compuerta OR de tres entradas
Antes de alimentar el circuito revise muy bien
todas sus conexiones verificando la posición correc-
ta del circuito integrado, de los LEO y de los cables
de prueba. Compuerta OR de tres entradas
Símbolo lóglco Tabla de verdad

iV--a
Paso 2. Encienda la fuente de alimentación. Conec-
te los alambres A y B a dos puntos cualquiera del
bus Z. De este modo estará aplicando un nivel bajo
a las entradas A y B. Observe lo que sucede en los
tres LEO y escriba los resultados en la tabla E2. Q:A+B+ C

Entradas Salida
A e Q:A+B

o o
F1g. •,
o 1

1 o
La expresión "A+B+C=Q" debe leerse como "Q
1 1 es igual a A o B o C" o "A o B o C es igual a Q".
En la representación del circuito eléctrico, los in-
terruptores A, B y C representan las entradas de la
Paso 3. Desconecte el alambre B del bus Z y conéc- compuerta y la lámpara Q su salida.
telo a cualquier punto del bus Y. De este modo
estará aplicando un bajo a la entrada A y un alto a la La lámpara Q sólo se apaga cuando todos los in-
entrada B. Observe lo que sucede en los tres LEO y terruptores están abiertos; permanece encendida
escriba los resultados en la tabla E2. mientras cualquiera de ellos esté cerrado.
Paso 4. Desconecte el alambre A del bus Z y conéc- Circuitos integrados con compuertas OR de varias
telo al bus Y. Desconecte el alambre B del bus Y y entradas
conéctelo al bus Z. De este modo estará aplicando
un alto a la entrada A y un bajo a la entrada B. Ob- Los siguientes son algunos ejemplos de circui-
serve lo que sucede en los tres LEO y escriba los tos integrados CMOS que contienen compuertas
resultados en la tabla E2. OR de varias entradas. Todos operan con tensiones
de 3 a 15 V.
P11<:o 5 Desconecte el alambre B del bus Z y conéc-
telo al bus Y. De este modo estará aplicando un alto 40728: 2 compuertas OR de 4 entradas
a ambas entradas. Observe lo que sucede en los tres 40758: 3 compuertas OR de 3 entradas
LEO y escriba los resultados en la tabla E2.
En la figura 41 se muestran los diagramas de
Con este paso finaliza el experimento. Compare pines de estos circuitos.
los resultados con la teoría y obtenga sus propias
conclusiones. e lJMJ>UERTAS NOTO INVERSORES
*** Una compuerta NOT o inversor es un dispositi-
vo lógico digital con una línea de entrada y una
línea de salida que entrega una salida alta cuando
Compuertas OR de varias entradas su entrada es baja y una salida baja cuando su en-
trada es alta.
En general, una compuerta OR de dos o más en-
tradas entrega un nivel bajo en su salida cuando En otras palabras, un inversor invierte, niega o
todas sus entradas están en bajo y uno alto cuando complementa el nivel lógico de la señal de entrada.
por lo menos una de ellas, o todas, están en alto. Es una de las compuertas más utilizadas.
38
 Compuertas OR de varias entradas La operación de un inversor es análoga a la del
circuito eléctrico mostrado en la figura 43. El inte-
40728 rruptor A representa la entrada de la compuerta y la
40758
lámpara Q su salida.
14 l�i--....
2 Debido a que el interruptor A está en paralelo
___ 13 con la lámpara Q, esta última se encenderá cuando
3----
4---tt--,
--12
.-......._ 11 4�1---'
el interruptor A se abra y se apagará cuando el inte-
rruptor se cierre .

5 .___10 s__... o Nota importante:

9 .....____ 9
6---11--1 NC
Considere el circuito de la figura 43 solamente
7 GNO 8 7 GNO 8 como un ejemplo aclaratorio de la operación de una
compuerta NOT. No intente montarlo porque al ce-
rrarse el interruptor coloca en cortocircuito la ba-
1 41 tería. Para su realización práctica, instale una resis-
::::;-;: . �-:::;-:-;.:···· . :,: ·-:.-....:. .. ..,.,. .. ,:,,,, ' .. ··:.· ..
tencia de protección de valor adecuado en serie con
la batería.
En la figura 42 se muestran el símbolo lógico, la
ecuación lógica y la tabla de verdad de un inversor. Esta misma recomendación se aplica a los cir-
cuitos eléctricos equivalentes de las compuertas
NAND, NOR y XNOR de las figuras 53, 55,59,
61 y 68.
Compuerta NOT o Inversor
Circuitos integrados con inversores

A-t>-0
Simbo lo lóglco Tabla de verdad
En la figura 44 se muestran los diagramas de pi-
nes de los circuitos integrados TIL 7404 y 74LS04
y CMOS 7 4C04 y 4069B. Cada uno de estos dis-
positivos trae 6 inversores completamente indepen-
I I
Ecuación lógica
dientes en una misma cápsula.
Q = A
Fig. 42
En esta misma figura se muestra también un cir-
cuito típico de aplicación con inversores. Además
de su función lógica básica, los inversores se uti-
La expresión "Q = A" debe leerse como "Q es lizan como osciladores, amplificadores de corriente,
igual a no A" o "Q es igual a A negado". eliminadores de rebote, etc.
El círculo o burbuja (º) en el símbolo lógico y la
barra horizontal f+) en la ecuación lógica denotan el
proceso de inversión realizado por esta compuerta. Inversores integrados
7404, 1....soc, • vac 4069
La función lógica realizada por un inversor se l!11
denomina inversión o complemento lógico. No exis-
ten inversores de dos o más entradas. 1 3
J.
�:':-
1 )

Circuito eléctrico equivalente NOT .., 1,, f

6
7 fl
�:::
+9V Generador de pulsos
-=-Entrada
Salida
(• 7 Hz)

Ftg. 43 Fig. 44 .

CEKff- Curso práctico de electrónica digital 39

 Paso l. Arme en el protoboard el circuito que se
EXPERIMENTO 3 muestra en la figura E7B.

Operación de un inversor Antes de alimentar el circuito revise muy bien to-

das sus conexiones verificando la posición correcta
del circuito integrado, de los LED y de los cables de
Objetivos prueba.
• Verificar experimentalmente la operación de una Paso 2. Encienda la fuente de alimentación. Conec-
compuerta NOT o inversor. te el alambre A a un punto cualquiera del bus Z. De
este modo estará aplicando un nivel bajo a la en-
Materiales necesarios trada A. Observe lo que sucede en los dos LED y
escriba los resultados en la tabla E3.
1 CI 4069B 6 74C04 (6 inversores CMOS)
2 LED de 1 O 6 20 mA
2 Resistencias de 1 Kn, 1/4 W
2 Extensiones de caimán, una roja y una negra.
6 Puentes de alambre telefónico #22 6 24 de 8 Entrada Sallda
cm de longitud
1 Protoboard A O:A
1 Fuente de 5V, 1 A (Kit CEKIT Kl 1) o una pila
alcalina de 9 V o
Procedimiento
En la figura E7 se muestra el circuito que va- Tabla E3
mos a utilizar en este experimento para comprobar
la operación de un inversor 4069B y la forma de
montarlo en el protoboard. Observe que todas las
entradas sin utilizar (pines 3, 5, 9, 11 y 13) se han Paso 3. Desconecte el alambre A del bus Z y conéc-
conectado a tierra por seguridad. telo a cualquier punto del bus Y. De este modo es-
tará aplicando un nivel alto a la entrada A. Observe
El LED DI indica el estado de la entrada A (pin lo que sucede en los dos LED y escriba los resul-
1) y el LEO D2 el de la salida Q (pin 2). Recuerde tados en la tabla E3.
que un LEO encendido indica un alto ó 1 lógico y
un LED apagado un bajo ó O lógico. Con este paso finaliza el experimento. Compare
sus resultados con los de la teoría y obtenga sus
Obtenemos un alto en la entrada A conectándola propias conclusiones. Si tiene dudas acerca de la
al positivo de la fuente ( +5V ó +9V) y un bajo co- teoría o el experimento repase el tema o repita el ex-
nectándola al negativo (tierra). perimento hasta que todo quede bien claro.

Circuito experimental NOT

+9V IC1: 40698

��--4�-o Salida O

1 K 4

02

--
(A) (B)
:iN ;, ••••••••,, ..... ,;,.,.x-:,:••·.::.:::.,:·::<"· !'.,. •• • ,.,. • , . . ,•,,•,.,:,,,,,,•,, ..
,,.•.• :-: :- �. :_;:,:•,,,:,:,:,:,:,:,:,:,:,:,:,;.:,;: :::

40
CIRCUITOS DE APUCACION Control de temperatura

A continuación se muestran algunos circuitos El hecho de que una compuerta OR entregue

prácticos de aplicación de las compuertas ANO, OR una salida de nivel alto mientras cualquiera de las
y NOT. Analizaremos un interruptor digital, un con- entradas, o ambas, sea de nivel alto la hace útil en
trol de temperatura, una interface de CMOS a TTL aplicaciones de control. En la figura 46 se muestra
y una alarma antirrobos. un ejemplo sencillo de control de temperatura de un
horno utilizando una de las 4 compuertas OR de un
Interruptor digital circuito integrado CMOS 4071B.

Una aplicación muy común de la compuerta

ANO es como interruptor digital. En la figura 45 se Control de temperatura con OR
ilustra este concepto utilizando una de las 4 com-
puertas AND del circuito integrado 7 408. +9V
IC1:40718
PA: Amplificador
de potencia
T

IC2:74LS08

Salida

La salida Q de la compuerta OR controla, a tra-

vés de un amplificador de potencia o "driver", el
motor de un ventilador de enfriamiento. La entrada
A recibe información de un interruptor térmico (T)
y la entrada B de un interruptor manual (S).
A la entrada A se aplica una señal proveniente El interruptor T actúa como sensor de tempera-
de un generador de pulsos (reloj). A la entrada B se tura, abriéndose cuando la temperatura disminuye y
aplica una señal de control que puede ser un O ó un cerrándose cuando ésta aumenta.
1 lógico. El propósito de la señal de control es abrir
o cerrar la compuerta, dejando o no dejando pasar Cuando el interruptor S está abierto, el encen-
la señal de entrada. dido y apagado del ventilador lo controla el sensor;
cuando está cerrado, el ventilador se enciende per-
Cuando la señal de control es O, la compuerta manentemente. La temperatura del horno dismi-
está bloqueada y la salida de la compuerta tiene un nuye cuando el ventilador está "on" y aumenta cuan-
nivel bajo permanente. En consecuencia, la señal de do está "off'.
entrada no se trasfiere a la salida.
Si el interruptor S está abierto y el horno está
Cuando la señal de control es 1, la compuerta se frío, las entradas A y B reciben ambas un bajo (OV)
abre y la señal de entrada se trasfiere o refleja a la y la salida Q se hace baja. El ventilador no se ener-
salida. Es decir, si la entrada es O la salida también giza y la temperatura del horno aumenta.
es O y si la entrada es 1 la salida es 1.
Cuando el horno se calienta a su temperatura de
En la figura 45, el generador de pulsos está cons- trabajo, el sensor se cierra, la entrada A recibe un
tituido por el circuito integrado 555 y demás compo- alto (+V) y la salida se hace alta. En consecuencia,
nentes asociados. El 555 es uno de los chips más el ventilador se prende y el horno se enfría. Cuando
populares en aplicaciones digitales. Lo estudiare- la temperatura desciende, el sensor se abre y se re-
mos en detalle en la lección 14. pite el ciclo.
El LED D 1 actúa como visualizador de la acción Como resultado del proceso anterior, la tempe-
de la compuerta. El pulsador S 1, normalmente cerra- ratura del horno fluctúa por encima y por debajo de
do (NC), permite aplicar la señal de control a la en- su valor nominal, manteniéndose a un valor pro-
trada B. El circuito corresponde al kit CEKIT Kl. medio esencialmente constante.
CEKJT- Curso práctico de electránica digital 41
 Si se cierra el interruptor S, la entrada 8 recibe en niveles lógicos TTL de O ó 5V. Si recibe en su
un alto y la salida Q se hace alta, energizándose el entrada un bajo de OV entrega a su salida un alto de
ventilador. Con esta condición, siempre habrá un 5V y si recibe un alto de 9V entrega un bajo de OV.
alto a la salida, sin importar el estado del sensor.
En estas condiciones, la entrada del circuito TTL
Interface de CMOS a ITL nunca recibe más de 5V y por tanto no existe el
riesgo de que este último se afecte.
El circuito integrado CMOS 40698, además de
su función básica como inversor lógico, tiene en Note que aunque el circuito 40698 puede tra-
particular algunas propiedades interesantes. Por bajar con tensiones entre +3 y 18V no está conec-
ejemplo, sus salidas pueden manejar directamente tado a +9V sino a +5V. Si se conectara a +9V entre·
cargas TTL y sus entradas pueden aceptar voltajes garfa también niveles altos de +9V al circuito TTL y
superiores al valor de la fuente de alimentación. la interface no sería eficiente.

Estas características lo hacen muy apropiado pa- Utilice este circuito de interface cuando necesite
ra su utilización como interface, es decir, para tras- trabajar con circuitos integrados TTL y CMOS en
portar señales digitales entre circuitos que operan a un rrusmo proyecto y tenga que emplear diferentes
diferentes voltajes. En la figura 47 se muestra una voltajes de alimentación para ambos. Nunca conecte
aplicación típica de este chip como interface. directamente la salida de un circuito CMOS a la en-
trada de un circuito TTL, excepto si ambos trabajan
a+5V.
lnteñace CMOS - TTL Alarma antirrobos experimental
+5V
IC1: 40718 IC3: 74LS08
En la figura 48 se muestra el circuito de una sen-
cilla alarma antirrobos que activa un zumbador pie-
Entrada....._____,,..._ zoeléctrico (B) cuando se activa cualquiera de dos
Salida sensores localizados en una ventana (V) o en una
CMOS TIL puerta (P). Para que la alarma funcione, debe estar
cerrado un interruptor (K) en el interior de la casa.
Circuito TTL
Interface
ClrcultoCMOS
Fig 47
El zumbador piezoeléctrico o buzzer (figura 49),
:::.:::=x; ·"' ,.·. • • • ••• ··•• .
empleado en esta alarma, es un dispositivo que emi-
te un sonido audible distintivo cuando se aplica un
voltaje de CC entre sus terminales. Los sensores V
En este caso necesitamos trasferir la señal de y P son de tipo magnético normalmente cerrado.
salida de un circuito CMOS que opera a 9V a la en-
trada de un circuito TTL que opera a 5V. Si rea- Normalmente, K, V y P están cerrados. Cuando
lizamos directamente la conexión entre ambos pun- se abre la ventana o la puerta, el interruptor V o P
tos, sin una interface, la entrada TTLrecibirá un vol- se abre y envía un alto a una de las entradas (A2 ó
taje mayor de 5V y seguramente se destruirá. B2) de la compuerta OR. ·
El inversor de interface 40698 evita que esto su- La salida de esta compuerta (Q2) aplica a su vez
ceda, convirtiendo niveles lógicos CMOS de O ó 9V un alto a una de las entradas (B3) de la compuerta

Alarma�ntirrobos experimental

A1
1 K
S1

.. (NC)

=-gv

IC1: 74LS04 � IC2: 74LS32 IC3: 74LS08 Fig. 48

. .'
42
 Zumbador piezoeléctrico ACTIVIDAD PRACTICA N!! 3
0-20 VDC 0-20 VAC Construcción del modulo l. Parte 3
D En esta actividad instalaremos la resistencia R2 y
el LED 02 del módulo l. Localice estos compo-
nent�s en .el diagrama e_squemático de la figura Al.
D2 visualiza el estado lógico (1 ó 0) de la señal apli-
Operación OC Operación AC Fig 49 cada a la entrada IN2 y R2 protege la entrada del in-
....:, :.;,:,:,:,:,:,:,:,:,:,:�..... :,:"' .. .,.....·� versor B contra descargas electrostáticas .

Componentes y herramientas necesarios

AND. La otra entrada (A3) la controla el interruptor
K a través del inversor. 1 diodo emisor de luz (LED). D2.
1 resistencia de 1 KQ. R2.
Cuando K está cerrado, el inversor recibe un bajo 1 circuito impreso CEKIT ED-1. PCl.
en su entrada (Al) y aplica un alto a la entrada A3 1 cautín de baja potencia (15 a 35 W).
de la compuerta AND. Puesto que la entrada B3 1 cortafríos o pinza de corte.
también tiene aplicado un nivel alto, la salida Q3 de 1 pinza de puntas planas.
esta �ompuerta se hace alta y aplica una corriente Soldadura de estaño 60/40.
de disparo a la compuerta (G) del SCR, energizán-
dose el zumbador. Procedimiento
El SCR es un dispositivo electrónico con tres ter- Tome el LED 02 y la resistencia R2. Instale y
minales llamados ánodo (A), cátodo (C) y com- suelde estos componentes en la tarjeta de circuito im-
P1:ei:ta (q). Trabaja com� un interruptor elec- preso ED-1, como se muestra en la figura A4. Con-
tromco (figura 50). Al aplicar una corriente a la serve los terminales sobrantes de D3 y R3.
compuerta, el SCR se cierra o dispara, permitiendo
el paso de corriente entre ánodo y cátodo y a través
del zumbador.

U na vez disparado, �l SCR mantiene energizado Monitor lógico #2

el zumbador, incluso si se suspende la corriente de
compuerta. Para apagarlo, debe suspenderse la EO-MOOUL01
corriente de ánodo pulsando el botón NC.
C04011
Si el interruptor V o P retorna a su condición ori-
ginal (cerrado), la salida de la compuerta.ANO se ,Y
hace baja '1 suspende la corriente de la compuerta
del SCR. Sin embargo, este seguirá conduciendo (y
el zumbador seguirá energizado) hasta que se accio- Fig. A4
,......,,,,:,:,,.-:,:,•,:,:,•,:,:,;.
ne el pulsador de apagado.
•

Cuando el interruptor general K está abierto, la Para obtener. buenas soldaduras, asegúrese de
entrada A3· de la compuerta AND recibe un bajo y que las superficies por unir estén limpias. Siga el
por �anto su salida es baja, sin importar el estado de proceso que se resume en la figura A5.
los mterruptores V y P. En estas condiciones el
SCR no se dispara y el zumbador no se energiza.'
Cómo soldar

SCR C106B
A
A r A

.n._. �
A
e
e e
Simbo lo F•g so Fig AS
...:..,·.:,.»• ?.>. .., :, • »','... ,:,: . . ».· ;;: • :,.,.• ;

CEKff: Curso práctico de electrónica digital 43

Lección 05
Compuertas NAND, NOR, XOR
YXNOR

• Compuertas NAND de dos y varias entradas Circuito lógico equivalente NANO

:�a
• Experimento 4. Operación de la compuerta

A=D-Q
NAND
• Compuertas NOR de dos y varias entradas
• Experimento 5. Operación de la compuerta
NOR NOT
• Compuertas OR exclusivas o XOR NANO ANO
F1g
• Experimento 6. Operación de la compuerta .;.•,,,'•%·.

XOR
• Compuertas NOR exclusivas o XNOR
• Circuitos de aplicación La operación de una compuerta NAND es aná-
loga a la del circuito eléctrico mostrado en la figura
Continuando con el estudio de las compuertas ló- 53. Los interruptores A y B representan las entra-
gicas, en esta lección analizaremos las compuertas das de la compuerta y la lámpara Q su salida.
NAND, NOR, OR exclusiva y NOR exclusiva. To-
das se tratarán desde los mismos puntos de vista de
las compuertas AND, OR y NOT de la lección 4.

Compuertas NAND de dos entradas

U na compuerta NAND de dos entradas es un + (/)
ni
dispositivo lógico que opera en forma exactamente
--�e
"O

contraria a una compuerta AND, entregando una .....,

salida baja cuando todas sus entradas son altas y
una salida alta mientras exista por lo menos un bajo
f
en cualquiera de ellas. Fig se
,;.:-.:,:,:--:
i
En la figura 51 se muestran el símbolo lógico,
la ecuación lógica y la tabla de verdad de una com-
puerta NANO de dos entradas. La expresión "Q = Debido a que los interruptores A y B están en
A•B" puede leerse como " Q es igual a A y B ne- serie entre sí y en paralelo con la lámpara Q, esta úl-
gado". tima sólo se apaga cuando ambos interruptores es-
tán cerrados y permanece encendida mientras cual-
quiera de ellos esté abierto (ver nota página 39).

Compuerta NANO de dos entradas Circuitos integrados con compuertas NAND de do

entradas

:=o-a
Slmbolo Lógico Tabla de verdad
En la figura 54 se muestran los diagramas de pi-
A B a nes de los circuitos integrados 7400, 74LSOO,
o o 1 7 4COO y 4011 B. Los dos primeros son de tecno-
o logía TTL y los dos últimos de tecnología CMOS.

I
1

I
Cada uno incluye 4 compuertas NANO de 2 entra-
1 o 1 das, completamente independientes, en una misma
O:Ao8:Aé 1 1 o cápsula de 14 pines.
Ecuación lógica
Fg • En el siguiente experimento se comprobará la
:,:._x.: :-x...:..•.:-:,:·:···:·:·:·:·:·:·:·:·:....:.;,:,:,:,:,:,:,:,:,:,:·:·:.:.;,:.¡, <·�
operación de una compuerta NANO utilizando el cir-
cuito integrado 401 lB.
Una compuerta NANO es equivalente a una com-
puerta ANO seguida de un inversor (figura 52). El La compuerta NANO es uno de los dispositivos
signo ( •) y la barra (-) en la ecuación lógica y la digitales más versátiles y útiles. Como veremos en
burbuja en el símbolo confirman esta equivalencia. la lección 7, es posible implernentarcualquiercircui-
44
 Compuertas NAND de dos entradas Integradas EXPERIMENTO 4
voo
voo
Operación de la compuerta
1 J.!4 NAND
2 ::tv- 3

� :rn> 4 Objetivo
: ::tD-10
• Verificar experimentalmente la operación de las
4 compuertas NAND del circuito integrado
1317
12::[Q).
GNO 11 4011B.
+Vcc (5V)
Materiales necesarios

1 Circuito integrado 401 lB (4 compuertas NAND

CMOS de dos entradas).
voo.s.rsv 3 Diodos emisores de luz o LEO.
Vcc: 5V 3 Resistencias de ixn, 1/4 W.
2 Extensiones de caimán, una roja y una negra, o
un conector para batería de 9 V.
12 Puentes de alambre telefónico #22 ó # 24 de 8
GNO cm de longitud.
Fig. 54
,:,•,•,.
1 Protoboard.
1 Fuente de poder de 9V,300 mA (kit CEKIT
Kl 1) o una batería alcalina de 9 V.
to lógico utilizando únicamente compuertas NAND
como bloques fundamentales. Procedimiento
Con respecto a los circuitos integrados TIL Paso l. Arme el circuito de la figura E8 sobre su
7400 y 74LSOO, los chip_s CMOS 401}B y ?4COO protoboard. Co!1ecte ª. tiei:ra todas ��s entrada_s no
tienen un rango de voltajes de operación ma� am- utilizadas. Revise el circuito y cornja los posibles
plio, consumen menos corriente y poseen una �pe- errores de montaje antes de conectar la batería o la
dancia de entrada más alta. Ademas, son más inmu- fuente. Observe todas las precauciones de mani-
nes al ruido. pulación de los dispositivos CMOS.
El 7400 y el 74LSOO son, sin embargo más rápi- Paso 2. Complete la tabla E4, observando el nivel
dos. Operan a frecuencias hasta de 100 MHz. lógico resultante en la salida Q cuando se aplican las

Circuito experimental NANO

01
+ 9V IC1: 40118

Entrada A
2 Salida O
Entrada B
5 4
6
8
10
02 03 9

-- 12
13 11

(A) .,,. (B) Fig. ES ?

·:-:-:-:·:· ', ,: ..;-:,, ..

CEKif· Curso práctico de electrónica digital 45
 En el circuito eléctrico equivalente, los interrup-
EntradH Salida tores A, B y C representan las entradas y la lámpara
Q la salida de la compuerta. La lámpara sólo se apa-
A B Q:AB ga cuando todos los interruptores están cerrados y
o o permanece encendida mientras cualquiera de ellos
esté abierto (ver nota de la página 39).
o 1
Circuitos integrados con compuertas NAND de
1 o varias entradas
1 1 A continuación enumeramos algunos de los cir-
Tabla E4
cuitos integrados CMOS y TTL que contienen com-
puertas NAND de varias entradas. Los dispositivos
de las series 74 y 74LS son de tecnología TIL y
combinaciones de niveles altos (l's) y bajos (O's) operan con una tensión de 5V. Los de las series 40
en las entradas
Al
B. Un LED encendido indica la
presencia de un lógico en ese punto y un LED
y 74C son de tecnología CMOS y operan con ten-
siones de 3 a 15V.
apagado la presencia de un O.
40128, 74C20, 7420, 74LS20: 2 compuertas
Paso 3. Compare los resultados de este expe- NAND de 4 entradas.
rimento con los del experimento 1 y obtenga sus 40238, 74Cl0, 7410, 74LS10: 3 compuertas
propias conclusiones. NAND de 3 entradas.
40688, 74C30, 7430, 74LS30: 1 compuerta
Paso 4. Desconecte la fuente de alimentación y re- NAND de 8 entradas.
pita el experimento con cada una de las otras 3 com- 74LS133: 1 compuerta NAND de 13 entradas
puertas NAND. No olvide conectar a tierra las en-
tradas no utilizadas. Este último paso le permitirá En la figura 56 se muestra la configuración de pi-
comprobar si todas las compuertas del circuito in- nes de algunos de estos chips.
tegrado 40118 están operando correctamente.
* * *
Compuertas NAND de varias entradas
Compuerta NANO de varias entradas Integradas s
En general, una compuerta NAND de dos o más 40128 40238
entradas entrega un nivel lógico bajo en su salida
cuando todas sus entradas están en alto y un alto 14 1-.....---, 14
cuando por lo menos una de ellas está en bajo.

En la figura 55 se muestran el símbolo lógico, la 3. ,

---...- 13
12
2
-----.
3,�--.
--- 1J

r--+- 12
ecuación lógica, la tabla de verdad y el circuito eléc-
trico equivalente de una coÁ e3a NAND de 3 en- 4--- 11 '---+- 11 4 .., 1

tradas. La expresión "Q = •13• "

debe leerse co- 5 ---..r--- , 10 5 ....__ 10
mo "Q es igual a A y B y C negado". 6 NC ....__ 9 6-r---
---- 9
7 GND NC 8 7 8

Compuerta NANO de 3 entradas 40689 74LS133, 745133

fllmbolo l�ICO Tablaoe� Id
,. • 14 1 16
�=[)-o
A
e Q

o o o
Ecu•1.16n 16gh
o 1 .
1 2 --- 13 2--...---., .-----.- 15
o o 3 12 3 14
I O. A lfl•C • ff'c I o '
1 1
1
1
4 11 4--it---, ___ 1�
o o '---'1--
1
1 o , 5--1�- ......-+- 1 o 5 __..,
1 1 o 1

6 NC ....____ 9 11
L;:;:;-.• -
1 1 O ]

7 GND NC 8 7 10
8 ___ g
Fig. 55 , Fig 56
.;. ··.· .•·. ··;·

46
Compuertas NOR de dos entradas Circuito eléctrico equivalente NOR
Una compuerta NOR es un dispositivo lógico
que opera en forma exactamente opuesta a una com-
puerta OR, entregando una salida alta cuando todas
sus entradas son bajas y una salida baja cuando + en
existe por lo menos un alto en cualquiera de ellas. ns
�
En la figura 57 se muestran el símbolo lógico, e
w
la ecuación lógica y la tabla de verdad de una com-
lli!,trta NOR de dos entradas. La expresión "Q =
A+B" puede leerse como "Q es igual a A o B ne- ,¡
gado". Fig. 59 .'
.:·:,.·.···.·:.. ::;,?<.-2,."l';:.:-: : •••••• :·· ••• .:, ·: •.;-::-: • ·.:::::==-��-.

tos y permanece apagada mientras cualquiera de

Compuerta NOR de dos entradas ellos, o ambos, esté cerrado (ver nota página 39).

:=r>-
Slmbolo 16glco Tabla de verdad Circuitos integrados con compuertas NOR de dos
entradas
A B a
a o o 1 0+0:1 En la figura 60 se muestra la distribución de pi-
o 1 o nes de los circuitos integrados CMOS 4001B y
74C02 y de los TIL 7402 y 74LS02. Cada uno de
1 o o estos dispositivos tiene 4 compuertas NOR de 2 en-
O: A+ B
1 1 o tradas, completamente independientes, en una mis-
Ecuación lógica ma cápsula de 14 pines.
Fig. 57 .
En el siguiente experimento usted comprobará
cómo trabajan las 4 compuertas NOR del circuito
integrado CMOS 40018.
Una compuerta NOR es equivalente a una com-
puerta OR seguida de un inversor (figura 58). El
signo (+) y la barra (-) en la ecuación lógica y la
burbuja en el símbolo OR confirman esta equivalen- Compuertas NOR de dos entradas Integradas
cia.

Circuito lógico equivalente NOR

: =r>-a - ::::D-t>- a
NOR OR NOT voos-isv
Vcc: SV
Fig.58 ,:¡,

La operación de una compuerta NOR es análoga

a la del circuito eléctrico mostrado en la figura 59. 1111

Los interruptores A y B reeresentan las entradas de

la compuerta y la lámpara Q su salida.

Debido a que los interruptores A y B están en

paralelo entre sí y con la lámpara Q, esta última sólo Fig. 60 '
se enciende cuando ambos interruptores están abier-
CEKif- Curso práctico de electrónica digital 47
 EXPERIMENTOS
'">.. 2 Complete la tabla ES observando el nivel
lógico resultante en la salida Q cuando se aplican las
combinaciones de niveles altos (I's) y bajos (O's)
Operación de la compuerta l\lOR en las entradas A y B. Un LEO encendido indica la
presencia de un l lógico en ese punto y un LEO
apagado la presencia de un O.
Objetivo
• Verificar experimentalmente la operación de las 4
compuertas NOR del circuito integrado 4001B.
Entradas Salida
Materiales necesarios
A e 0:A+B
1 Circuito integrado 4001B (4 compuertas NOR o o
CMOS de dos entradas).
3 Diodos emisores de luz o LEO. o 1
3
2
Resistencias de 1 KQ, 1/4 W.
Extensiones de caimán, una roja y una negra, o , o
un conector para batería de 9 V.
1 1
12 Puentes de alambre telefónico #22 6 # 24 de 8
Tabla E�
cm de longitud.
1 Protoboard
1 Fuente de poder de 9V, 300 mA (kit CEKIT
K 11) o una batería alcalina de 9 V. :>a l Compare los resultados de este experimen-
to con los del experimento 2 y obtenga sus propias
Procedimiento conclusiones.
Paso l. Arme el circuito de la figura E9 sobre su Paso 4. Desconecte la fuente de alimentación y re-
protoboard. Conecte a tierra tcx:las las entradas no pita el experimento con cada una de las 3 compuer-
utilizadas. Revise el circuito y corrija los posibles tas NOR restantes. No olvide conectar a tierra las
errores de montaje antes de conectar la batería o la entradas no utilizadas. Este último paso le permitirá
fuente. Observe todas las precauciones de manipula- comprobar si todas las compuertas del circuito in-
ción de dispositivos CMOS. tegrado 4001B están operando correctamente.

Circuito experimental NOR

IC1: 4001 B

Entrada A
1hdaO
Entrada 8

03
5

--
13

(A) (B)

48
Compuertas NOR de varias entradas Compuertas NOR de varias entradas

En general, una compuerta NOR de dos o más 40028 7427, 74LS27

entradas entrega un nivel lógico alto en su salida
cuando todas sus entradas están en bajo y un bajo 14 1 14
cuando por lo menos una de ellas está en alto. __ 13 2 13

En la figura 61, por ejemplo, se muestran el sím-

bolo lógico, el circuito equivalente, la tabla de ver- '--+-
12
11
3_.___
,--
__ ,, 12

dad y la representación eléctrica de una compuerta ___ 10 s 10

l\OR de tres entradas. La expresión "Q = A+B+C"
puede leerse como "Q es igual a A o B o C negado. NC . . . . -+- 9 6,---11.........;:r 9

7 GNO NC 8 7 ��s

Compuerta NOR de 3 entradas 40788 74LS260

1 14 1-1-----, 14
Slmbolo lógico Tabla de verdad
13

iD-a A e e a
2---tt--, .---+-13 2--1-----,
O O O 1 3 12 3 12
O O 1 O
Ecuación lógica 4 11 4-U.:��--=-=-- 11
O 1 O O
O:A+B+C 1 O
o
1 1
o
O
o
5---ti----' i.;;;;;;;;;;_¡..._ 1 O 5 1O

O 1 O 6 NC 9 6-1r-4L !E:=--+- 9
o o
7 GND NC 8 7 GND 8
o
Fig. 62 I
-a «X

�-:!:
�:!:
--·�-
-::
�--:fil
-·.·. -
,mimmimm::5=.::::·::
····::
·
····::
····::
····::
······Z
· .....·.:z
···--···:::
· ········:· •...,..z
.....:z
··Z · ...·..vmi·..·E
·m-E
·..:,:
..- CO�fPVERTAS OR EXCLUSIVAS O XOR
Una compuerta OR exclusiva o XOR es un dis-
En el circuito eléctrico equivalente, los interrup- positivo digital con dos líneas de entrada y una línea
tores A, By C representan las entradas de la com- de salida que entrega una salida alta cuando una de
puerta y la lámpara Q su salida. La lámpara Q sólo sus entradas es baja y la otra alta y una salida baja
se enciende cuando todos los interruptores están cuando sus entradas son ambas altas o ambas bajas.
abiertos y permanece apagada mientras cualquiera
de ellos esté cerrado (ver nota página 39). Es decir, una compuerta XOR informa, me-
diante un 1 en su salida, cuándo las dos entradas
Circuitos integrados con compuertas NOR de tienen estados lógicos diferentes. Esta característica
varias entradas permite que se utilice como verificador de desigual-
dad en comparadores y otros circuitos aritméticos.
Los siguientes son algunos ejemplos de circui-
tos integrados TIL y CMOS que contienen com-
puertas NOR de varias entradas. Los dispositivos Compuerta XOR
de las series 40 y 74C son de tecnología CMOS y
los de las series 74 y 74LS son de tecnología TIL.
Slmbolo loglco Tabla de verdad
�000: 2 compuertas NOR de 3 entradas y un B a
:)D-a
A
inversor.
4002: 2 compuertas NOR de 4 entradas. o o o
4025B, 7427, 74LS27: 3 compuertas NOR de 3 en- o 1 1
tradas.
40788: 1 compuerta NOR de 8 entradas. 1 o 1 x:
O: A G) B
74LS260: 2 compuertas NOR de 5 entradas. 1 1 o
En la figura 62 se muestra la distribución de pi-
Ecuación lógica
Fíg. 63
tr
nes de algunos de estos chips. J::'
CEK/T- Curso práctico de electrónica digilal 49
 En la figura 63 se muestran el símbolo lógico, EXPERIMENTO 6
la ecuación y la tabla funcional de una compuerta
XOR. La expresión "Q=A@8" puede leerse como
"Q es igual a A o 8 exclusiva". La operación de
una compuerta XOR es análoga a la del circuito eléc- Operación de la compuerta XOR
trico mostrado en la figura 64. Los interruptores A
y 8 simulan las entradas y la lámpara Q la salida.
Objetivo
• Verificar experimentalmente la operación de las 4
compuertas XOR del circuito integrado 40708.

Ma/eriales necesarios
1 Circuito integrado 40708 (4 compuertas XOR
CMOS de dos entradas).
3 Diodos emisores de luz o LED.
Fig. 64 3 Resistencias de ixn, 1/4 W.
2 Extensiones de caimán, una roja y una negra, o
un conector para batería de 9 V.
Los interruptores A y 8 están acoplados me- 12 Puentes de alambre telefónico #22 ó # 24 de
cánicamente a los interruptores A y 8 de modo que 8 cm de longitud.
cuando A se cierra entonces A se abre y viceversa. 1 Protoboard.
Lo misjpo puede decirse del interruptor 8 con res- 1 Fuente de poder de 9V ,300 mA (kit CEKIT
Kl 1) o una batería alcalina de 9 V.
pecto al B.
Cuando los interruptores A y 8 están ambos ce-
rrados o ambos abiertos la lámpara no prende. En Procedimiento
cambio, cuando uno de ellos, por ejemplo el A, está
abierto y el otro, 8, está cerrado, entonces la lám- Paso l. Arme el circuito de la figura ElO sobre su
para se enciende. protoboard. Conecte a tierra todas las entradas no
utilizadas.
Circuitos integrados con compuertas XOR
Revise el circuito y corrija los posibles errores
En la figura 65 se muestran los diagramas de pi- de montaje antes de conectar la batería o la fuente.
nes de los circuitos integrados TIL-7486, 74LS86 Observe todas las precauciones de manipulación de
y 74LS386 y CMOS 74C86, 40308 y 40708. Ca-
los dispositivos CMOS.
da uno de estos dispositivos incorpora 4 compuer-
tas XOR independientes en una misma cápsula de Paso 2. Complete la tabla E6 observando el nivel
14 pines. lógico resultante en la salida Q cuando se aplican las
combinaciones de niveles altos (I's) y bajos (O's)
en las entradas A y 8.
Compuertas XOR Integradas . Un LED encendido indica la presencia de un 1
7486, 74LS86 4030,40708, 74LS386 lógico en un punto y un LED apagado la presencia
de un O.
Paso 3. Compare sus resultados con los obtenidos
en experimentos anteriores, relacionados con otras
compuertas, y obtenga sus propias conclusiones.
Paso 4. Desconecte la fuente de alimentación y re-
pita el experimento con cada una de las 3 compuer-
tas XOR restantes. No olvide conectar a tierra las
entradas no utilizadas.

Este último paso le permitirá comprobar si todas

Fig. 65
las compuertas del circuito integrado 40708 están
operando correctamente.
50
 Circuito experimental XOR

9V-+ • 0000 00 00 00000 00000 0000

0000 oo oo o oo 00000 ooo

IC1: 40708

Entrada A
Entrada B

i>
{j
(A) (B) l'."íg E10

Compuerta XNOR
Entradas Salida
Sfmbolo lógico Tabla de verdad
A B a :AG)B
o o A e Q

o o 1
o 1
o 1 o
1 o 1 o o
1 1 1 1 1
Tabla E6 .
Ecuación lógica Fig. 66 V

g
,•,:,.,,· ••••,• , '7 ••

COMPUERTAS NOR EXCLUSIVAS O XNOR

La operación de una compuerta XNOR es aná-
Una compuerta NOR exclusiva o XNOR opera loga a la del circuito eléctrico mostrado en la figura
en forma exactamente opuesta a una compuerta 68. Los interruptores A y B representan las entrada
XOR, entregando una salida baja cuando una de de la compuerta y la lámpara Q su salida. Los in-
sus entrada es baja y la otra alta, y una salida alta terruptores A y B están acoplados de la misma for-
cuando sus entradas son ambas altas o ambas bajas ma que en el circuito XOR (ver nota página 39).

Es decir, una compuena XNOR indica, median-

te un 1 lógico en su salida, cuándo las dos entradas
tienen el mismo estado. Esta característica la hace Circuito lógico equivalente XNOR �;,:

:�ª'
ideal para su utilización como verificador de igual-
dad en comparadores y otros circuitos aritméticos
En la figura 66 se muestran el símbolo lógico y
la tabla funciQil& de una compuerta XNOR. La XOR NOT
expresión "Q=AE9 B" puede leerse como "Q es igual
a A o B exclusiva negada".

Para efectos prácticos, una compuerta XNOR a

es igual a una compuerta XOR seguida de un
inversor. En la figura 67 se indica esta equivalencia
y se muestra un circuito lógico de compuertas
ANO, OR y NOT que opera exactamente como una Fig 67 J::
•,.;;:,•,,,,,•,,•,•.;•
compuerta XNOR.
CEK!f- Curso práctico de electrónica digital 51
 Circuito eléctrico XNOR Interruptor de toque
PA: amplificador i;

---· de potencia �

PA
,.

Carga

Entradas Fig. 68 Fig 7

,,•,:,:v• ...,

Cuando los interruptores A y 8 están ambos través de la piel. Como resultado, la salida se hace
cerrados o ambos abiertos, la lámpara se enciende. alta y el amplificador de potencia energiza la carga.
En cambio, cuando uno de ellos, por ejemplo el A,
está abierto y el otro, 8, está cerrado, entonces la La entrada 8 puede utilizarse para habilitar o in-
lámpara no se enciende. hibir la operación del interruptor. Con la entrada B
en alto, el circuito opera como un interruptor de to-
Circuitos integrados con compuertas XNOR que. Con la entrada 8 en bajo, la carga permanece
constantemente energizada.
En la figura 69 se muestra la configuración de
pines del circuito integrado 40778. Este dispositivo Esta aplicación se puede implementar en la prác-
CMOS contiene 4 compuertas XNOR independien- tica utilizando como amplificador de potencia un re-
tes en una misma cápsula tipo DIP de 14 pines. lé de estado sólido (SSR), un triac o una interface
similar. La forma de controlar cargas de potencia
mediante circuitos lógicos se explica en la lección 8.

Oscilador de audio controlado

En la figura 71 se muestra un circuito que pro-
duce un tono audible de 1 KHz en un parlante. Uti-
liza las 4 compuertas NOR de un circuito integrado
40018. La frecuencia se puede aumentar disminu-
yendo el valor de Cl o viceversa. Si el parlante se
sustituye por un LED, el circuito se convierte en
una-luz intermitente.
Voo:3·1SV Fig. 69 Las compuertas C y D, conectadas en paralelo,
configuran lo que se denomina un buffer o am-
plificador de corriente.
CIRCUITOS DE APLICACION
Los buffer son necesarios para impulsar cargas
A continuación mostraremos algunos circuitos que, como el parlante, exigen más corriente de la
prácticos de aplicación de las compuertas estudiadas que una salida lógica puede suministrar.
en esta lección. Describiremos, entre otros, un inte-
rruptor de toque, un oscilador de audio, un ampli- Importante: No conecte compuertas TrL comunes
ficador de voltaje y un detector de humedad. en paralelo con la intención de obtener mayor
capacidad de corriente porque puede destruirlas. La
Interruptor de toque configuración amplificadora de corriente mostrada
en la figura 71 sólo es posible con compuertas
El circuito de la figura 70 permite conectar o des- CMOS o con compuertas TIL de colector abierto.
conectar una carga de potencia por contacto de la
piel con dos puntos metálicos "a" y "b" muy pró- La entrada habilitadora (E) controla la op�
ximos. Utiliza una compuerta NANO 401 lB. ración del circuito en forma automática. Cuando E
es de nivel bajo (OV), el oscilador opera y emite un
Cuando se tocan con un dedo los puntos de con- tono. Cuando E es de nivel alto (9V), el oscilador
tacto, la entrada A de la compuerta recibe un bajo se bloquea. Esta característica permite utilizar el
por efecto de una corriente muy débil desarrollada a oscilador como alarma.
52
 Oscilador de audio controlado
+9V
500Hz-1 KHz A, B, C, O: CI 4001
.nnn.
(Habilitador)
E 4
-------: � 2200

1"
®\
C1 Parlante
R2 R1
1 M 100 K .01 µF an LEO
! \'>.
Fig. 71 �
·"' • • Y. ,;,;,,,,,,,,,,,','(,,•'•,•,•,•,•'•' .,,•,,,,,•,:, ")i:: >: . w. •,:,:.:::,

Interruptor conmutable logo de la figura 73B. Este último utiliza el popular

circuito integrado 741, un amplificador operacional
En la figura 72 se muestra un circuito que per- de bajo costo.
mite conectar o desconectar una carga de potencia
(por ejemplo el motor de una máquina) desde dos El amplificador operacional es un dispositivo aná-
puntos diferentes. Utiliza una de las 4 compuertas logo muy versátil que reúne las características de un
XOR de un circuito integrado 40708. amplificador ideal: alta ganancia de voltaje, alta
impedancia de entrada, baja impedancia de salida y
excelente respuesta de frecuencia. Se utiliza como
oscilador, comparador, etc., y es el elemento básico
Interruptor conmutable de la mayoría de circuitos análogos.
PA: Amplificador
de potencia Los amplificadores CMOS sustituyen a los am-
plificadores operacionales en muchos casos. Las
+ ventajas claves de los amplificadores CMOS son su
9V=. conveniencia, su simplicidad, su alta impedancia de
entrada y su buena respuesta de frecuencia. Esta
última se extiende por encima de 1 MHz.

En los circuitos de las figuras 73A y 73B, la �a-

Fig. 72
1 nancia de voltaje A V (cantidad de veces que recibe
,..;.:,,·;.:,:,:,:,:,;,,,,,,,, ·.i! amplificación la señal de entrada) depende de los
valores de las resistencias Ri y R2 como se indica.
Con los dos interruptores remotos S 1 y S2 ce- Por ejemplo, si R2=10 MQ y RI=l MQ, la
rrados o abiertos, la salida de la compuerta es un al- ganancia de voltaje es AV=l0/1=10: si se aplica a la
to y el motor no se energiza. Cuando uno de ellos entrada una señal de 100 mV, se obtiene a la salida
está abierto y el otro cerrado, la salida de la com- una señal de lOx 100 mV=lOOO mV, es decir de 1 V;
puerta es alta y el amplificador de potencia energiza si se aplica una señal de 200 mV se obtiene una
el motor. señal de 2V, y así sucesivamente.

Amplificador de voltaje CMOS El voltaje de entrada (Vin) debe elegirse de modo

que el voltaje de salida (Vout) resultante no sea ma-
Además de su función básica, realizar operacio- yor que el voltaje de la fuente porque se produce dis-
nes lógicas y tomar decisiones, las compuertas torsión. La resistencia R2 se denomina resistencia
CMOS se pueden utilizar como amplificadores, os- de realimentación porque su función es tomar una
ciladores y otras aplicaciones típicamente análogas. parte de la señal de salida y enviarla a la entrada.
Esto no es posible con compuertas TTL, debido a
sus características intrínsecas. CIRCUITOS VARIOS CON COMPUERTAS
En la figura 73A, por ejemplo, se muestra el A continuación se presentan una serie de circuitos
circuito de un amplificador de voltaje CMOS uti- digitales prácticos muy variados que utilizan com-
lizando una compuerta NANO 401 lB. Su confi- puertas lógicas. Cada uno está acompañado de una
guración es similar a la del amplificador lineal o aná- breve descripción de lo que hace y cómo se utiliza.
CEKif- Curso práctico de electrónica digital 53
 Amplificador CMOS de voltaje

A) Ampllflcador CMOS B} Ampllflcador análogo

+9V
+9V

l
CD4011B

,.__3 ,...._-0(\N\/\
lVout
¡
.=:... Batería
•v
R2 R2
10M 10 M
C) El CI 741

N1 NC
2 Entrada(-) -........, + Vcc
Av• Vout -� Vout • Av x Vin • R x Vin
Vin R1 R1
Entrada (+) ---�--L...,,, Salida
-Vcc N2
Fig. 73
:::-::::·�:::::::-:;>;;.·:-··.·=·· , :· •••• •• • ::-:-· ..

Todos estos circuitos han sido plenamente com- Interruptor lógico CMOS sin rebote
probados. Armelos en su protoboard, experimente
con ellos, aprenda y diviértase.

Luz intermitente
n,...;=---.J1J1Vv---4... _r f
L (bajo) ··

En la figura 7 4, el LED parpadea a una frecuencia

de 1 Hz, determinada por los valores de Ri y Ci.
Con Cl= 0.01 µF, el circuito puede utilizarse como
trasmisor óptico de pulsos de 1 KHz.
Fig. 75

Luz Intermitente
+ SV 6+ 9V como sensor dos contactos metálicos muy próxi-
mo. Para aumentar la duración del pulso (T), incre-
mente el valor de Ct o de R3.

R1
1 M Temporizador de toque
R -.T,.._
F. 74
JL
i>--..---<> Salida
+
Interruptor lógico CMOS sin rebote 4.7µF

Dependiendo de la posición de Sr, el circuito de R1:100K I

la figura 75 entre�a un nivel de salida alto (H) o R2: 2.2 M l:
bajo (L) limpio, libre de ruido y pulsos de rebote.
Muy útil para experimentar con circuitos digitales. Fig. 76 ;:
.•·.·,,•,,•,•,•,•,1,,,,.,,,,,,,,:,,,',,,,.,,,,,, •,:, ,•. • .•

Temporizador de toque
Regulador de luz (dimmer)
El circuito de la figura 76 proporciona un pulso
de 1 segundo de duración cuando se toca momentá- En el circuito de la figura 77, el potenciómetro P
neamente con la piel un sensor táctil. Puede utilizar controla la luminosidad de la lámpara incandescente
54
L (9 V, 250 mA). Las dos secciones del 4001 y ACTIVIDAD PRACTICA N!.> 4
componentes asociados forman un oscilador. Los
transistores QI y Q2 pueden ser del tipo 2N3904 y
los diodos Di y D2 del tipo 1N4004 o similares. Construcción del módulo l. Parte 3
En esta actividad instalaremos la resistencia R3 y
Regulador de luz (dlmmer) el LED 03 del módulo 1. Localice estos componen-
tes en el diagrama de la figura A 1. D3 visualiza el
! A, B: CD4001! + 9V estado lógico (1 ó O) de la señal aplicada a la entra-
da IN3 y R3 protege la entrada del inversor C con-
tra descargas electrostatícas.

Componentes y herramientas necesarios

1 diodo emisor de luz (LED). D3.
1 resistencia de 1 KQ. R3.
1
1 circuito impreso CEKIT ED-1. PCl.
Fig. 77 �� 1 cautín de baja potencia (15 a 35 W).
1 cortafríos o pinza de corte.
1 pinza de puntas planas.
Detector de humedad de plantas Soldadura de estaño 60/40.
El circuito de la figura 78 permite determinar cuán- Procedimiento
do el suelo que rodea una planta está escaso de agua
o seco y cuándo tiene la cantidad apropiada (húme- Tome el LED D3 y la resistencia R3. Instale y
do). Las puntas de prueba pueden ser dos alambres suelde estos componentes en la tarjeta de circuito
desnudos de cobre de 10 cm de longitud separados impreso como se muestra en la figura A6. Identifí-
1 cm. El LED 1 se prende cuando la planta está seca quelos de la misma forma que en la actividad 2. Des-
y el LED2 cuando la planta está húmeda. pués de cortar los terminales sobrantes de R3 y 03,
consérvelos: le servirán para insertar el módulo.

Monitor lógico# 3
"AGUA"
LE01 EO- MODULO 1
CHO

A,B:40118 +
.=...gv C04011

,
ClEK�T
,Y

Puntas de "OK"
prueba
Fig.A6

I• IQ <""4
Tenga siempre presente que soldar bien es un
lcm
arte. Las causas por las cuales un proyecto no fun-
ciona se deben muchas veces a conexiones mal sol-
dadas: demasiada o muy poca soldadura; cautín o
F' . 78 soldadura de mala calidad; soldaduras frías, etc.

Las herramientas para soldar componentes elec-

Para calibrar el circuito, conecte la batería e in- trónicos vienen en una gran variedad de estilos,
troduzca suavemente las puntas de prueba en una tamaños y formas. Las más conocidas son las pisto-
matera que contenga una planta próxima a necesitar las (para trabajos eléctricos) y los cautines, tanto de
agua. Gire el potenciómetro Rl hasta que el LED2 temperatura fija como controlada.
("OK") justamente se encienda y retrocédalo un po-
co hasta que justamente se apague. El LEDl Existen varios tipos de puntas para cautín que
("AGUA") debe encenderse. se adaptan a diferentes necesidades.
CEKII'- Curso práctico de. electrónica digital 55
Lección 06
Compuertas especiales

-Compuertas de tres estados Compuertas tri-state comunes

-Compuertas de colector abierto
-Compuertas Schmiu-trigger Inversor activo alto Inversor activo bajo
¡)¡

-Compuertas buffer i¡.•.

Salida Salida -1
�,-...;�
.,·
En esta lección estudiaremos una serie de com-
puertas especiales desarrolladas por los fabricantes
de circuitos integrados para resolver ciertos proble-
mas y cubrir algunas necesidades que se presentan
con frecuencia en el diseño de sistemas digitales.
Analizaremos principalmente las compuertas
con salidas de tres estados, las compuertas con sali-
das de colector abierto, las compuertas con entradas

�:
Schmitt-trigger, y los buffers. Tcx:los estos dispositi-
vos son ampliamente utilizados en toda clase de Buffer activo alto Buffer activo bajo
equipos digitales.
COMPUERTAS DE TRES ESTADOS
Las compuertas de tres estados son un tipo es- ... :· ._.::-::::-·::-.. )·�-:::
1 "0" Fig. 79
:: ·.·.·:-:::::::::�< .. �
pecial de dispositivos lógicos que además de los
dos estados comunes (alto y bajo ó 1 y 0) pueden
proporcionar un tercer estado de salida llamado Hi- Cuando la entrada de inhibición se activa, la sali-
Z o de alta impedancia, similar a un circuito abierto. da se sitúa en el estado de alta impedancia. Mientras
esta entrada no esté activada, el dispositivo desa-
Como hemos visto hasta el momento, los circui- rrolla su lógica normal. La entrada de inhibición se
tos lógicos digitales responden a dos estados: el alto activa con un O ó un 1 dependiendo del diseño.
ó 1 lógico y el bajo ó O lógico. En un dispositivo
TTL, por ejemplo, una entrada o una salida deter- La figura 80 muestra en forma simplificada có-
minada sólo podrá estar a un nivel alto entre 2.4 V mo trabaja un dispositivo lógico de 3 estados. Para
y 5 V o a un nivel bajo entre O V y 0.8 V. Cualquier afianzar mejor los conceptos que se explican a conti-
otro nivel de voltaje es inválido. nuación, le sugerimos montar este circuito sobre su
protoboard. Sólo necesita dos interruptores, 4 resis-
Existen situaciones donde es deseable desconec- tencias y un LED.
tar o aislar e1 terminal de salida del resto de la cir-
cuitería interna con el fin de lograr que ese punto
quede libre o flotante, es decir, que no esté ni en
alto ni en bajo. La solución a ese problema es la Cómo trabaja un dispositivo trl-state
llamada Lógica de tres estados o Lógica tri-state ®. + 5Vó+ 9V
Los dispositivos lógicos de tres estados tienen R3
tres niveles de salida llamados alto, bajo y desconec- R1 10 M Entrad� alidaa
tado. Este último se denomina también estado de 100 O (A) (Q)
A
alta impedancia o estado Hi-Z. Tri-state es una mar- r --, r- - � Habilitador
ca registrada de National Semiconductor. IH I ON I (B)
L1- -·<. .J>t-l�L�
I __�!:.J 11-c
º o F...!-J
F �-.-o Sa da
�
En la figura 79 se muestran los símbolos utili-
zados en los circuitos lógicos digitales para repre-
sentar las compuertas tri-state (léase "triestéit") más 10�
Salida
comunes y se resume la operación de los inversores "=" A
de este tipo. Todos los dispositivos tri-state se carac-
terizan por poseer una entrada de control adicional Fig. 80 i
llamada habilitador o línea de inhibición. ,,:,:-J::

56
 El interruptor A representa la línea de entrada, el Buses de un sistema con microprocesador
interruptor B la línea de inhibición y el LED Q el es-
tado de la salida. Las resistencias Rt y R2 son de
un valor muy bajo. R3 es una resistencia de alto va-
lor. En este caso, Rl=R2=100.0. y R3=10 M.O. R4
limita la corriente a través del LED.
En condiciones normales, con el interruptor B
cerrado, el interruptor A suministra un alto ( +5V) a
la salida a través de R 1 cuando está en la posición
"H", y un bajo (OV) a través de R2 cuando está en direcciones
la posición "L". En el primer caso el LED se en- Bus de control
ciende y en el segundo se apaga.
Fig. 81,
La función tri-state la provee el interruptor B.
Cuando B está cerrado ("on"), el terminal de salida
queda conectado a la salida del interruptor A y el niza la operación de todo el sistema y el tercero trae
circuito opera tal como se ha descrito. El estado de o lleva datos desde o hacia la memoria.
la entrada se refleja a la salida.
Circuitos integrados con compuertas tri-state.
Cuando B está abierto ("off'), el terminal de sa-
lida queda aislado o desconectado de la entrada a tra- Los siguientes son algunos ejemplos de circui-
vés de una resistencia muy alta, de valor R3. La sali- tos integrados TIL y CMOS que contienen com-
da ignora lo que sucede en la entrada y viceversa. puertas con salidas tri-state. Los dispositivos de las
El LED no se enciende porque la corriente que series 40 y 45 son de tecnología CMOS y los de las
circula por él es muy débil o no la hay. series 74, 74LS y 74S son de tecnología TIL. Las
compuertas buffer se estudian más adelante, en esta
Sin embargo, esto no implica que la salida esté misma lección.
en bajo. En realidad, bajo esta condición de alta im-
pedancia, la salida no está ni en alto ni en bajo: está 74125, 74LS125: 4 buffers no inversores activos
flotando. Podemos aplicar externamente un alto o en bajo.
un bajo al punto de salida y él adoptará el estado 74126, 74LS126: 4 buffers no inversores activos
que le impongamos, sin que el resto del circuito se en alto.
entere ni se prcxluzca una situación anormal. 748134: 1 compuerta NAND de 12 entradas activa
en bajo.
El LED simplemente indicará el estado lógico de 74C240, 74LS240: 8 buffers inversores Schmitt
la señal externa. Por ejemplo, si conectamos la sa- trigger activos en bajo.
lida a +5V (nivel alto), el LED se prende y si lo 74LS241: 8 buffers no inversores Schmitt trigger
conectamos a tierra (nivel bajo) se apaga. En otras activos en alto.
palabras, bajo el estado Hi-Z pcxlemos utilizar libre- 74C244, 74LS244: 8 buffers no inversores Schmitt
mente la salida de un dispositivo tri-state sin que se trigger activos en bajo.
afecte el circuito. 74365, 74LS365, 74367, 74LS367: 6 buffers no
inversores activos en bajo.
Esta característica hace los dispositivos tri-state 74366, 74LS366, 74368, 74LS368: 6 buffers inver-
muy útiles en aplicaciones donde se necesita tras- sores activos en bajo.
ferir permanentemente información entre diversos
puntos de entrada y de salida utilizando la mínima En la figura 82 se muestra la configuración de
cantidad posible de líneas de comunicación. Un pines de algunos de estos chips.
ejemplo muy común son los buses en los sistemas
con microprocesadores (figura 81). Los circuitos integrados 74368 y 74LS368, por
ejemplo, contienen 6 inversores con salidas de tres
Un bus es un conjunto de líneas digitales que estados comandados por dos líneas de control o in-
transportan una información común. En los sis- hibición Gt y G2. La línea Gt controla la ope-
temas de microprocesador todo el flujo y control de ración de los 4 primeros inversores y la línea G2 la
información se realiza a través de tres buses tri-state de los 2 restantes (figura 83).
llamados 'de datos', 'de direcciones' y 'de control'.
En condiciones normaies, con G 1 ó G2 en bajo
El primero intercambia datos entre el micropro- (0), cada una de estas compuertas se comporta co-
cesador o CPU, la memoria y los puertos de mo un inversor convencional. Cuando Gt ó 02 es-
entrada/salida (J/0); el segundo controla y sincro- tán en alto (1), las salidas respectivas entran al esta-
CEKII'- Curso práctico de electrónica digital 51
 Compuertas trl-state Integradas das con compuertas sencillas de una o dos entradas.
74125, 74LS12SA 745134 Esta aplicación se conoce en electrónica digital co-
--16 mo lógica alambrada ANO.
Vcc
2 15
2 Para comprender cómo opera una compuerta de
3 14 colector abierto es importante conocer primero
4 13 cómo está estructurada internamente una compuerta
5 12 TTL común. Tomaremos como ejemplo el disposi-
tivo digital más simple: un inversor.

En la figura 84 se muestra el circuito interno de

uno de los 6 inversores que constituyen el circuito
integrado TTL 7404. Este consiste básicamente de
74C:Z44, 74LS244 4 resistencias, 4 transistores NPN y 2 diodos. Los
74367, 74LS367 transistores Q3 y Q4 son los transistores de salida
del circuito.

Inversor TTL convencional 7404

R4
1300

Entrada
(IN) �,-.....e
Fig. 82
01
�·
do de alta impedancia (Hi-Z) y se aíslan eléctrica- �
:�

mente del resto del sistema. Fig. 84 f

Observe que Q3 y Q4 están conectados en serie

Buffer trl-state Inversor 74LS368 entre el positivo de la fuente y tierra. Cuando uno
de ellos conduce ("on") el otro se bloquea ("off') y
Entradas Salida viceversa. Esta disposición de transistores, típica de
A G a la mayoría de dispositivos TIL, se denomina salida
totem-pole o de poste totémico.
o o 1
1 o o La,,configuración totem-pole es ampliamente uti-
X 1 Hi-Z lizada en circuitos integrados digitales porque, entre
otras cosas, permite que puedan operar a muy altas
X: O 6 1 velocidades. Sin embargo, presenta un inconvenien-
G1 A Fig. 83 te: no se pueden conectar dos o más salidas totem-
,;,;,;;:,:-» 1,·.:,;,•.;;:,;,:,:-:,:•:,:·:·:·:,;,;,;,:,:.:,:·:·:·:·:·:·:·:·:-·,:.•. � ... 'i)'}}',;.;,:,,,.;,;,:,;.•,••,;,,,·.¡.; • •'•'• ..... "- pole a un mismo punto porque se puede producir
una condición de cortocircuito.
COMPUERTAS DE COLECTOR ABIERTO En la figura 85 se ilustra gráficamente lo que su-
cede. El inversor A tiene aplicado un alto en su en-
Las compuertas de colector abierto son una va- trada y por consiguiente tiende a imponer un bajo
riante técnica de las compuertas TTL comunes. Se (OV) en la salida. Al mismo tiempo, el inversor B
caracterizan, entre otras cosas, por manejar voltajes tiene aplicado un bajo y tiende a imponer un alto
de salida superiores al de alimentación y porque se (5V). ¿Qué puede resultar de este conflicto?
pueden conectar en paralelo.
El resultado neto de lo anterior no es un alto ni
Se utilizan también como amplificadores de un bajo ni un estado intermedio en la salida: es un
corriente y para formar compuertas de varias entra- cortocircuito entre el positivo de la fuente y tierra.
58
 Salidas totem-pole en paralelo Sin resistencia de pull-up, la salida quedaría flo-
tante, es decir no sería alta ni baja. La función de
+SV Rp es permitir que esta salida pueda ser alta ( +5V)
o baja (OV) en un momento dado.
El valor de Rp debe elegirse de modo que no se
exceda la máxima corriente admisible por Q3 (=15
rnA). Típicamente, Rp fluctúa entre 1500 y 1 Kn.
Fig. 85 Cuánto menor sea su valor mayores son la velo-
cidad de operación y el consumo de potencia
Aunque en la mayoría de los casos se prefiere
De esta manera circulará una corriente muy alta utilizar dispositivos con salidas en totem-pole, los
a través de los transistores de salida de ambos in- dispositivos de colector abierto tienen algunas venta-
versores y lo más probable es que se destruyan. jas notables. Estas son algunas de ellas :
La solución a este problema es utilizar salidas • Pueden manejar directamente LED, displays,
de colector abierto. En la figura 86 se muestra la ver- relés y otros componentes y circuitos externos que
sión de colector abierto del inversor de la figura 84 consumen más corriente de la que una compuerta co-
y los símbolos utilizados en los circuitos digitales mún puede suministrar.
para representar este tipo de dispositivos. Observe
que se ha eliminado la etapa de salida supenor (R4, • Pueden conectarse directamente entre sí varias
Q4 y D2) y el terminal de salida ha quedado al aire. salidas para aumentar la capacidad de corriente.

• Pueden manejar voltajes de salida más altos

que el voltaje de alimentación. Las compuertas con
Inversor TTL de colector abierto 7405 esta característica se denominan de alto voltaje. Al-

-f>-- p-- �
gunas, como el CI 7406, manejan hasta 30 V y
>)
otras, como el CI 7416, manejan hasta 15 V.

+V Importante: todos los dispositivos TTL con sa-

+ sv ...---4t-----. e¡> lidas de colector abierto requieren resistencias ex-
1
�Rp
ternas de pull-up para operar correctamente. Esto
no es necesario en las compuertas con salidas totem
1
pole como la mostrada en la figura 84 y las que se
Entrada han descrito y utilizado en el curso.
Salida

Lo anterior no implica necesariamente que dos

01 salidas totem-pole no se puedan conectar entre sí,
es decir, en paralelo. Esto se puede hacer mientras
las entradas correspondientes también estén conec-
tadas en paralelo. Así se garantiza que las salidas
Rp: Resistencia de pull-up o de arrastre tengan siempre el mismo estado.
OC: Open - collector (colector abierto) Fig. 86
En la figura 87 se ilustra el concepto anterior.
El circuito así formado es un amplificador de co-
rriente o buffer. Permite controlar dispositivos que
El diamante subrayado (Q) es el signo gráfico consumen corrientes altas como parlantes, bobinas
recomendado por el ANSI (Instituto Nacional de de relé, lámparas, etc. Recuerde que el 7 404 no es
Estándares Americano) y el IEEE (Instituto de Inge- una compuerta de colector abierto
nieros Eléctricos y Electrónicos) para denotar un dis-
positivo de colector abierto.
Para que el circuito de la figura 86 pueda operar Inversores totem-pole en paralelo (buffer)
como un inversor se necesita conectar entre la salida
(colector de Q3) y el positivo de la fuente una resis- 2
tencia externa Rp como se indica. Entrada Salida
4
Este componente se denomina comúnmente re- A, B: 7404 Fig. 87 j
sistencia de arrastre o de pull-up (léase "pul-ap'') y
es indispensable para la operación del circuito.
CEKII- Curso práctico de electrónica digital 59
Circuitos integrados con compuertas de colector En el siguiente experimento usted verificará có-
abierto mo trabajan las compuertas de colector abierto en la
práctica, utilizando un circuito integrado 74LS05.
Los siguientes son algunos ejemplos de circui-
tos integrados TIL que contienen compuertas con Comprobará además una aplicación muy impor-
salidas de colector abierto. Todos operan a +5V pe- tante de las compuertas de colector abierto: la lógica
ro la mayoría pueden manejar voltajes de salida su- alambrada o extendida, una técnica para realizar fun-
periores a este valor. El 7 406, por ejemplo, puede ciones lógicas relativamente complejas utilizando
manejar hasta 30 V. compuertas de colector abierto. Los principios de la
lógica alambrada se explican a continuación.
7401,74LS01,7403,74LS03,7409,7426,
74LS26, 7438, 74LS38, 7439: 4 compuertas La operacián AND alambrada
NANO de dos entradas.
7405, 74LS05, 7406, 7416: 6 inversores. Cuando se unen entre sí las salidas de dos o más
7407, 7417: 6 buffers no inversores. compuertas de colector abierto, el punto común de
7412, 74LS12: 3 compuertas NAND de 3 entradas. interconexión trabaja como una compuerta AND de
7415: 3 compuertas AND de 3 entradas. varias entradas. Este modo de operación de las
7422: 2 compuertas NAND de 4 entradas. compuertas de colector abierto se denomina, en
7433: 4 compuertas NOR de dos entradas. lógica positiva, AND alambrada..
74136, 74LS136: 4 compuertas XOR.
74LS266: 4 compuertas XNOR. En la figura 89, por ejemplo, se muestra la for-
ma de obtener una compuerta AND alambrada de
En la figura 88 se muestra la configuración de seis entradas utilizando tres compuertas AND de
pines de algunos de estos chips. Para los demás, le dos entradas de colector abierto. En la salida Q se
sugerimos consultar cualquier manual de fabrican- obtiene la operación AND de las salidas QI, Q2 y
tes de circuitos integrados digitales (ECG, NTE, Q3. V eámos por qué.
RCA, National, Texas, Motorola, etc.).

Compuerta AND alambrada

Compuertas de colector abierto Integradas �
«
7426, 74LS26 7405,74LS05 +SV �
• V<X 14 1 Vcc 14 A
'·

01 = A• B
2 13 2 13 B
3 12 3 12 e 02: C· O \l: 01 • 02 • 03
Salida
4 11 11
o O:ABCDEF
4
E 03 = E• F
5 10 5 10 F
6 9 6 9
7 8 8 � : Compuenas de colector abierto
GND 7 GND Fig 89 ..

7407, 7417 74LS268

1
• 14 1
• Vcc 14
Cuando las salidas Qt, Q2 y Q3 son todas de
nivel alto, en el punto común de salida Q tendremos
2 13 2 13 necesariamente un nivel alto. Cuando cualquiera de
estas salidas es un nivel bajo, el punto Q queda
3 12 3 12 conectado a tierra y por tanto es también de nivel
bajo. Este comportamiento es, por definición, el de
4 11 4 11 una compuerta AND de tres entradas.
5 10 5 10
Puesto que cada uno de los puntos QJ, Q2 y Q3
6 9 6 9 corresponde a la salida de una compuerta AND de
dos entradas, el circuito en su totalidad opera como
7 GND 8 7 GND 8
una compuerta AND de seis entradas. La conexión
F .88 AND alambrada se utiliza frecuentemente para rea-
tizar operaciones lógicas de varias entradas.
60
 EXPERIMENTO 7 Entradas Salida
A B e Q
Operación de una compuerta de colector o o o
abierto o o 1

Objetivos o 1 o
o 1 1
• Verificar la operación de una compuerta de o
colector abierto.
1 o
1 o 1
• Analizar una compuerta de lógica alambrada, 1 1 o
obtenida mediante inversores de colector abierto.
1 1 1
Materiales necesarios Tabla E7

1 Circuito integrado 7405 ó 74LS05 (6 inversores

TTL de colector abierto). para obtener un alto ó 1, y a tierra (GND) para ob-
2 diodos emisores de luz o LEO. tener un bajo 6 O. Utilice el monitor lógico para
2 Resistencias de 1 KQ, 1/4 ó 1/2W. verificar el estado de las entradas A, B y C y de la
1 Fuente regulada de 5V, 1 A con conectores. salida Q.
1 Protoboard.
Puentes de alambre telefónico. Observe también lo que sucede cuando las entra-
das A, B y C están al aire. Notará que el LED DI se
Procedimiento enciende indicando la presencia de una corriente de
salida. Esto equivale a un O lógico en el punto Q.
Paso l. Arme sobre el protoboard el circuito de la
figura El 1. RI actúa como resistencia de pull-up y Paso 3. Si usted ha realizado correctamente el paso
el LED DI como monitor de la corriente de salida. anterior y analiza detenidamente la tabla de verdad,
El circuito formado por la resistencia R2 y el LED notará que es la misma de una compuerta NOR de 3
D2 es un monitor lógico de voltaje que permite entradas. Es decir, el circuito de la figura Ell es
verificar el estado de las entradas A, B y C y de la una compuerta NOR de 3 entradas obtenida por ló-
salida Q. gica alambrada.
Paso 2. Complete la siguiente tabla de verdad co- La lógica alambrada es una aplicación muy
nectando cada entrada al positivo de la fuente (+5V) importante de las compuertas de colector abierto.

Circuito experimental de colector abierto

+sv Al punto de prueóe

¡
Monitores lógicos • 0000 00 00000
•00000 00 00000
Al punto
de prueba
R2
1 K
Entrada A
LEO
02
Entrada 8

LEO Entrada e
02
,_..,--

IC1D
�

IC1 A,
-
e, e, D: 7405 / 74LS05 A B C

•• .-· •••• <: •• • /•.....-:.;.;.;.->:::::::::-'.¿ •••

Fig.E11
j
CEKlf- Curso práctico de electrónica digital 61
COMPUERTAS SCHMITI'-TRIGGER go de que el circuito se vuelva inestable y genere
falsas señales de salida.
Las compuenas Schmltt-trigger (léase "esmit-
triguer") son dispositivos que se utilizan para con- Lo mismo puede ocurrir si la señal de entrada
vertir señales imperfectas, lentas o con ruido en se- no es una onda cuadrada o tiene ruido. La solución
ñales digitales bien definidas, rápidas y sin ruido a este problema es utilizar compuenas Schmitt-
(figura 90). Realizan las mismas funciones lógicas trigger.
de las compuertas comunes pero poseen ciertas ca-
racterísticas distintivas especiales. Las compuertas Schmitt-trigger operan como
compuertas comunes, pero se caracterizan por po-
seer una propiedad llamada histéresis que las hace
inmunes al ruido y les permite trabajar con señales
Aplicaciones de las compuertas schmltt-trlgger digitales no ideales. Una compuerta Schmitt-trigger
entrega siempre una onda cuadrada a la salida, sin

o--5>-.n. o--5>-
Restauración de pulaoa Conformación de ondH . importar la forma de onda de la señal de entrada.
JUl. En la figura 92 se muestran los símbolos uti-
lizados en los circuitos lógicos digitales para repre-
sentar los dispositivos Schmitt-trigger más comu-
Ellmlnaclón de ruido• Detección de umbra lea nes. El signo ( u.) dentro del símbolo de una com-
�Jl.-.fl;;ft�JUL puerta significa siempre que se trata de un dispo-
sitivo Schmitt-trigger.
Fig. 90

Sfmbolos de dispositivos schmltt-trlgger

Las características de las compuertas Schmitt-
trigger las hacen muy útiles en numerosas aplica- Buffer lnveraor

-0>-
ciones en donde se presentan problemas con seña-
les mal definidas, distorsionadas o ruidosas. Conoz-
camos entonces por qué se emplean estos disposi-
tivos y cómo operan. -8>-- NAN D
Por su misma naturaleza binaria, los circuitos di-
gitales operan eficientemente cuando son manejadas
por señales de entrada perfectamente cuadradas. En
--& Fig. 92 �
una señal digital ideal, los estados alto y bajo deben . ..... � . '• ......
estar bien definidos y la transición de un estado al ., ""
otro debe ser instantánea (figura 91).
La característica de histéresis significa que los
dispositivos Schmitt-trigger sólo responden cuando
los voltajes aplicados a sus entradas superan unos
Señales digitales valores límites prestablecidos, llamados umbrales.
En la figura 93 se muestra en forma simplificada có-

r �!�":
Ideal Real
mo trabaja un inversor Schmitt-trigger.
de Flanco de
)
bajada A,o
� Alto
J
Cómo trabaja un Inversor schmltt-trlgger
-{3:>o-vsal
Bajo Bajo Bajo I Vent
d Vsal
Alto Alto -+I tr 14-
�b
tr: tiempo de subida
tf: tiempo de bajada Fig. 91
� ., ., .. � \ Vent
••' •• ,•:•',','-t•, ,:·
1
VTL VTH
Si una entrada, debido a la lentitud de la señal Curva da hlstéresla
aplicada, permanece durante algún tiempo indecisa Fig. 93
f
entre los niveles alto y bajo válidos, se corre el ries-
62
 La curva de histéresis muestra cómo se compor- Compuertas schmltt-trlgger Integradas
ta el voltaje de salida de la compuerta con respecto
al voltaje de entrada. Supongamos que la entrada es- 40938 74132, 74LS132
tá en bajo (OV), en consecuencia, la salida está en al-
to (5V). Esta situación corresponde al punto "a" en • • Vcc 14
la curva.
2 --13
A medida que aumenta el voltaje de entrad�, el 3 12
voltaje de salida permanece constante, es decir en
alto (5V) hasta que alcanza un valor VTH en el 4 11
punto "b"'. Cuando esto sucede, el voltaje de salida
5 ----10
comienza a descender, haciéndose bajo (OV) cuan-
do el voltaje de entrada supera ligeramente el valor 9
límite VTH (punto "e").
7 8
A medida que disminuye el voltaje de entr�, 7414, 74LS14, 74C14 7413, 74LS13
el voltaje de salida permanece constante en bajo
(OV) hasta que alcanza un valor V1L en el punto
"d". Cuando esto sucede, el voltaje de salida co- 14 1 Vcc 14
mienza a aumentar, haciéndose alto (5V) cuando el 13 2 13
voltaje de entrada cae ligeramente por debajo del
valor límite VTL (punto "a"). 12 3 12

....i....1-1-11
En resumen, la salida sólo cambia de estado
cuando el voltaje de entrada supera el umbral su- 10
perior (VTH) o cae por debajo del umbral inferior
9
(V1L). La diferencia de voltaje entre VTH y VTI. se
denomina voltaje de histéresis (VH).
-- 8 7 GND
Los valores típicos de VTH y V1L para dispo-
+V
sitivos TTL y CMOS son los siguientes:
Series TTL 74 y 74LS :
VTH= 1.6V y VTL= 0.8V.
R
Series CMOS 40, 45 y 74C (utilizando una ten- Oscilador'
sión de alimentación de +9V): Convertidor de onda gatlllado
Mno a onda cuadrada Fig. 94
VTH= 5.8V y VTL= 3.8V

zan en conformadores de formas de onda, detec-

Circuitos integrados con compuertas Schmitt- tores de flancos, temporizadores, circuitos de retar-
trigger do, osciladores, etc.
Los siguientes son algunos ejemplos de circui- El circuito integrado 4093B, por ejemplo, con-
tos integrados TIL y CMOS que contienen com- tiene 4 compuertas NANO Schmitt trigger indepen-
puertas con entradas Schmiu-trigger. Los dispositi- dientes en una misma cápsula de 14 pines. Con una
vos de las series 40 y 7 4C son de tecnología CMOS tensión de alimentación de 5V, el voltaje de his-
y los de las series 7 4 y 7 4LS son de tecnología téresis (VH) es, típicamente, de 0.6 V. El umbral su-
TTL. perior o positivo (VTH) se localiza en 2.6 V y el in-
ferior o negativo (V1L) en 2.0 V.
4093B, 74132, 74LS132: 4 compuertas NAND de
2 entradas. Con un voltaje de alimentación de 10 V, estos
40106B, 7414, 74Cl4, 74LS14: 6 inversores. valores son, respectivamente: VH=l.7 V, VTH=5.2
7413, 74LS13: 2 compuertas NAND de 4 entradas. V y VTI.=3.5 V. El CI 4093 es compatible pin por
pin con el CI 401 lB. Tiene tiempos de retardo muy
En la figura 94 se muestra la configuración de cortos, consume muy poca corriente y es altamente
pines de estos chips y algunos ci�cuit?S de apli?�- inmune al ruido. Al final de esta lección analiza-
ción típicos. Las compuertas Schmitt-trigger se utili- remos varias de sus aplicaciones.
CEKII- Curso práctico de electrónica digital 63
COMPUERTAS BUFFER Compuerta VES o buffer no Inversor

-f>-a
Slmbolo lóglco Tabla de verdad
Los buffers o separadores son esencialmente
compuertas con una alta capacidad de corriente de Entrada Salida
salida. Esta característica les permite manejar direc- A A O
tamente LED, relés de estado sólido, relés electro- o o
mecánicos y otras cargas que no pueden ser impul-
sadas directamente por compuertas comunes. O=AI
Los buffers se utilizan principalmente como am- +
plificadores de corriente. Un buffer a la salida de un Entrada
circuito integrado digital aumenta su Jan-out, es de-
cir, la máxima corriente de salida que éste puede su-
ministrar. El concepto de Jan-out o abanico de sali- Fig. 96
da se explicó en la lección 2. ._..,. ,. ···:···· _. ,., ' .•.•••.-:•,•..•.-.::·-:·. ,.,.v(.·.".;.;.·.··..•.,:.

Existen básicamente dos clases de buffers : in- positivo de la fuente; y en el modo source la carga
versores y no inversores. En la figura 95 se mues- se conecta entre la salida y tierra
tran los símbolos utilizados en los circuitos digitales
para representar estos dispositivos. El triángulo re- En la figura 97 se ilustran estos dos modos de
presenta la circuitería electrónica de amplificación. operación. El modo sink es el más adecuado para
suministrar altas corrientes de salida. El modo
source se utiliza para impulsar cargas de baja co-
rriente.
Clases de buffers
Buffer no Inversor Buffer Inversor

{>- -l>- Modos de operación de un buffer

Entrada

� -G>:.,
+V
B u ffe rs trl·state

Buffer
Buffer
Carga

Desde el punto de vista lógico, los buffers in-

versores operan como inversores convencionales:
Entrada
Modosourct
-- Fig. 97
un alto o un bajo a la entrada provoca un bajo o un
alto a la salida. La diferencia está en que un buffer
no inversor es más potente; esto es, puede manejar
más corriente de salida, que un inversor común. Circuitos integrados con compuertas buffer
'
Los buffers no inversores entregan el mismo ni- Los siguientes son algunos ejemplos de circui-
vel lógico que reciben. Es decir, si se aplica un alto tos integrados TTL y CMOS que contienen com-
o un bajo a la entrada entonces suministra un alto o puertas tipo buffer. Los dispositivos de la serie 40
un bajo a la salida. Los buffers no inversores se son de tecnología CMOS y los de las series 7 4 y
denominan también compuertas YES. 74LS son de tecnología TIL. Estos últimos pueden
manejar corrientes de salida superiores a 50 mA.
En la figura 96 se resume el símbolo, la ecua-
ción lógica, la tabla de verdad y el circuito eléctrico 4049B: 6 buffers inversores.
equivalente de una compuerta YES. La lámpara Q 4050B: 6 buffers no inversores. . ..
se enciende cuando el interruptor A se cierra y se 7428, 74LS28: 4 buffers NOR de 2 entradas.
apaga cuando este último se abre. 7437, 74LS37: 4 buffers NAND de 2 entradas.
7440, 74LS40: 2 buffers NAND de 4 entradas.
Un buffer se puede conectar a una carga de dos 74125, 74LSU5, 74126, 74LS126: 4 buffers no
formas: como disipador de corriente (modo "sink") inversores tri-state.
o como fuente de corriente (modo "source"). En el 74LS540: 8 buffers inversores tri-state.
modo sink la carga se conecta entre la salida y el 74LS541: 8 buffers no inversores tri-state.
64
 En la figura 98 se muestra la distribución de EXPERIMENTO 8
pines y la tabla funcional del circuito integrado
CMOS 4050B. Este dispositivo contiene 6 buffers
no inversores, completamente independientes, en Operación de un buffer
una misma cápsula de 16 pines. Note qu� los pines
de alimentación son el 1 (+VDD) y el 8 (tierra). Objetivos
• Verificar la operación de una compuerta buffer..
• Comprobar la diferencia entre los modos de
Circuito Integrado 40508 operación sine y source de un bujfer.
• Aprender a utilizar relés en aplicaciones digitales.
16 Tabla funciona!
15
Entrada Salida Materiales necesarios
L L 1 circuito integrado 4049B (6 buffers inversores)
ó 40508 (6 buffers no inversores).
12 H H
1 circuito integrado 555 (generador de pulsos).*
11 1 condensador electrolítico de 10 µF/16V.*
1 resistencia de 6.8K, 1/4 l/2W. *
H: Nivel alto (1 lógico) ó

10 L: Nivel bajo (O lógico)

1 resistencia de l 6K, 1/4 ó l/2W. *
9 Flg. 98
4 resistencias de 220 n, 1/2 W.
4 LEO
1 relé miniatura de 9V, 500 o similar. n
1 batería de 9V con conector o una fuente del
Utilizando una tensión de alimentación de +5V, mismo valor (kit CEKIT KlO ó similar).
cada uno de los 6 buffers de este chip puede ma- 1 Protoboard.
nejar hasta 2.5 mA en el modo source o hasta 6 mA Puentes de alambre telefónico.
en el modo sink. Con una fuente de + 15V, estos
valores aumentan a + 1 O mA y 40 mA, respec-
tivamente. Nota•: Estos componentes pueden ser sustituidos
por el kit CEKIT Kl ("Luz Intermitente").
En la figura 99 se muestra la distribución de pi-
nes y la tabla funcional del circuito integrado
CMOS 4049B. Este dispositivo contiene 6 bufers ASPECTOS PRACTICOS PREVIOS
inversores independientes en una misma cápsula de
16 pines. Sus características eléctricas son las Cómo utilizar relés
mismas del circuito integrado 4050B, pero opera co-
mo un inversor. El relé es un dispositivo electromecánico muy
utilizado en aplicaciones de control. Lo constituyen
una bobina y varios contactos, unos normalmente
abiertos (NA) y otros normalmente cerrados (NC).
Circuito Integrado 40498 Ver figura E 12.

16 Tabla funcional Cuando se aplica un voltaje a la bobina, circula

15 a través de ella una corriente, la cual crea un campo
Entrada Salida
14
L H
13
H L
El relé
12 Léminas flexibles
1, H: Nivel alto (1 lógico)
10 L: Nivel bajo (O lógico)

9 Fig. 99

En el siguiente experimento usted trabajará con

Bobina
.> \
Núcleo ele hieno K
el circuito integrado 4049B y comprobará en. la p�c-
tica la diferencia entre los modos de conexión sink mx
y source de un buffer. También aprenderá a utilizar Fig. E12 ¡,
relés en aplicaciones digitales.
CEKlf- Curso práctico de electrónica digital 65
electromagnético que cambia el estado original de K se energiza, los contactos 1-2 y 4-5 se cierran y
los contactos: los normalmente abiertos se cierran y los contactos 1-3 y 4-6 se abren.
los normalmente cerrados se abren. Cuando se sus-
pende la corriente, los contactos vuelven a sus po- Los dos tipos más comunes de relés son el de
siciones originales. propósito general descrito anteriormente y el reed.
En la figura E14 se muestra el aspecto típico y la
Los contactos de un relé vienen dispuestos en configuración interna de este último. Los relés reed
una gran variedad de configuraciones. En la figura son parecidos a un circuito integrado. Se caracteri-
El3 se muestran las más comunes. zan por su tamaño reducido y por ser muy rápidos.

Configuraciones de contactos Relés REED

Estructure Interne Aspecto ffslco
_;--<>3 ��
I o1 r,-<>2 �1 �2

L+-o 2 ..L;-o '

Tenninales

¡K tt tK E�
---,-., 2
�;
�

Bobinas
Cubierta epóxica
A) SPST (NA) B) SPST (NC) C) SPDT O) DPDT F . E 13

Fig. E14
�%:,.:,.,.',.. .c- :-:·.' • ..�,,,,,.,,.,.,.,.·

En el relé A, el contacto 1-2 es normalmente

abierto (NA) y se cierra cuando se energiza la bo- Procedimiento
bina K; en el relé B el contacto 1-2 está normal-
mente cerrado (NC) hasta que la bobina K lo abre. Paso l. Arme sobre el protoboard el circuito de la
figura El5. Conecte el positivo de la fuente (+9V)
En el relé C, el contacto 1-2 es NA y el contacto al pin 1 y el negativo (tierra) al pin 8 del 4049B.
1-3 es NC. Cuando se energiza la bobina K, el con- Envíe todas las entradas no utilizadas (pines 7, 9,
tacto 1-2 se cierra y el 1-3 se abre. Este es un ejem- 11 y 14) a tierra o a +9V. Los pines 13 y 16 están
plo de relé de 1 polo, 2 posiciones (SPDT). internamente desconectados y no se utilizan.
En el relé D, los contactos 1-2 y 4-5 son NA y El circuito integrado 555 (IC2) y sus componen-
los contactos 1-3 y 4-6 son NC. Cuando la bobina tes asociados (R3, R4 y Ct) configuran un reloj o

Circuito de demostración de un buffer

-
--
ºªªªª
ªªººª
'=' 40498
Fi . E15

66
 generador de pulsos de baja frecuencia. El LED DI CIRCUITOS DE APUCACION
actúa como carga del buffer IClA, conectado en el
modo sink. El LED D2 es la carga del buffer ICIB, A continuación se describen algunos circuitos
conectado en el modo source. prácticos de aplicación de las compuertas especiales
estudiadas en esta lección. Analizaremos una luz in-
Antes de encender la fuente revise bien el circui- termitente, un eliminador de rebote para pulsador,
to y realice las correcciones necesarias. un bus bidireccional y una sirena policíaca.
Paso 2. Conecte la fuente de alimentación y observe
lo que pasa en los LEO Dl y 02. Si utiliza un Luz intermitente
4049B notará que cuando la salida del reloj (pin 3
del 555) está en alto, se enciende el LEO O 1 y se En el circuito de la figura 100, el LEO se ilumi-
...
\
apaga el LEO 02 y cuando está en bajo esta si- na de manera intermitente una vez cada segundo .
tuación se invierte. Los buffers A y B constituyen un oscilador o ge-
nerador de pulsos. El buffer C es la etapa de sali-
Notará también que el brillo del LEO D 1 es más da. El circuito puede manejar directamente dos en-
intenso que el del LEO 02. Esto es así porque el tradas TTL. Entre menores sean los valores de Rl o
LEO D 1 está conectado en el modo sink y el LEO de Cl mayor es la frecuencia de los destellos.
D2 lo está en el modo source

Paso 3. Apague la fuente de alimentación. Conecte

en paralelo las secciones C, D y E del 4049, como Luz intermitente
se muestra en la figura E16, y envíe el punto común +V
de entrada a la salida del 555 (pin 3). Conecte el
relé, el LED y la resistencia de 220 n restantes e, 2200
como se indica. Las demás conexiones no cambian. 0.47µF

Interface de relé
....---<>NC
+9V
4049
Común
...._..__-oNA
R1
1M - Fig. 100

R6
2200 Para calcular la frecuencia aproximada de sali-
da, utilice la siguiente fórmula:
I 1
f=l/(2.2xR1xC1)

En esta expresión, f es la frecuencia en Hz, Rt

es la resistencia en Mil y C1 la capacitancia en µF.
Paso 4. Encienda la fuente de alimentación. Obser-
vará que el relé y el LEO se energizan y desener- Por ejemplo, si Cl=0.47 µF y Rl=lOO xn-o.i
gizan alternativamente a la misma frecuencia de la Mil, la frecuencia de oscilación resultante será:
señal de reloj. El buffer debe manejar la bobina del
relé sin problema porque está en el modo sink f (Hz)= 1/(2.2x0.lx0.47)""' 1/(0,1) =Hl Hz

Paso 5. Apague la fuente. Desconecte el extremo En consecuencia, el LED trabajará a una rata de
+ de la bobina del relé del positivo de la fuente y 10 destellos por segundo. El tema de los oscilado-
conéctelo a tierra. Encienda la fuente. Observará res o relojes se estudia en detalle en la lección 17.
que el buffer maneja la bobina con cierta dificultad
o no logra energizarla. Esto puede suceder porque
el buffer está trabajando en el modo source. Eliminador de rebote para pulsador

Los contactos de un relé como el utilizado en El circuito de la figura 101 genera un pulso de
este experimento pueden manejar corrientes hasta salida de nivel bajo, libre de ruidos y rebotes, cuan-
de lA y voltajes hasta de 125 YAC. ¿Le sugiere es- do se presiona el interruptor normalmente abierto
to alguna aplicación?. En la lección 8 conoceremos S l. Para obtener un pulso de salida de nivel alto,
muchas de ellas. conecte un segundo inversor como se indica.
CEKif· Curso práctico de electrónica digital 67
 Eliminador de rebote Bus de datos bidireccional
+SV D ·::
<·
e :�

C-- 20ms + sv
A 1¡·
2 --f t-
Salidal I r--aho �
/,---bajo
S1 ·ow S1 "OFF·
Fig. 101

WR AD ..
01 C1 81 A1 02 C2 82 A2.
El circuito aprovecha la característica de histére-
sis de las compuertas Schmitt trigger y opera en tér- IC1: 74LS387 IC2: 74LS367
Fig. 102
..
minos generales como sigue: ,,;,'-.·»'

En condiciones normales, sin pulsar S 1, la en-

trada del inversor está puesta a tierra a través de la Cuando se aplica un bajo (0) en la entrada RD
resistencia Ri. En consecuencia, su salida es de ni- (pin 1 de IC2), los datos (l's y O's) de las líneas D,
vel alto. La resistencia Ri actúa corno camino de C, B y A del bus de datos se trasfieren, en su
descarga del condensador Ct. orden, a las salidas 02, C2, B2 y A2. Este proceso
se denomina lectura.
Cuando se cierra St, el condensador Cr se car-
ga de inmediato al valor de la fuente de alimentación Por ejemplo, si Dl=O, Cl=l, Bl=l y AI=O y se
( +5V), enviando un nivel alto a la entrada del in- activa la línea de escritura (WR=O), la información
versor. La salida de este último se hace entonces de entrada pasa al bus de datos (D=O, C=l, B=l y
baja. A=O). Si se activa la línea de lectura (RD=O), la
infonnación del bus de datos pasa a las líneas de
Al liberar si, el condensador Ct se descarga len- salida. Por tanto, 02=0, C2=1, B2=1 y A2=0.
tamente a través de Ri. Cuando el voltaje en sus ter-
minales cae ligeramente por debajo del umbral in- Sirena policíaca
ferior (V1L) del inversor, la salida retoma a su nivel
alto original. Esto sucede aproximadamente 20 mili- El circuito de la figura 103 genera un sonido
segundos después de soltar el pulsador S l. similar al emitido por una ambulancia o una patrulla
de policía. El tono de la sirena aumenta cuando se
Bus de datos bidireccional presiona el pulsador S 1 y disminuye cuando este in-
terruptor se libera.
El circuito de la figura 102 ilustra el uso de las
compuertas tri-state en sistemas digitales. Las líneas La frecuencia de salida depende de los valores
D, C, By A constituyen lo que se denomina un bus de Rt y Ct y de los umbrales de voltaje de la com-
de datos. Cada una lleva un dato que puede ser un O puerta. Para el 4093, VTH=5.8V (umbral superior)
lógico o un 1 lógico. El circuito trasfiere los datos y V1L=3.8 V (umbral inferior). El efecto propio de
Di, Ct, B1 y Al desde las entradas hasta las salidas la sirena lo proporcionan R2, R3 y C3.
pasando por el bus de datos.

Las líneas WR y RO son las entradas de habili-

tación de los buffer tri-state IC1 e IC2 y se deno- Sirena policíaca
minan, respecrivament�íneas de escritura y de
lectura . Cuando WR y RO están en alto, las salidas R2 +9V 5µF R4 ....
68K 3900
de ICl e IC2 adoptan el estado de alta impedancia y +
liberan el bus de datos, permitiendo que pueda ser
usado por circuitos externos. en
Cuando se aplica un bajo (0) en la entrada WR
(pin 1 de ICl), los datos (I's y O's) de las entradas R3
120 K
Dt, Ct, Bt y Al se trasfieren, en su orden, a las
líneas D, C, B y A del bus de datos. Este proceso
se denomina escritura. -
- Fig. 103

68
 o o o o o
o .,. . o o .....

o
m o - o -

,coo--
trffi.
en
€]
DC
O
o
w
o - - o
a,o-o-
le
...1 e o o - -
<( e • 11,

-
1-
e,
-e a:
oz

en
c:r:
I-
ce
w
:::,
a. C/l

:E
w
>

o
(.)
w oz
e
z
w
a:
� o
:::,
en
w
ce o
z
<

9 o
8 • -:¡
I!
'=- e""
i.... ..,....i
1/)-

CEKrr- Curso práctico de electrónica digital 69

 ACTIVIDAD PRACTICA N2 5 Identifique el cátodo del LED de la misma forma
que lo ha hecho en las actividades anteriores; es de-
cir, guiándose por la marca en forma de bisel
Construcción del módulo 1. Parte 4 inscrita en la cápsula. La resistencia de 1 KQ debe
tener las bandas de colores "café, negro, rojo,
En esta actividad instalaremos la resistencia R4, dorado" sobre su cuerpo, indicando que su valor
el LED D4 del módulo 1 y los terminales para la nominal es 1 Kn, con una tolerancia del 5%.
inserción del mismo en el protoboard. Continuare-
mos también con nuestro curso de soldadura. Al soldar, tenga presentes las recomendaciones
suministradas en las actividades 3 y 4. El siguiente
Localice los componentes por instalar en el dia- es un resumen de este importante proceso. Guíese
grama general del módulo que se muestra en la por la figura AS (página 43). Aplique estas reglas
figura A 1 (página 19). El LED D4 visualiza el para soldar cualquier componente a una tarjeta de
estado lógico (0 6 1) de la señal aplicada a la en- circuito impreso.
trada IN4 y la resistencia R4 protege la entrada del
inversor D contra descargas electrostáticas de volta- Proveáse primero de una esponja húmeda. Ca-
je eventualmente presentes en la entrada. liente el cautín y limpie la punta con la esponja (1).
A continuación estañe la punta, aplicándole solda-
Componentes y herramientas necesarios dura, para evitar su oxidación. Comience entonces
a soldar el terminal del componente sobre la pelícu-
1 diodo emisor de luz (LED). D4. la de cobre de la tarjeta de circuito impreso.
1 resistencia de 1 KQ. R4.
1 circuito impreso CEKIT ED-1. PCl. Coloque la punta del cautín en contacto firme
6 terminales para inserción. * con el cobre y el terminal (2). A continuación apli-
1 cautín de baja potencia (15 W a 35 W). que soldadura por el lado opuesto (3), permitiendo
1 cortafríos o pinza de corte lateral. que el calor derrita la soldadura y asegurándose de
1 pinza de puntas planas. que ésta fluya libre y uniformen te sobre el punto de
Soldadura de estaño 60/40 contacto, formando un pequeño montículo (4).

* Nota. Los 6 terminales para la inserción del mó- Retire entonces la soldadura y a continuación el
dulo son los terminales que han sobrado de los cautín. Asegúrese de no mover el componente hasta
LED D 1 a D4. En las actividades anteriores le que la soldadura se enfríe. De este modo habrá obte-
hemos recomendado conservarlos después de sol- nido un punto de soldadura firme y profesional.
dar y cortar los distintos componentes instalados.
En esta actividad veremos para qué sirven. Paso 2. Tome los 6 terminales sobrantes de LEO e
instálelos en la tarjeta de circuito impreso ED-1,
Procedimiento como se muestra en la figura A8. Observe que
estos terminales deben montarse y soldarse por el
Paso l. Tome el LED D4 y la resistencia i< 1 e ins- lado del cobre. Una vez soldados, córtelos todos a
tálelos en la tarjeta de circuito impreso ED .. 1, como una misma longitud, por ejemplo de 1 cm.
se muestra en la figura A 7. Debido a un error invo-
luntario de dibujo, el LED DI de la actividad prác-
tica N2 2 (página 26, figura A3) quedó inst.uado en
la posición que le corresponde al LEO D4. l-or esta Instalación de los pines de conexión
razón, en el circuito de la figura A 7, el 1 ED D4 del módulo al protoboard
· ocupará la posición del LED Dt.
+V IN4 IN3 IN2 IN1 GND

(:NO

Fig. A7 ,
',',',, ;.;,•,•,-.,,..,,,,',',' .,.,,,,,•,;.; .•'•'•'•'•'. ,,,.,,,,,. •,:,:·: "•:.:.:::.:, ·.·.·.·.· ..•.•,,,, • .-• ·.·..·.;v···-· ,·,·.·..·.·.·.•..·.·.,.;,;...•.,. ..

70
 Lección 07
Análisis y diseño de circuitos
digitales

• Introducción El reparador de circuitos lógicos debe conocer có-

• DIAGRAMAS DE TEMPOR!ZACION mo trabajan estos circuitos y las técnicas que se han
• ALGEBRA BOOLEANA empleado en su diseño, para encontrar la causa o
• Qué es el álgebra booleana causas de una falla de una manera sistemática y

¡
• Conceptos básicos m�t??ica; es dec�r, para "ir a la fija", más que por in-
• Operaciones básicas y derivadas tuicion o presennrruento. ·
• Experimento 9. Ecuación booleana de la
compuerta XOR Es importante conocer cómo se diseñan circuitos
• Deducción de circuitos lógicos a partir de digitales por una razón muy simple: no todas las
ecuaciones booleanas funciones digitales posibles se encuentran dis-
• Cómo elaborar tablas de verdad ponibles en forma de circuitos integrados. Para su
• Deducción de ecuaciones booleanas a partir de realización práctica deben interconectarse varias
tablas de verdad funciones digitales conocidas. La forma de hacerlo
• Reglas del álgebra booleana depende del método de diseño adoptado.
• Simplificación de ecuaciones booleanas y minimi-
zación de circuitos lógicos Muchos circuitos lógicos, como los que hemos
visto hasta el momento, pueden diseñarse en forma
Introduccián intuitiva o empírica. Sin embargo, a medida que au-
menta la complejidad de los mismos, los métodos
En esta lección trataremos el tema del análisis y di- de diseño basados en la intuición y el procedimiento
seño de circuitos lógicos, uno de los aspectos más empírico de ensayo y error se hacen cada vez más la-
importantes y básicos de la electrónica digital. boríosos, difíciles e imprecisos.
Aprenderemos métodos y recursos muy sencillos
que nos permitirán crear nuestros propios circuitos Es entonces cuando debe recurrirse a métodos de
digitales y comprender técnicamente cómo trabajan. diseño más formales que prescindan de la intuición
y el empirismo y ahorren tiempo, esfuerzo y dine-
En el estudio y práctica de la electrónica en ge- ro. Conocer esos métodos y la forma de utilizarlos
neral, y de la electrónica digital en particular, exis- eficientemente es el propósito de esta lección. Las
ten diferentes categorías de individuos, cada una técnicas aprendidas se utilizarán frecuentemente en
con objetivos propios. Entre estas categorías pode- el curso.
mos mencionar: aficionados, experimentadores, téc-
nicos, tecnólogos e ingenieros. Mientras se dominan las técnicas de armado decir-
cuitos digitales en protoboards, circuitos impresos
Los aficionados, experimentadores y técnicos se y otros medios, es conveniente familiarizarse pri-
inclinan por la parte práctica de la electrónica di- mero con los procedimientos empíricos de diseño y
gital, relacionada con el montaje de circuitos y apa- luego pasar a los métodos formales, que son más
ratos y su reparación. Los tecnólogos reciben una rápidos y seguros.
formación teórico-práctica dirigida que los capacita
para analizar, construir y reparar circuitos digitales. Contrariamente a lo que sucede con frecuencia en
el diseño de circuitos análogos como amplificado-
Los ingenieros enfocan la electrónica digital desde res, osciladores, mezcladores, etc., en electrónica
el punto de vista del análisis y diseño de circuitos y digital es casi fijo que un diseño en el papel fun-
sistemas de aplicación. El desenvolvimiento exitoso ciona en la realidad tal como fue previsto. La con-
en esta profesión implica tener un conocimiento y fiabilidad de los métodos digitales de diseño es muy
un dominio profundos de los conceptos y de las téc- alta, por su misma simplicidad.
nicas digitales y sus aspectos prácticos.
Si su interés en la electrónica digital no es el di-
La tarea del diseñador de circuitos lógicos o di- seño sino el ensamble de circuitos para su experi-
gitales consiste en interconectar, de manera apro- mentación, usted puede utilizar la información de
piada, bloques funcionales como compuertas, deco- los proyectos centrales y la gran cantidad de dia-
dificadores, multiplexores, etc., para que el conjun- gramas que aparecen como circuitos de aplicación
to resultante realice una función específica, de la for- en este curso. La realización de estos proyectos no
ma más económica y confiable posible. requiere conocimientos de diseño lógico.
CEKIT- Curso práctico de electronica digital 71
 El tema de diseño de circuitos digitales lo hemos Diagrama de temporización de un circuito lógico �
incluido en este curso porque somos conscientes
del interés que despierta y porque estamos con- Clear •
vencidos que el diseño de circuitos digitales es muy
fácil. Sin embargo, su conocimiento no es necesa-
rio para continuar con el curso. 1 [ At-1
_ __
El diseño lógico por el método booleano, aun- J3 B _._
que parezca un tema difícil al principio, realmente
no lo es. Sus conceptos son muy simples y en él no

r-1,�--
se tratan aspectos matemáticos avanzados sino de
lógica , que es la base de la electrónica digital. QA ______...--�-,H
Si después de leer la segunda parte de esta lec- ' '
ción considera que realmente no la comprende, no
se preocupe. Considérela, por ahora, como una lec-
tura informativa, pero no la omita. Después de es-
tudiar otros temas puede volver a estudiarla y segu-
Fig. 104
ramente la entenderá mejor que ahora.
El dominio de las técnicas de análisis y diseño ló-
gico se asemeja al proceso de aprender a leer y es- Sin embargo, para efectos prácticos, supondre-
cribir. Todo aprendizaje es difícil y demorado al co- mos que estamos trabajando con señales ideales.
mienzo, pero una vez superada esta etapa los con-
ceptos se tornan muy obvios y de las dificultades Diagrama de temporizacián de una compuerta A,\'D
iniciales sólo queda el recuerdo.
En la figura 105 se muestra un diagrama de tem-
Convénzase de esto: usted no tiene que ser un porización de una compuerta ANO de dos entradas.
ingeniero o un científico para llegar a ser un buen di-
señador de circuitos digitales. Sólo se requiere cons-
tancia, interés y optimismo.
Diagrama de temporización ANO
DIAGRAMAS DE TEMPORIZACION

Como vimos en la lección 4, además de las ecua- A:

__....,.
ciones lógicas y las tablas de verdad, otra forma de
describir la operación de un circuito digital es
utilizando diagramas de tiempo. En éstos se mues-
tra cómo se comporta la salida cuando recibe en sus
entradas señales que cambian de un estado a otro
con el tiempo. Este caso se presenta con mucha
frecuencia en la práctica. .
En la figura 104 se muestra un ejemplo de dia- Y)__._ _.
grama de tiempo, cuya función es analizar circuitos f 1 1 l f I J

de pulsos y secuenciales. En esta sección analiza- T1 T2 T3 T4 TS T6 T7 TS T9 T1 O T11

remos únicamente los diagramas de tiempo de las >ig 105
. .. ...
tres compuertas básicas (ANO, OR y NOT). Los :,;,;,"

demás los estudiaremos en detalle en la lección 13.

Observe que entre Tl y T2, la entrada A está en
Las señales mostradas en un diagrama de tiempo bajo y la entrada B está en bajo. En consecuencia,
corresponden generalmente a su forma de onda la salida Y es de nivel bajo. Entre T2 y T3, A está
ideal. Esto es, se supone que las transiciones entre en bajo y 8 está en alto. En consecuencia, Y es de
un estado y otro ocurren en un tiempo de O (cero) nivel bajo.
segundos y que la respuesta del circuito a cualquier
cambio de estado de las entradas es instantánea. Entre T3 y T4, A está en alto y 8 está en bajo.
En consecuencia, Y es de nivel bajo. Entre T4 y
En el mundo real, las señales digitales no son T5, A está en alto y B está en alto. En con-
perfectas y los circuitos lógicos no toman decisio- secuencia, Y es de nivel alto. Del mismo modo se
nes instantáneamente, aunque sí muy rápidamente. analizan los demás intervalos.
72
Diagrama de temporización de una compuerta OR ALGEBRA BOOLEANA

En la figura 106 se muestra el diagrama de tem- Qué es el álgebra booleana

porización de una compuerta OR de dos entradas.
El álgebra booleana es un método muy sencillo pa-
ra expresar, en forma de lenguaje matemático, la ló-
gica digital esbozada en la lección 3. La lógica di-
Diagrama de temporización OR gital adquiere su dimensión práctica a través de las
compuertas estudiadas en las lecciones 4, 5 y 6 y se
. consolida como una ciencia estructurada mediante el
A• _. L álgebra booleana.

El método booleano permite fácilmente represen-

tar, analizar y diseñar circuitos digitales. Sus prin-
cipios teóricos fueron desarrollados por el matemá-

u
tico inglés George Boole en su obra "Análisis mate-

.·,¡-·:_J
·' 1 '
LJ
• •
mático de la lógica" publicada en 1847. Sin embar-
go, sólo hasta 1938 se descubrió su real utilidad .
T1 T2 T3 T4 TS T6 T7 T8 T9 T10 T11
En este año, Claude E. Shannon, estudiante de
Fig. 106
,',,,.•,. •.•.·•• ·,:,:,: ··"':·:· .·-:-:,:.......,:,:-:v ,,;.:,:·. ,:,:-;.,. •.",:
posgrado del MIT (Instituto Tecnológico de Massa-
chusetts, EE. UU) presentó un trabajo en el cual des-
cribía cómo el álgebra booleana se adaptaba perfec-
Entre Tl y T2, la entrada A está en bajo y la tamente a la representación y al diseño de circuitos
entrada B está en bajo. En consecuencia, la salida Y de conmutación, basados en relés e interruptores.
es de nivel bajo. Entre T2 y T3, A está en bajo y B
está en alto. En consecuencia, Y es de nivel alto. Con el advenimiento de los tubos de vacío, los
transistores y los circuitos integrados y la fabrica-
Entre T3 y T4, A está en alto y B está en bajo. ción de corupuertas, circuitos y sistemas digitales
En consecuencia, Y e-s de nivel alto. Entre T4 y T5, con estas tecnologías, el álgebra booleana adquirió
A está en alto y B está en alto. En consecuencia, Y un papel determinante en el desarrollo de la elec-
es de nivel alto. Del mismo modo se analizan los trónica digital moderna y sus aplicaciones.
demás intervalos.
El álgebra booleana proporciona el método más
Diagrama de temporización de un inversor compacto y conveniente de representar, analizar y
diseñar circuitos lógicos. La operación completa de
En la figura 107 se muestra el diagrama de tempo- un circuito digital se puede describir mejor por álge-
rización de un inversor. Entre Tl y T2, la entrada A bra booleana que utilizando complicados diagramas
está en bajo. En consecuencia, la salida Y es de ni- lógicos y extensas tablas de verdad.
vel alto. Entre T2 y T3, A está en alto. En con-
secuencia, Y es de nivel bajo. Del mismo modo se Cuando se diseña un circuito por métodos boolea-
analizan los demás intervalos. nos, el primer paso consiste generalmente en obte-
ner su tabla de verdad de acuerdo con las condicio-
nes de entrada y de salida. A partir de esta tabla se
deriva entonces una ecuación booleana que se sim-
Diagrama de temporización NOT plifica y conduce al circuito lógico deseado.

A�Y El circuito obtenido por este método es el óptimo

porque requiere de un número mínimo de compuer-
tas para su realización. Esto reduce el costo, el tama-
ño físico y el consumo de potencia del mismo y me-
jora su confiabilidad y velocidad. Todas estas consi-
deraciones son importantes cuando se diseñan cir-
cuitos digitales.

Le advertimos: el álgebra booleana es muy fácil.

Liberese de los prejuicios que la palabra álgebra
T1 T2 T3 T4 TS T6 l7 T8 T9 T10 T11 sugiere. En álgebra booleana no encontrará raíces
Fig 107 ,,; cuadradas, logaritmos, números imaginarios, pro-
.'!,:,:,:<·•••.•:•>:·:-.·••·:,:,:,:-: •• :,:.:-:.·. ·>:·:·••·.·:·:·:·:·:·••.·:+;.:,:-.••.·:·:·!':··.·:·:-··:·.....'!·".·>'·····.·,.,.;.·.·.,:-:,,;,;.··.,:,;.;········.,.·····.·.;.····· -··· ..]( gresiones geométricas, series, etc .
CEKJT- Curso práctico de electrónica digital 73
 En álgebra booleana usted sólo tiene que apren- Las variables booleanas se caracterizan por ser
der a manejar tres operaciones básicas (AND, OR y binarias, es decir, porque sólo pueden adoptar uno
NOT) y aplicar unas pocas reglas muy elementales. de dos valores o estados posibles: O ó l. En elec-
trónica digital, una variable booleana representa el
Si usted conoce los procedimientos del álgebra tra- nivel de voltaje presente en un¡ unto de un circuito.
dicional, no encontrará mayores dificultades en uti- El O designa el nivel bajo y el el nivel alto.
lizar los del álgebra booleana. Si éste no es el caso,
no se preocupe: el álgebra booleana, aunque es muy Las variables booleanas se combinan para for-
fácil, puede producir un desconcierto inicial cuando mar ecuaciones booleanas o lógicas. Una ecuación
no se está familiarizado con la manipulación de con- booleana es una expresión matemática que sintetiza
ceptos algebraicos. la función de un circuito digital. En la figura 109 se
resumen las ecuaciones booleanas de las compuer-
Pero no se desanime por esto. Si usted no está in- tas lógicas estudiadas hasta el momento.
teresado por ahora en el diseño de sistemas digita-
les, pero sí en aprender electrónica digital, tampoco
se preocupe. Los fabricantes de circuitos integrados
cada día facilitan el trabajo para usted y ya han reali- Ecuaciones Booleanas
zado toda la labor de diseño para que tenga en sus

:=o- A=D-
manos un producto sencillo de utilizar. AND OR
Es más: para emplear dispositivos digitales como Q
B Q
codificadores, decodificadores, multiplexores, flip-
jlops, etc., usted no necesita saber álgebra boolea- O::A•B :AB Q: A + B
na. A lo largo de este curso se ha buscado, en lo po-
sible, reducir la necesidad del álgebra booleana para
explicar cómo funciona un determinado circuito o
una función digital específica.
A-{>-
-
Q A-{>- Q

Q: A O= A

:-15-
Lo anterior no implica que el álgebra booleana no NANO
sea importante o sea una cuestión puramente aca-
démica. El álgebra booleana es la herramienta más
importante de que disponen los diseñadores de
:=D-:
- -
Q
Q

circuitos digitales para crear funciones nuevas o sim- O:A•B=AB Q: A + B

:�a
plificar las ya existentes. XOR XNOR

Conceptos básicos
En álgebra booleana, las entradas y salidas de un
:D- O: AG> B
Q

º= AA\ B
circuito digital se representan mediante caracteres Fi . 109 ,;:
alfabéticos llamados variables booleanas o lógicas. ···»-·· :-:: . ··� ...� ..�..-, �-:· ._.�.-¿....
Generalmente, aunque no es una regla inflexible,
las entradas se designan por las primeras letras del
alfabeto y las salidas por las últimas (figura 108). Una ecuación booleana consta de tres elementos:
variables de entrada, variables de salida y opera-
dores lógicos. Los operadores lógicos ("•", "+" y
"-") son signos que relacionan entre sí las variables
Variables de entrada y de salida de entrada y establecen su relación con la(s) varia-
ble (s) de salida.
Los siguientes son algunos ejemplos de ecua-

j
(1)
A CI) ciones booleanas:
"O
"O "' ni
j -g
CI)

.D ....
B
Circuito � ;:g P=A
"fij"' e e "' ni
digital ·.:: (1)
(1) cu
> > Q = A•B•C•D + B•C
o
X = ( A+B+C ) • (A+B+C) + (A+B+C)
�'

Fig. 108 En estas expresiones, A, B, C y D son variables

de entrada, P, Q y X son variables de salida y "•"
74
 (AND), "+"' (OR) y "-" (NOT), son operadores o se utiliza paréntesis. La expresión A•B=Q debe
lógicos. El signo "=" (igual) establece la equiva- leerse como "A y Bes igual a Q" y no como "A por
lencia entre el estado de la salida y el de las entradas Bes igual a Q".

En el caso de la ecuación P=A, por ejemplo, la La operación AND es extensiva a más de dos va-
salida P tiene siempre el mismo valor de la entrada riables. Por ejemplo, A•B•C sólo es igual a 1 cuan-
A: si la entrada es O, la salida es O y si la entrada es do A=l, B=l y Cs=I.
1, la salida también es l. Recuerde: una variable
booleana, de entrada o de salida, sólo puede tener La operación OR de dos variables A y B se de-
' dos valores: O l.
ó
nota A+B y produce una variable de salida que es O
cuando A=O y B=O y es 1 mientras cualquiera de
Para aprender a interpretar y manejar ecuaciones las entradas sea igual a l. En resumen:
booleanas es indispensable conocer las operaciones
básicas del álgebra booleana y las reglas que la ri- A+B=Q
gen. En las siguientes secciones desarrollaremos es- O +0=0
tos temas y sus implicaciones. O+ 1 = 1
1 +O= 1
Operaciones básicas y derivadas 1 +1=1
El álgebra booleana maneja tres operaciones bá- La expresión A+B=Q debe leerse como "A o B
sicas. llamadas AND o producto lógico, OR o suma es igual a Q" y no como "A más Bes igual a Q". La
lógica y NOT o complemento lógico. Estas ope- operación OR es extensiva a más de dos variables.
raciones son realizadas en la práctica por las com- Por ejemplo, A+B+C sólo es igual a O cuando
puertas AND, OR y NOT, respectivamente. A con- A=O, B=O y C=O.
tinuación las definiremos en detalle.
A partir de las tres operaciones básicas descritas
_ La operación NOT de una variable A se denota anteriormente se derivan las operaciones NAND,
A y produce una variable de salida que es O cuando NOR, XOR y XNOR, realizadas por las com-
A= 1 y es 1 cuando A = O. En resumen: puertas del mismo nombre.

A=Q La operación NAND de A y B es un producto

O = 1 lógico (AND) seguido de una inversión (NOT). Se
1=0 denota A•B yfroduce una variable de salida que es
O cuando A= y B=l y es 1 mientras cualquiera de
Otras formas de denotar el complemento de A las entradas sea igual a O.
son A' y A*; es decir, sustituyendo lª barra por una
comilla o un asterisco. La expresión A=Q debe leer- La operación NOR de A y B es una suma lógica
se como "no A es igual a Q" y no como "menos A (OR) seguida de una inversión (NOT). Se denota
es igual a Q". A+B y produce una variable de salida que es 1 cuan-
do A=O y B=O y es O mientras cualquiera de las en-
La operación NOT sólo está definida para una tradas sea igual a l.
variable: no existen inversores de dos o más entra-
das. La barra se utiliza también para indicar el com- Las operaciones NAND y NOR son extensivas
plemento de una expresión lóg� Por ejemplo, a más de dos variables. Por ejemplo: A•B•C sólQ
A+ B es el complemento de A+ B; A• B es el comple- es igual a O cuando A=l, B=l y Ce l; A+B+C sólo
mento de A•B, etc. es igual a 1 cuando A=O, B=O y C=O.
La operación AND de dos variables A y B se de- La operación XOR (OR exclusiva) de A y B
nota A•B y produce una variable de salida que es 1 combina las operaciones AND, OR y NOT. Se
cuando A=l y B=l y es O mientras cualquiera de denota A©B y se define mediante la siguiente ecua-
las entradas sea igual-a O. En resumen: ción booleana:

A•B=Q A©B = AB + AB
o. o = o
o• l = o En la figura 11 O se muestra el circuito lógico co-
l•o =o rrespondiente a esta ecuación. En el experimento 9
1• 1 =1 verificaremos esta equivalencia. La operación XOR
de A y B produce un 1 cuando A es diferente de B
Otras formas de expresar la operación AND de y un O cuando A es igual a B. La operación XOR se
A y B son AB y A(B); es decir, se omite el punto denomina también función de anticoincidencia.
CEKII'· Curso práctico de electrónica digital 75
 Circuito lógico de una XOR EXPERIMENTO 9

Ecuación booleana de la
compuerta XOR
a
Objetivos
• Comprobar que la ecuación booleana AB + AB
describe la operación de una compuerta XOR. r
:=D-a • Aprender a describir un circuito lógico mediante
una ecuación booleana.
F1g 110 • Familiarizarse con los métodos de análisis de cir-
:.:.. ... ... ,:,. .. ,:,,,. ..,
cuitos digitales por álgebra booleana.

La operación XNOR (NOR exclusiva) de A y B Materiales necesarios

es una o�ración XOR seguida de una inversión.
Se denota A(±)B y se define mediante la siguiente 1 Circuito integrado 7404 ó 74LS04 (6 inversores).
ecuación booleana: 1 Circuito integrado 7408 ó 74LS08 (4 compuertas
AND de dos entradas).
A(±)B = A•B + A•B -I Circuito integrado 7432 ó 74LS32 (4 compuertas
OR de dos entradas).
En la figura 111 se muestra el circuito lógico co- 1 Fuente de 5V, lA (kit CEKIT Kll ó similar) con
rrespondiente a esta ecuación. La operación XNOR conectores.
de A y B produce un O cuando A es diferente de B 1 punta lógica (kit CEKIT Kl 7 ó similar).
y un 1 cuando A es igual a B. 1 Protoboard.
Puentes de alambre telefónico.

Nota. Puede utilizar como fuente de 5 V la descrita

en el proyecto central Nº 1 y como punta lógica la
descrita en el proyecto central N2 2.
A-----' Si aún no ha montado estos proyectos, sustituya
B ----""' la fuente por una batería de 6 V con un diodo en
serie y la punta lógica por un monitor lógico de
a LED y resistencia, como se muestra en la figura
E17.

Fuente de SV Monitor lógico

l
1N4004 1 K
Al punto ¡
-xee ••.,,• ,:,;,1. N·:· • •'•!•' ..·..
F1g 111
Ji M o•
SV
de prueba �
- 6V

J o -
/¡, . 1
Aunque originalmente sólo están definidas para
dos variables, las operaciones XOR y XNOR se -=-

""'
�-�
.,<,'1 Al punto do pruoba
pueden extender a más de dos variables. Por ejem- +
--::

plo: A0B0C sólo es igual a O cuando A=O, B=O y �:·

C=O ó cuando A=l, B=l y Ce l. -

En el siguiente experimento usted comprobará la
validez de la ecuación que describe la compuerta
XOR, uno de los circuitos digitales más populares,
y comenzará a familiarizarse con la interpretación y Fig E17
el significado práctico de las ecuaciones lx>oleanas.
76
 Circuito experimental XOR

A n-.i----+------.1
Entrada ENTRADA
B

3 a
\Salida
7 ENTRADA
74LS32 A

Bo----1--
Entrada

� o 001
,;,:,. �:-:·:·· ,.;,;,:,:,:,:· .

Procedimiento Q3, se puede describir mediante la siguiente ecua-

ción booleana:
Paso l. Monte sobre el protoboard el circuito de la
figura E 18, correspondiente a una compuerta OR Q3=A•Q2
exclusiva (XOR) implementada con inversores y
compuertas AND y OR. A y B son los terminales Teniendo en cuenta que Q2=B, el estado de la sa-
de entrada del circuito y Q el terminal de salida. lida Q3 se: puede describir también mediante la
siguiente ecuación booleana:
Los puntos QI, Q2, Q3 y Q4 son puntos inter-
medios de prueba. Específicamente, Qt es la salida Q3=A•B
de la compuerta #1, Q2 la salida de la compuerta
#2, Q3 la salida de la compuerta #3 y Q4 la salida de La compuerta #!t es una compuerta AND. Una
la compuerta #4. La salida Q del circuito es la salida de sus entradas está conectada a la salida Qt del in-
de la compuerta #5. versor #1 y la otra al terminal de entrada B. Su
salida, Q4, se puede describir mediante la siguiente
No conecte aún la fuente de alimentación. Siga ecuación booleana:
detenidamente este análisis. Es muy importante. Su
propósito es ilustrar el método general que debe
seguirse para representar un circuito lógico median-
te una ecuación booleana. Teniendo en cuenta que Ql=A, el estado de la sa-
lida Q4 se puede describir también mediante la si-
La compuerta #1 es un inversor cuya entrada guiente ecuación booleana:
está conectada al terminal de entrada A del circuito.
Su salida, Q1, se puede describir mediante la si- Q4=A•B
guiente ecuación booleana:
La compuerta #5 es una compuerta OR. Una-de
Q1=A sus entradas está conectada a la salida Q3 de la com-
puerta AND #3 y la otra a la salida Q4 de la com-
La compuerta #2 es un inversor cuya entrada es- puerta ANO #4. Su salida, Q, que es la salida final
tá conectada al terminal de entrada B del circuito. del circuito, se puede describir mediante la siguiente
Su salida, Q2, se puede describir mediante la si- ecuación booleana:
guiente ecuación booleana:
- Q= Q3 +Q4
Q2=B
La compuerta #3 es una compuerta ANO. Una =
Teniendo en cuenta que Q3 A•B y Q4 A•B, =
de sus entradas está conectada al terminal de entrada la salida Q se puede describir también mediante la
A y la otra a la salida Q2 del inversor #2. Su salida, siguiente ecuación booleana:
CEKH- Curso práctico de electrónica digltal 77
 Q = A•B + A•B Paso 2. Antes de conectar la fuente de alimentación,
verifique que todas las conexiones estén bien. Rea-
La expresión Q = A•B + A•B es la ecuación boo- lice las correcciones que sean necesarias. Después
leana del circuito de la figura El 8 y describe, en for- de esta verificación, conecte la fuente.
ma concisa, la operación del mismo. El estado de la
salida Q es el resultado de una serie de operaciones Aplique un bajo (0) a las entradas A y B, conec-
lógicas ANO, OR y NOT internas con los estados tándolas al negativo o tierra de la fuente (-). Con la
de las entradas A y B. punta lógica verifique el estado de las entradas A y
B, de los puntos de prueba QJ, Q2, Q3 y Q4 y de la
A partir de esta ecuación podemos extraer mu- salida Q. Escriba sus resultados en la tabla E8.
cha información sin necesidad de elaborar una tabla
de verdad o ensamblar el circuito. Por ejemplo:
¿cuál será el estado de la salida Q si la entrada A
está en alto (1) y la entrada B está en bajo (O)?
Entradas Puntos de prueba Salida
Para resolver esta inquietud, remplazamos A y
B por sus valores correspondientes y realizamos las A B 01 02 03 04 a
operaciones lógicas indicadas por la ecuación boo- o o
leana. En nuestro caso, A=l y B=O. Por tanto: o 1

Q = A•B + A•B 1 o
Q = l•O + I·O l 1

Puesto que 0=1 y 1=0 (operación NOT), entonces: "ab a ES

...... . .:,;,,. ··:· -..:,,:·,•,,(,,,::,:
Q = t-t + O•O
:,,,•,•,• •.•:•,•.

Puesto que l•l=l y O•O=O (operación ANO), en- Paso 3. Repita el paso anterior con las demás com-
tonces: binaciones de entrada (A=O y B=l; A=l y B=O;
A=l y B=l): Para aplicar un alto (1) en cualquier
Q=l+O entrada conéctela al positivo de la fuente ( +5V) y
para aplicar un bajo conéctela al negativo (tierra).
Puesto que 1+-0=1 (operación OR), entonces:
Paso 4. Compare los resultados obtenidos en cada
Q=l una de las columnas Qt, Q2, Q3 y Q4 y explíquelos
en términos booleanos. Por ejemplo: "el estado del
En consecuencia, el estado de salida resultante punto Q2 es siempre contrario al de la entrada B
de la combinación de entradas A=l y B=O es Q=l. porque Q2=B". Registre sus observaciones.
Del mismo modo se procede para evaluar la salida
correspondiente a cualquier otra combinación de Paso S. Compare los resultados obtenidos en la
entradas. columna Q y relaciónelos con el estado de las en-
tradas A y B correspondientes. Observe lo que pa-
Una vez comprendido este análisis, vamos a ve- sa en la salida Q cuando las entradas A y B son igua-
rificarlo en forma práctica y a demostrar que el cir- les y lo que pasa cuando son diferentes.
cuito de la figura El 8 opera como una compuerta
OR exclusiva (XOR). En la figura E19 se recuerda Si usted ha realizado correctamente este expe-
el símbolo lógico y la tabla de verdad de este dis- rimento, el estado de los puntos Q1, Q2, Q3 y Q4
positivo. debe ser el determinado por las ecuaciones boolea-
nas de los mismos según el análisis previo. El
circuito, en su conjunto, desde el punto de vista de
las entradas A y B y de la salida Q, debe compor-
Compuerta XOR tarse como una compuerta OR exclusiva o XOR.

:=D-a A
o
o
1
B

1
o
a
o o
1
1
Repita este experimento cuantas veces sea nece-
sario para que todos los conceptos queden claros en
su mente. Esta primera aproximación al análisis y
diseño de circuitos digitales es muy importante.
I O:A®B I 1 1 o Asocie cada punto del circuito con su ecuación boo-
leana pero tenga en cuenta que está trabajando con
rg. 1::1:,
:·· •,;,,,: -c • • ···:·: .¡-.· ; -; niveles altos (l's) y bajos (O's) de voltaje.
78
Deduccián de circuitos lógicos a partir de Cómo elaborar tablas de verdad
ecuaciones booleanas
Una tabla de verdad es una forma gráfica de re-
En el experimento anterior aprendimos a descri- sumir la operación de una compuerta o de un cir-
bir un circuito lógico mediante una ecuación boo- cuito lógico. En la figura 113 se relacionan las ta-
leana. En esta sección ilustraremos, mediante un blas de verdad de las 8 compuertas lógicas es-
ejemplo, el proceso contrario; es decir, la forma de tudiadas hasta el momento. Las tablas de verdad se
obtener el circuito lógico asociado a una ecuación denominan también tablas funcionales.
booleana dada.

Suponga que se desea determinar el circuito ló-

gico correspondiente a la siguiente ecuación, la cual Tablas de verdad de comeuertas
contiene 3 variables de entrada (A, B y C) y una
variable de salida (Q): ANO OR NANO :
k
A e o A e a A e Q '.�

Q =A• (B+C) o o o o o o o o 1
o 1 o o 1 1 o 1 1 �
Para generar el término A necesitamos un in-
versor cuya entrada sea la variable original A. La sa- 1 o o 1 o 1 1 o 1 �r-·
lida de este inversor podemos designarla como Qt 1 1 1 1 1 1 1 1 o
y describirla mediante la siguiente ecuación:
NOR XOR XNOR
Ql=A A e a A e a A B a ¡
o o 1 o o o o o 1
Para generar el término B+C necesitamos una
compuerta OR, cuyas entradas sean las variables B
o 1 o o 1 1 o 1 o :�

y C. La salida de esta compuerta podemos desig- 1 o o 1 o 1 1 o o '

narla como Q2 y describirla mediante la siguiente 1 1 o 1 1 o 1 1 1
ecuación booleana:
NOT YES j
ITfil
Q2=B+C
Con estas asignaciones, la ecuación original
adopta la siguiente forma: ffTIJ .,'
Flg. 113
� :

Q = ó • (B+C)
Q=Ql•Q2 Una tabla de verdad relaciona todas las posibles
combinaciones de estados de las entradas y los co-
Para generar el término Qt•Q2 necesitamos una rrespondientes estados de salida. Con una entrada
compuerta AND cuyas entradas sean las variables sólo son posibles dos combinaciones (1 y 0), con
Qt=A y Q2=B+C, es decir, las salidas del inversor dos entradas son posibles 4 combinaciones (00, 01,
y la compuerta OR anteriores. De este modo se 10 y 11), con tres son posibles 8 combinaciones y
obtiene el circuito final mostrado en la figura 112. así sucesivamente.

En general, si N es el número de entradas de

una compuerta o de un circuito lógico, son posibles
Circuito lógico de la ecuación A· (B + C) 2N combinaciones diferentes de l's y O's. Por tan-
to, la tabla de verdad de esa compuerta o de ese cir-
A e e cuito constará de 2N términos. Por ejemplo, si
N=5, entonces 2N = 2s = 2x2x2x2x2 = 32.

02-B+C Ilustraremos mediante un ejemplo la forma de

obtener la tabla de verdad de un circuito lógico de
cualquier número (N) de entradas. La creación de
o= 01. 02 una tabla de verdad es generalmente el primer paso
o= A. (B + C) en el proceso de diseño de un circuito lógico.

A Suponga que deseamos diseñar un circuito digi-

Fig. 112 tal de 4 entradas (A, B, C y D) y una salida (Yjque
;.:.;,,;..-:-:·:·:- .,:···,:,•;.;,:,. •.:..;,••• ..,,,? ,:,:·· '(,,·'"'?' •••• .,.,, ,••, ....•.•.
entregue un nivel alto (1) a la salida sólo cuando
CEKIT· Curso práctico de electrónica digital 79
tres entradas estén simultáneamente en alto (1) y un cada entrada, comenzando por la columna de la
nivel bajo (0) para cualquier otra circunstancia (figu- derecha (D) y terminando en la de la izquierda (A),
ra 114). como se muestra en la figura 115B.

Observe que en la columna D los O's y J 's se

alternan de uno en uno; en la columna C se alternan
Diseño de un circuito lógico en grupos de 2; en la columna B se alternan en gru-
- ��
pos de 4 y en la columna A se alternan en grupos de
8. En general, a medida que avanzamos de derecha
A- a izquierda en una tabla de verdad, el número de O's
SI,� yD�
Chcuno e-c-1
o •
@ y l's se duplica.
8- lóg ·o a
-V A 8.1).1 yC O
I� El último paso es asignar a cada combinación de
0:1 y
dot rminar
C-
. B·O Q y= 1
entrada el correspondiente valor (1 0) de salida. ó

? A-c ...
Estos valores dependen exclusivamente de la fun-
D-
•'
ción lógica que debe realizar el circuito o para la
Fig. 114 �
¡:· cual ha sido diseñado.
..
•,•.•.•,-.,., , ,••,•,•,· . . .... •,••• . •.· "• ,. '•'" .. "
t
En nuestro caso, la salida Y debe ser igual a 1
sólo cuando tres entradas sean al mismo tiempo
El primer paso es determinar el número total de
iguales a 1 y debe ser igual a O en cualquier otra
combinaciones de entrada posibles. Este número de- circunstancia. En la figura 115C se muestra la tabla
termina el tamaño de la tabla de verdad. En nuestro de verdad final obtenida al aplicar esta condición de
caso, N=4. Por tanto: diseño.
Total combinaciones= 2N = 24 = 2x2x2x2 = 16. Observe que la tabla de verdad de la figura 11 SC
tiene 16 filas, numeradas desde O hasta 15, que pue-
A continuación asignamos una columna para ca- den ser divididas en dos categorías: las que tienen
da una de las entradas y salidas del circuito (figura un O en la columna Y y las que tienen un 1 en esa
115A). En nuestro caso, las entradas están mar- columna. Se dice, entonces, que las primeras gene-
cadas como A, B, C y D y la salida como Y. ran maxitérminos y las segundas minitérminos.
El siguiente paso es especificar todas las posi-
bles combinaciones de entrada (16 en nuestro ca- En nuestro caso, las filas 7, 11, 13 y 14 produ-
so). Para lograrlo, alternamos grupos progresivos cen minitérminos y las restantes producen maxitér-
de O's y 1 's en las columnas correspondientes a minos. Desde el punto de vista del diseño, interesan

I
Proceso de construcción de una tabla de verdad
(A) A e e o V (B) A P. e o V (C) A e e o V »

o J o o (O) o o o o o E'!i

o o o 1 (1) o o o 1 o A
�:

o o 1 o (2) o o 1 o o
o o 1 1 (3) o o 1 1 o
o 1 o o o 1 o o o r::
(4)
o o o ¡�
o 1 o 1 (5} 1 1
·,
o 1 1 o (6) e 1 1 o o ::.,
:;¡
o 1 1 (7) o 1 1 1 1 � Minítérmino Y7
:::
o o o o o o o
1
1 u o 1
(8)
(9)
1
t o o , o ii,,'i
1 o 1 o (10) 1 o 1 o o ·::
l V 1 1 (11) 1 o 1 1 1 � Mini1érmino Y11 ,;

...
1 1 o o (12) • 1 o o o ;,

o � M n,térrnino Y13
1
1 1
o
1
1
o
(13)
(14)
1
1 ,
1
1 o
1 1
1 � Minitérmino Y14
;�

§
·�

' 1 1
(15)
1 1 1 o Fig. 115 ..
,',' ,,,,,u, ... ....... :,,,.,..�.........
, :,•,•, ........... ........ ,,,.w •.·,·,. .-v·.:·.· ...... .,. �···· .....,.......·.·.·.,· ., � _,. ... ·"·'-'• ;;,;.•, .... •,•,•,:,···· ...... ,, •'• •,:, . .... •'• ··. •,:

80
 las filas que producen I's o minitérminos porque Y13::::ABCD
un 1 significa generalmente la activación de algo.
La ecuación final se obtiene realizando la opera-
Los miniténninos son expresiones booleanas ción OR de todos los minitérminos. En nuestro
que describen cada una de las filas activas de una caso:
tabla de verdad y permiten deducir la ecuación ló-
gica que la sintetiza. Conociendo la ecuación lógica Y:::: Y7+Yll+Y13+Y14
es muy fácil deducir el circuito lógico asociado.
Remplazando cada minitérmino por su expre-
En la siguiente sección aprenderemos a de�ucir sión booleana correspondiente, se obtiene la ecua-
la ecuación lógica de una tabla de verdad mediante ción solicitada:
el análisis de sus miniténninos. Esta información
... nos permitirá esbozar una primera aproximación al Y = ÁBCD+ABCD+ABCD+ABCÓ
circuito lógico que estamos buscando.
Una expresión de este tipo se denomina en álge-
Deduccián de ecuaciones booleanas a partir de bra booleana suma de productos. Se realiza en la
tablas de verdad práctica utilizando compuertas AND, OR y NOT.
Consideremos nuevamente la tabla de verdad de Esta ecuación describe de una manera compacta
la figura 115C. Ilustraremos a continuación la for- la tabla de verdad de la figura 115C. Para imple-
ma de obtener la ecuación lógica que la describe o mentarla, necesitamos de 4 compuertas ANO de 4
sintetiza. entradas y 4 inversores para generar los minitér-
minos y de l compuerta OR de 4 entradas para ge-
El primer paso es identificar las filas o combina- nerar la variable de salida. En la figura 117 se mues-
ciones de entrada que producen como resultado un tra el circuito correspondiente.
1 a la salida. En nuestro caso, esto es aplicable a las
filas 7, 11, 13y 14 (figura 116A). Es posible que este circuito, aunque realiza la
función lógica para la cual ha sido diseñado, no sea
A continuación, observamos en cada fila los el óptimo en el sentido de que utiliza más com-
valores que toma cada variable de entrada. Si una puertas de las que en realidad son necesarias. En la
variable determinada vale O, lª-.r�mpja�mos men- siguiente sección aprenderemos una serie de reglas
talmente por su complemento (A, B, C, D). Si la va- que nos permitirán simplificar ecuaciones booleanas
riable vale 1, la dejamos tal como estaba, es decir, y así optimar circuitos lógicos.
sin negar (A, B, C, D). En la figura l 16B se ilustra
este paso. Reglas del álgebra booleana
Seguidamente, asignamos a la salida de cada fila En álgebra booleana existen 22 reglas muy sen-
una expresión booleana equivalente a la operación cillas e importantes que cuando se entienden, memo-
ANO de las variables de entrada representadas de rizan y aplican correctamente, contribuyen a simpli-
esta forma. En la figura l l 6C se ilustra este paso. ficar ecuaciones booleanas y a minimizar el número
Cada una de estas ecuaciones es un minitérmino. de compuertas requeridas para implemen tarun deter-
Por ejemplo, el miniténnino asociado a la fila 13 es: minado circuito. Esta es su principal aplicación.

Proceso de deducción de una ecuación booleana :,•:

(A) {B) (C)

A B e o y A o e o y A B e o Y:Y7+Y11 +Y13+Y14

(7) o 1 1 1 1 (7) A B e o 1 (7) A B e o Y7 :AOCO

-
(11) 1 o 1 1 1 ( 11) A s e D 1 ( 11) A s e D Y11: MlCO

\13) 1 1 o 1 1 (13) A B
-e D 1 (13) A B e- D Y13 = ABCD

(14) 1 1 '1 o 1 (14) A B e 5 1 (14) A B e D Y14 = ASCO

. .,.,. _ ....,,, ...·.·:. ·.·.·...·'· ..·.. ·......··.·... ,,,,, . ,,,,,

CEKir- Curso práctico de etearonica digital 81

 Circuito lóglco de la ecuación Y= Y7+Y11+Y13+Y14 Reglas de la suma lógica (OR)
A B C O
Y7 =ABCD Regla 3 Regla 4

:=D-1 :=D-A
Y11 .. ASCO
Y13=ABCD
Y14-ABCD

I A+1=11 !A+O: A!
Fi . 119 >
'

ginal. Estas reglas son válidas también para com-

puertas OR de varias entradas.

Regla Nes. A•A=A

-
A B C o Fig. 117
',',,/'. :,;,¡. ,<,,·:, •·••·••• . ,,;,: Regla Ne 6. A+A=A

Las reglas 5 y 6 se denominan leyes de la tau-

Presentamos a continuación un listado de las re- tologia y se ilustran en la figura 120. Establecen
glas del álgebra booleana. Para cada una se ofrece que la operación OR o AND de una variable A con-
una breve explicación de su significado y los circui- sigo misma es igual a la variable original. Es decir,
tos correspondientes. Todas estas reglas son muy si se aplica la misma señal de entrada a las entradas
fáciles de comprender y asimilar, si usted tiene bien de una compuerta OR o AND, la salida será siem-
claro cómo trabajan las tres compuertas básicas
pre igual a la señal de entrada.
AND, OR y NOT.

ReglaN9 l. A•O=O
Leyes de tautología
ReglaNfJ2. A•l=A
Regla 5 Regla 6
Las reglas 3 y 4 se denominan leyes de la mul-
tiplicación o producto lógico y se ilustran en la
figura 118. Establecen que la operación AND de
una variable A con O es siempre igual a O y con 1 es
At[)-A A1D--A
siempre igual a la variable original. Estas reglas son IA·A:A! ! A+A = A! �
válidas también para compuertas AND de varias en- Fig. 120 J.
tradas. ,' •... J:

ReglaN17.
Reglas del producto lógico (ANO)

:=0-0 �=O-A
Regla N18. A+A=l
Aegla 1 Regla 2
Las reglas 7 y 8 se denominan leyes de los com-
plementos y se ilustran en la figura 121. Establecen
que la operación AND de una variable A con su
complemento es siempre igual a O y la operación
!A ·O=Ol !A·1=AI OR de las mismas es siempre igual a l. Estas reglas
Fig. 118 se aplican también a compuertas AND y OR de va-

-
,:,. ¡.,¡,;,:.. .,. oc ..... •... rias entradas.

Regla NtJ 9. A=A

ReglaN'l 3. A+l=l
Esta regla se denomina ley de la doble negación
ReglaN'l4. A+O=A y se ilustra en la figura 122. Establece que la doble
negación de una variable A es igual a A. Es decir, si
Las reglas 1 y 2 se denominan leyes de la suma se aplica una señal a un inversor y la señal de salida
lógica y se ilustran en la figura 119. Establecen que de este último se vuelve a invertir, la señal de salida
la operación OR de una variable A con 1 es siempre final es la misma señal de entrada. Si la señal es O,
igual a 1 y con O es siempre igual a la variable orí- la salida es O y si es 1, la salida es l.
82
 Leyes de los complementos Leyes distributivas
A Regla 7 A Regla 8 A
A

� ·� , e e

IA+A =11· e e
. Fig. 121 . Regla 12

A A
B B
Ley de la doble negación

-
Regla 9
e e
A A A Regla 13 Fig. 124

:::,;
A:A ra de la misma forma que la regla estándar de fac-
Fig. 122
torización del álgebra común: cuando un término A
se repite en una suma de productos, la expresión ori-
ginal se puede factorizar y simplificar, convirtién-
Regla NtJJO. dose en un producto de sumas.
Regla N'l JJ. A+B =B+A La regla 13 opera de manera similar a la regla es-
tándar de expansión del álgebra común: cuando un
Las reglas 10 y 11 se denominan leyes conmu- término A se repite en un producto de sumas, la
tativas y se ilustran en la figura 123. Establecen expresión original se puede expandir y simplificar,
que las operaciónes AND y OR son conmutativas: convirtiéndose en una suma de productos.
las entradas de una compuerta OR o ANO se pue-
den intercambiar y la salida no cambia. No importa Regla N" 14. ley asociativa de la operación AND
cuál entrada designe usted como A y cuál como B,
el resultado siempre será el mismo. ABC = (AB)•C = A•(BC) = (AC)•B
Regla N" 15. Ley asociativa de la operación OR
Leyes conmutativas A+B+C = (A+B)+C = A+(B.+C) = (A+C)+B

Las reglas 14 y 15 se denominan leyes distri-

A --r--\A, e - B --r--\ B • A butivas y se ilustran en la figura 125. Establecen
e�-A� que las operaciones AND y OR son asociativas y el
Regla 11 orden en que se agrupen las entradas de una com-
puerta OR o AND de varias entradas es intrascen-
A�A+B - B�B+A � dente.
B ---¡___,,----- - A �
Regla 12 Fig. 123

AgD-= A;;P=C;;P-.
Leyes distributivas

Regla N'l J2. ley distributiva de la operación AND

AB + AC = A•(B+C)
= i B A
Regla 14 e e '
Regla N'l 13. Ley distributiva de la operación OR

_:ef"=
e�
(A+B)•(A+C) =A+ BC A9� 1
C�-B A .·
8
Las reglas 12 y 13 se denominan leyes distribu- Regla 15 e Fig. 12s ,:�
tivas y se ilustran en la figura 124. La regla 12 ope- •• %- ••• ··'·,• ••• • .... :, ':

CEKJT. Curso práctico de electrónica digital 83

Regla NtJ 16. A• (A+B) = A Teoremas de DeMorgan

Ano-- A=t=D-- -
ReglaNº 17. A+AB=A t,�gl:l 21
ili.

Reglafv'J 18. A•(A+B) = AB A+B- A·B;

B - B ,
r:.
Regla Nl119 A+AB=A+B !A+B:\•31
:;.

Regla Nl1 20. A+AB=A+B

Regla 22
Las reglas 16 a 20 se denominan leyes de absor-
ción, se ilustran en la figura 126 y no se cumplen
en el álgebra común.
::(}-AS= :�i+e ,r
!A·9-� 3 F1g. 127 ·

Leyes de absorción
A B dos variables A y B es igual al producto lógico de
sus complementos. Es decir, la operación de una
compuertaNOR es equivalente a la de una compuer-
ta AND con las entradas negadas.
Regla 16 La regla 22 establece que la negación del pro-
A ducto lógico de dos variables A y B es igual a la su-
ma lógica de sus complementos. Es decir, la ope-
ración de una compuerta NAND es equivalente a la
de una compuerta OR con las entradas negadas.
A Las reglas 21 y 22 son aplicables también a com-
�: puertas de varias entradas. Su utilidad más impor-
tante radica en que posibilitan la realización de cual-
quier circuito lógico, utilizando únicamente com-
AB puertas NAND o compuertas NOR.
:.;
*- En la figura 128 se muestra la forma de obtener
cada una de las compuertas lógicas estudiadas hasta
el momento, interconectando exclusivamente com-
A+B ::;
puertas NAND.
�:1
En la próxima sección aprenderá a utilizar todas
Regla 20 � las reglas anteriores para simplificar ecuaciones boo-
leanas y así minimizar el número de compuertas de
A-1-B un circuito lógico.
s;mp··r:raci6n de ecuaciones booleanas y
minimización de circuitos láeicos
.
.
·.
En la sección anterior conocimos las reglas del
álgebra booleana y nos familiarizamos con su uso.
Regla NI! 21. Primer teorema de DeMorgan En esta sección ilustraremos, mediante un ejemplo,
cómo aplicar estas reglas para simplificar ecua-
A+B = A·-B ciones booleanas y minimizar así los circuitos lógi-
cos que ellas representan.
Regla NtJ 22. Segundo teorema de DeMorgan
A•B=A+B
- - Consideremos nuevamente el problema de dise-
ño planteado en la sección "Cómo elaborar tablas de
verdad" de la página 79. Se trata de obtener uncir-
. Las reglas 21 y 22 se denominan teoremas de cuito lógico de 4 entradas y una salida que entregue
DeMorgan y se ilustran en la figura 127. La regla un 1 lógico cuando tres de sus entradas sean altas
21 establece que la negación de la suma lógica de (l's) y un O lógico en cualquier otra circunstancia:
84
 Obtención de otras compuertas a partir de Y = (ABCD + ABCD) + (ABCD + ABCD )
compuertas NANO
Factorizando términos comunes de acuerdo con
ANO la ley distributiva AND (regla 12):

:=O-a= :=O-CD-a Y:::: (AB + AB)•CD + AB•(CD + CD)

;�
�� Observe que el término AB + AB corresponde a
OR �:: la operación QR exclusiva de A y B y que el tér-
mino CD + CD corresponde a la operación OR ex-
B�a=
A�.- A

B
a f
;.,;
clusiva de C y D. Estos términos no admiten sim-
plificación. Por tanto, la salida Y se puede des-
cribir mediante la siguiente ecuación booleana:
NOT :-:"

� Y:::: (AG)B)•CD + AB•(C@D)

A -[>o- a = -ED- a A :>
Para poner en práctica esta expresión, se re-
quiere únicamente de dos compuertas XOR, cuatro
YES compuertas ANO de dos entradas y una compuerta
OR de dos entradas. En la figura 129 se muestra un

A -t:>- = A--0--0- O Q
circuito lógico práctico que resuelve nuestro pro-
blema y es significativamente más sencillo que el
circuito original de la figura 117.
NOR

A �_ A
e�ª=B Q Circuito lógico práctico
!i!i
�---+----..- 3-15 V
..-1-..i+�r.. _ IC1. 40708 !f
IC2: 40818
IC3:4071 B ¡¡
<•
i:¡!

::):
y t
�
:-:

F1g. 128 �
.,.,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,;,:,;,;,;.;,;,;,;,;,•,;,•,•,•,;,:,. .". .,,............<·:·!-:·:·: :.-..x.•.X .-. •,, ,•.-.,;',;,;,, ','>::•;,:_,:,::,::.,;. �:,;"''.·:.·.,:·A•:·:-:,:,:,:.•.�·:-:•;<{<,�

En las figuras 115C y 117 se muestran la tabla

de verdad y el circuito lógico obtenidos hasta el mo-
mento. Nuestro siguiente objetivo es simplificar la
ecuación booleana y derivar de esa ecuación simpli-
ficadn un circuito más sencillo, que realice exacta-
mente la misma función.
El ejemplo anterior corresponde a un caso sen-
Consideremos inicialmente la ecuación booleana cillo de simplificación, donde la aplicación de sólo
original: dos reglas (las leyes asociativa y distributiva) y la
identificación de ciertas estructuras conocidas (las
y = ÁBCD + ABCD + AilCD + ABCD compuertas XOR) solucionan el problema de di-
seño, reduciendo al mínimo la manipulación alge-
Para simplificar esta expresión, que está en la braica.
forma de suma de productos, aplicamos las reglas
booleanas adecuadas así: Este no es el caso general. Consideremos, por
ejemplo, la simplificación de la ecuación
Agrupando términos de acuerdo con la ley aso-
ciativa OR (regla 15): Q == Á•B•C + A•B•C+ A•B•C + A•B•C
CEKIT- Curso práctico de electrónica digital 85
 En la figura 130 se muestra el circuito lógico co- inversor. Compárelo con el de la figura 130, el cual
rrespondiente. Utiliza 4 compuertas ANO de 3 entra- realiza la misma función pero es más complejo,
das, una compuerta OR de 4 entradas y 4 inver- costoso y lento, porque utiliza más componentes.
sores. Manipulando apropiadamente la ecuación
booleana original es posible simplificarla y reducir
la complejidad del circuito final. Veamos.
Circuito lóglco slmpllflcado

Circuito lóglco sin simplificar

A e e a
-
O:ABC+ABC+ABC+ABC- 0-AB+BC
+V > ,<

11
a j
2

a
-- Fig. 131
••:,:.:,:,:,:,:-:,:,:.,.·x
�
�

Las ecuaciones booleanas se pueden también

simplificar utilizando un método gráfico llamado
mapas de Karnaugh, desarrollado por Maurice
- Kamaugh en 1953. Un mapa de Kamaugh, al
A 8 e Fig. 130 igual que una tabla de verdad, representa todas las
',',',',',", ...e..-.:::-:·,,;', .,,,,,..,.,,,,,,,•,,,·,•,,,',',','•'· •• ·-:,,.. ·••
posibles combinaciones de estados de las entradas
de un circuito digital y el estado de salida resultante.
Agrupando términos según la regla 15 (ley aso-
ciativa OR): En la figura 132 se muestra como ejemplo el ma-
pa _ge Karnaugh cojrespondiente a la ecuación
Q = (A•B•C + A•B•C) + (A•B•C + A•B•C) Q=ABC + ABC + ABC + ABC y se resume el pro-
ceso de simplificación de la misma por este método.
Factorizando términos comunes de acuerdo con La simplificación de ecuaciones lógicas por mapas
la regla 12 (ley distributiva AND): de Karnaugh se explica en detalle en la lección 21
(Análisis y diseño de circuitos secuenciales).
Q = (A+A)•(B•C) + (A•B)•(C+C)
Con base en la regla 8 (ley de complementos
OR):
-·
A+A=C+C= 1
- A)
Marcar
B)
Enlazar t's
C)
Leer
minitérminos adyacentes lazos
Por tanto:
Q = l •(B•C) + (M3)• l

De acuerdo con la regla 2 (ley AND):

l•(B•C) = BC ; (A•B)•l = AB
- -
Por tanto: Omitir variables
que cambian en
Q=BC+AB cada lazo
D) E)
Esta última es la ecuación simplificada buscada
El circuito lógico correspondiente se muestra en la
figura 131 y sólo utiliza 2 compuertas ANO de 2
! Y= AB + BC ! l Ver figura 131
Fig. 132
¡)

entradas, una compuerta OR de 2 entradas y un . ·'· .. ·.·.·:;_._.·.··.··:-�.,:.::;::·.·.·.·.-:·:·:·.... !'• ':,::... :..:: ••,::::,,,,,,,:;,···:::

86
 TECNOLOGIA
Aplicaciones modernas de la electrónica digital

Análisis y diseño de circuitos digitales por La mayoría de programas CAD modernos utilizan
modelos matemáticos almacenados en librerías pa-
computador ra simular la operación de circuitos integrados digita-
El método tradicional de probar un diseño digital les. El programa SUSIE, por ejemplo, simula cerca
de 6000 dispositivos TTL, CMOS y ECL. El usua-
es montar el circuito en un protoboard y utilizar una rio puede modelar chips no incluidos en el paquete
punta lógica, un osciloscopio o un analizador lógico original utilizando un programa compilador.
para encontrar las causas por las cuales no trabaja.
El método moderno es simular el diseño en un com- El proceso de verificación de un diseño por CAD
putador utilizando un programa CAD (compute, se realiza en tres (3) etapas: definición del circuito,
aided design: diseño asistido por computador).
especificación de las señales de entrada y simula-
ción del mismo. Los resultados de salida requeridos
Existen en el mercado muchos programas CAD
orientados al diseño y a la simulación de circuitos di- pueden ser, por ejemplo, tablas de verdad, diagra-
mas de temporización, esquemas lógicos, etc.
gitales por computador. Uno de los más recientes
es el SUSIE (Standard Universal Simulator for Im- La definición del circuito se establece a través de
proved Engineering). Otros programas CAD popula- un listado en lenguaje de computador que relaciona
res son el OrCAD, el SuperCAD y el Logicsim. todos los componentes del circuito y las conexiones
En la figura A se indican las características comu- entre ellos. El listado especifica también el tipo de
nes a todo programa CAD. El usuario determina ini- señales de entrada y la forma como se desea que se
cialmente lo que se va a analizar , el tipo de análisis representen los resultados de salida.
requerido y la forma como desea que se presenten El usuario entra el listado al computador a través
los resultados. Estos datos los recibe el computador del teclado u otro medio y el programa lo lee, tra-
a través de un teclado, un lápiz óptico (light pen) o
cualquier otro medio de entrada. yendo los componentes especificados de sus li-
brerías y armando el circuito en una memoria RAM.
A continuación simula su operación, representando
los resultados de salida en la pantalla del compu-
Programa CAD
tador, una impresora u otro medio.

i
r;

I Entrada H Análisis H Salida I �

El usuario evalúa estos resultados y realiza las mo-
dificaciones pertinentes hasta llegar a la mejor solu-
ción a los requisitos originales.

D
Usuario Usuario
Los programas CAD modernos pueden llevar a ca-
bo análisis de circuitos con miles de componentes
Fig. A:
en un tiempo muy corto y brindan facilidades que
''
permiten que la imaginación del diseñador trabaje
libremente, sin restricciones. Las siguientes son al-
gunas de las características avanzadas de paquetes
La· información de entrada y los posteriores cam- CAD como el SUSIE y otros:
bies y modificaciones son simultáneamente analiza-
dos y evaluados por el programa, el cual represen- • Se pueden fijar los tiempos de propagación de
ta gráficamente en una pantalla, un plotter o cual- los chips para evaluar la operación del circuito en el
quier otro medio de salida los resultados. Estos últi- peor de los casos. Usted puede también cambiar el
mos son evaluados y analizados por el usuario para diseño de una tecnología a otra (por ejemplo de LS
escoger la mejor solución a sus necesidades. a ALS) e incluir en la simulación los efectos de la
temperatura y otros factores externos.
Aunque los programas CAD utilizan software (ins-
trucciones) para analizar y verificar un diseño, los • Se pueden simular fallas y visualizar glitches,
resultados son los mismos que se obtendrían si se problemas de sincronismo, entradas flotantes, etc.
ensamblara el circuito y se emplearan instrumentos El programa entrega mensajes de error cuando se
para su prueba y depuración. Los métodos CAD se violan ciertas convenciones o se presentan condicio-
utilizan extensamente en la industria electrónica y nes de cortocircuito (por ejemplo, cuando dos sali-
otras áreas productivas. das pretenden utilizar una misma línea tri-statei.
CEl(JJ- Curso práctico de electrónica digital 87
Lección 08

Interfaces lógicas y reales

• Introducción En las secciones siguientes nos referiremos exclu-

• INTERFACES ENTRE FAMIUAS WGICAS sivamente a la forma de interconectar dispositivos
• Características de entrada y salida TTL y CMOS TI'L y CMOS. Como veremos. algunos esquemas
• Interfaces de TTL a.CMOS y de CMOS a TTL de interface sólo requieren de resistencias. otros uti-
• INTERFACE DE ENTRADAS Y SAUDAS TTL lizan transistores o ciertos chips especializados y al-
Y CMOS CON DISPOSITIVOS EXTERNOS gunos no requieren de componentes extras.
• Interfaces con interruptores electromecánicos
• lnterfaces con diodos emisores de luz (LED) Cara, tensticas de entrada y salida de ITL
• Interfaces con lámparas incandescentes
• Interfaces con zumbadores piezoeléctricos En la figura 133 se resumen las características o
• Inierfaces con relés perfiles de voltaje de la familia TfL estándar (serie
• fnterfaces con optoacopladores 74). Observe que los niveles alto y bajo se definen
de manera diferente para la entrada y para la salida.
Introducción Estas definiciones son válidas para las demás
subfamilias ITL estudiadas en la lección 2 (74L,
El término interface se utiliza en electrónica digital 74H, 74S, 74LS, 74ALS y 74AS).
para referirse a la interconexión eficiente de dos dis-
positivos, circuitos o sistemas que no son compa-
tibles y tienen características eléctricas diferentes.
Sin interfaces, la electrónica digital sería una dis-
Características de voltaje de TIL
ciplina puramente académica y sin utilidad práctica.
� Serie 74, 74LS
_
Las interfaces lógicas y reales que estudiaremos entrad�
en esta lección permiten que dispositivos de dife- Voltaje de Voltaje de salida
rentes familias o subfamilias puedan comunicarse SV Vcc SV
entre sí y con dispositivos del mundo real. En las
4V
lecciones 36 y 37 estudiaremos las interfaces aná-
logas, las cuales posibilitan el procesamiento digital 3V
de señales análogas. ..,....,<..J;......_....,2.ov 2v
- Zona proh1b1da
Conoceremos las reglas que deben seguirse y las �:c-r:r-r� .8V .4 V,-,,--;:-:,�-. 1 V
�·
técnicas que deben utilizarse cuando se interfazan --.-... GND GND F1g�33
circuitos integrados TTL y CMOS entre sí y a dis- .. ·.•• :.:,,:,,.•:,:.; . . ,¡�
positivos externos. Aprenderemos a utilizar inte- ·, ' •

rruptores, LEO. relés, zumbadores, optoacoplado-

res y otros componentes en aplicaciones digitales. De acuerdo con el perfil de voltaje de la figura
133, una entrada TIL interpreta un voltaje entre O V
INTERFACES ENTRE FAt.fILIAS LOGICAS y 0.8 V como un nivel bajo ó O lógico y un voltaje
entre 2 V y 5 V como un nivel alto ó ! lógico. Cual-
Existen situaciones donde se hace necesario inter- quier voltaje de entrada entre 0.8 V y 2 V es invá-
conectar dispositivos pertenecientes a diferentes fa- lido y debe evitarse, porque el estado de salida resul-
milias lógicas con el fin de aprovechar las ventajas tante es impredecible.
que cada tecnología ofrece. Para que esta intercone-
xión sea eficiente, deben conocerse las caracterís- Del mismo modo, un nivel bajo en una salida
ticas de entrada y de salida de las familias lógicas TI'L corresponde a un voltaje entre O V y 0.4 V y
comprometidas. un nivel alto a un voltaje entre 2.4 V y 5 V. Típi-
camente, los circuitos integrados ITL entregan un
Cada familia lógica interpreta de manera diferente nivel alto de 3.5 V y un nivel bajo de 0.1 V.
un nivel alto o bajo de voltaje y tiene sus propios re-
quisitos de corriente de entrada y de salida. Por esta Cualquier voltaje de salida entre 0.4 V y 2.4 V es
razón, dos familias lógicas no se pueden conectar inválido. Si un circuito integrado TTL entrega volta-
directamente: necesitan de una interface que las jes de salida en este rango debe descartarse, porque
comunique y acople sus características de voltaje y puede provocar un funcionamiento erróneo del pro-
corriente. yecto o sistema en el que está incorporado.
88
 En la figura 134 se resumen las características má- En la tabla 8-1 se resumen las características de co-
ximas de corriente de la familia TIL estándar. Una rriente de las subfamilias TTL comunes. Estas es-
salida TTL es capaz de impulsar hasta 16 mA en el pecificaciones varían ligeramente de un fabricante a
estado bajo y 400 µA en el estado alto. Del mismo otro y no se aplican a los buffers.
modo, una entrada TTL exige hasta 40 µA en el es-
tado alto y 1.6 mA en el estado bajo. Para ilustrar el uso de la tabla 8-1, consideremos
el problema de interface que se muestra en la figura
135. En este caso, la salida de una compuerta
NAND 74LSOO debe manejar las entradas de los 6
Características de corriente de TTL estándar inversores de un circuito integrado 7404. Se indi-
c. rga de n1,� ia can los perfiles de corriente y voltaje del circuito
Capacidad de salida
impulsor (74LSOO) y del circuito de carga (7404).
5v-,. . .,. ........... ,. , 5V

4V V
3V 3V Ejemplo de Interface de TTL·LS a TTL estándar :,
2.4V....,.....L...'-'-�
¿,,QV
� 7404
2V
1V V 2
.4 V .,..,.'J"'?_,...,��c..J .av
ov 1-'-.�L."""""--,,,,
.,. ...,,...:.,,-.;..

Lo anterior implica que una salida TIL estándar

puede manejar hasta 10 entradas del mismo tipo. El
número de entradas que puede manejar una salida
dentro de una misma subfamilia se denomina co-
múnmente Jan-out y el efecto de carga que presenta
una entrada se denominafan-in.

Los dispositivos de la serie 7 4 tienen un Jan-out

Perfil de salida
TTL-LS
-
- Perfil de entrada TIL
estándar
,. . . ,. . ..........._.....-sv
de 10 y los de la serie 74LS unjan-out de 20. A las
entradas TIL estándar se les asigna unjan-in de l. 4V
Este último valor corresponde a una corriente de 40 3V
µA en el estado alto y de 1.6 mA en el estado bajo.
l-"'-............... .,.2.ov
1V
............................. BV
Características de corriente de subfamilias TTL .4 V �"Z7_77j.,.:.!�
OV -------.� ...."""""""".. ov
ENTRADA F19 135 ¡
SUBFAMILIA SALIDA
- ' <.:•&,1. Y,1 ,;.,.·,. cr. .,.,.::,,,,•••,;.;.,.:,,•:•:-:,:,;.;,,,;;:,;,,,:,;,,,;,•,:,•,,' • -e, .�·%,,',;,;,:,;,:,;,;,:,;,;,;,;,;,;,:,,,

TTL
IQH loL l1H l1L
74 400µA 1omA 40 �,A 6mA De acuerdo con la tabla 8-1, en el estado alto la
salida del 74LSOO puede manejar hasta 10 inverso-
74L 400uA 4mA 'J I A 18( •A
res 7404, porque la máxima corriente de salida es
74S 1 mA 2umA 50 �,A 2 mi 400 µA (IOH) y la máxima corriente de entrada es
o �¡f 40 µA (IIH). En consecuencia, lOH/IlH = 400/40 =
7 1 S +00 pA 8 mA 20¡ f
10. Los seis inversores exigirían 6x40µA = 240
74ALS 400 µ.A riA 2C I A 1 O �tA µA, que es un valor por debajo de 400 µA.
74H 500 ,1A J rnA 5C � , mA
En el estado bajo, la salida del 74LSOO puede ma-
¡LA- mrro;,mpN1os mA .. rr ,1 M--....r1os nejar hasta 5 inversores, porque la máxima corrien-
I OH: Máxima corriente de salida en ALTO. te de salida es 8 mA (lot) y la máxima corriente por
I OL : Máxima corriente de salida en BAJO. entrada es 1.6 mA (IJL).
I IH : Máxima corriente de entrada en ALTO.
I iL : Máxima corriente de entrada en BAJO. Tcbla 8-• , En consecuencia, lot/ln. = 8/1.6 = 5. Los 6 inver-
;.;.;,:,.,:,:, •i ,•.�·..• ,,,,,,;,:,:,:,;,;,;,:,;,:,:,:,:·:•:•:·:·:·:·:·:·:·:·:·:·:·:•:•:•:,:,:,:,:,:,:,:,:!:,•,;,;,;,;,•,•,:,:,;,•,•,•,;,;,•,;,•,•,;,;,;,;,·.·.;;.;,:,:.;•:•:•:,:,:,�:···v·,• •,li,• {• «•'{•'•,{•:,:·:.:.:·:·:·:·:· sores exigirían 6xl.6 mA = 9.6 mA.
CEKII- Curso práctico de electrónica digital 89
 Este valor (9.6 mA) sobrepasa la capacidad de co- Perfiles de voltaje de CMOS
rriente de salida de la compuerta 74LSOO (8 mA). Voltaje de entrada
Como resultado, la interface de la figura 135 no es 9V +\bO
eficiente. Este inconveniente se puede solucionar,
entre otras formas, instalando un bujfer de colector
abierto entre la salida del 74LSOO y las entradas del
7 404 como se muestra en la figura 136.
y

sv J.
4V
3V {
�:
2V ·�
..
X
i
+ SV
7404
2
.,
4
Un nivel bajo en una salida CMOS corresponde
-- 6 prácticamente a OV y un alto al valor del voltaje de
alimentación VDD. En la tabla 8-2 se resumen las
8 características de voltaje de las subfamilias CMOS
ENTRADA SALIDA
más populares. Las características generales de es-
10 ,. tas subfamilias se explicaron en la lección 2.
40 1.6 400 30 12

-
Caracterlsticas de corriente
caracterfsttcas de voltaje de subfamilias CMOS
del CI 74-07
Fig. 136
..................... •.-;:, �· .
SUBFAMILIA ENTRADA* SALIDA*
Voo*
Según vimos en la lección 6, los buffers tienen CMOS
V1H V1L VoH VOL
una mayor capacidad de corriente de salida que las
compuertas comunes. Utilizando una tensión de ali- 408, 74C 10 7.0 3.0 9.95 o.os
mentación de +5V, la características de voltaje y de 74HC 5 3.5 1.0 4.9 0.1
corriente de cada buffer del 7 407 son las mismas de
la serie 74, excepto que, en el estado bajo, la máxi- 74HCT 5 2.0 0.8 4.3 0.3
ma corriente de salida es 30 mA.
v,H .. Mínimo voltaje de entrada del estado ALTO.
Cuando se utiliza una compuerta de colector abier- V1L = Máximo voltaje de entrada del estado BAJO.
to como dispositivo de interface entre subfamilias VoH.. Mínimo voltaje de salida del estado AL TO.
TTL, debe elegirse cuidadosamente el valor de la VOL- Máximo voltaje de salida del estado BAJO.
resistencia de pull-up (RP). Un valor inadecuado voo- Voltaje de alimentación
puede ocasionar que los niveles bajo o alto de salida ("): Valores en voltios (V)
no queden bien definidos y sean mal interpretados Tabla 8-2 �
por la(s) entrada(s) que los recibe(n). ,,,,,,,,,,,,,,,','V

Características de. entrada y salida de CMOS Los dispositivos de la serie 74HC operan con ten-
siones de alimentación de 2V a 6V. Los rangos de
En la figura 137 se resumen las características de voltaje correspondientes a los niveles alto y bajo se
voltaje de las familias CMOS 40B y 74C. Observe definen en forma similar a las series 40 y 7 4C.
nuevamente que los niveles alto y bajo se definen
de manera diferente para la entrada y para la salida. Los dispositivos de la serie 74HCT operan a par-
Se supone un voltaje de alimentación de +9V. tir de una fuente de alimentación de +5V. Observe
que los niveles alto y bajo de entrada de esta sub-
U na entrada CMOS interpreta un voltaje entre OV familia se definen· de la misma manera que para
y el 30% de VDD como un nivel bajo ó O lógico y TIL, y los niveles alto y bajo de salida son simila-
un voltaje entre el 70% de Voo y VDD corno un ni- res a los de los demás dispositivos CMOS.
vel alto ó 1 lógico. En nuestro caso, un nivel bajo
es cualquier voltaje entre OV y 2.7V y un nivel alto La aplicación más importante de los dispositivos
cualquier voltaje entre 6.3V y 9V. de la serie 74HCT es proporcionar interface directa
90
 entre salidas TIL y entradas CMOS. Tienen el mis- Comparación de características de TTL y CMOS
mo perfil de entrada de TIL y el mismo perfil de +5
salida de CMOS. CMOS(alto) - source

En la figura 138 se resumen las características má-

ximas de corriente de las familias CMOS 40B ó
74C (estándares) y 74HC (CMOS de alta velo-
cidad). Una salida 40 ó 74C es capaz de impulsar
hasta 400 µA y una salida 74HC hasta 4 mA en CMOS (ba¡o) - sink.
cualquiera de los estados alto o bajo.
'
Cornent o do salida - Fig.139
.. · .
,,,,,,,,,,.,,,,,,,,,,,,,,•,•,,,,,.,.,,.,,,,
Carga de entrada
IIH 5V
1 �1A salida. Con corriente de salida cero (sin carga) estos
voltajes son los óptimos. A medida que aumenta
esta corriente, el voltaje del nivel alto disminuye y
Zona Series el del nivel bajo aumenta. Este efecto de carga es
prohibida 40, 74C más pronunciado en CMOS que en TIL.

Interfaces de TTL a CMOS

o.osv t,-;,-r,�r.{�'..!::....I
ov L,.;..t:..,{..;..;....�--'--u' Una entrada CMOS es relativamente fácil de ma-
5V r,��77.,_:.��
. nejar a partir de una salida TIL cuando los dispo-
4.9 V '"'. :. . ;,:="-'--4------.. � sitivos involucrados en la interface operan a partir
de una misma fuente de +5V. Las características de
corriente de salida de TIL son más que adecuadas
Zona Serle para manejar entradas CMOS. Sólo deben hacerse
próhlblda 74HC compatibles los niveles de voltaje.
En la figura 140 se muestra la forma de conectar
0.1 V ""'77-:,-;,'?l�:::.......J una salida TTL estándar a una entrada CMOS. La
OV """�""*--'-J-----, resistencia R acopla los niveles de voltaje de ambas
,,,,,;,;,:,:,: ,.,.,.,',',',',',',',',',',','•"···'•'•'•'•'•'•'"••,•,' ;.;
familias. Su valor fluctúa entre 3300 y 15 KQ. Un
valor típico es 1 KQ.
Para voltajes entre OV y + VDD, la corriente exigi-
da por una entrada CMOS, estándar o de alta veloci-
dad, es extremadamente pequeña: ¡ 10-5 µA! Para Interface TTL-CMOS con resistencia
efectos prácticos, se supone que esta corriente es ___...._ + 5V
igual a 1 µA. R
1 K
Como consecuencia de lo anterior, una salida Entrada
TIL ·.----- Salida
CMOS estándar o HC puede manejar un número in-
CMOS
definido de entradas del mismo tipo. En la práctica estándar
? 408
se considera que el Jan-out de las series 40 y 74C 74 74C
es 400 y el de las serie 74HC es 4000. "'="' GND Fig. 140
..... ••,•,•,•,•·,,.·,··:·:{,:,:,:,:,:,:,:,:,:,,

En la figura 139 se resumen, en forma gráfica, las

características de salida de las familias TTL y En la figura 141 se muestra la forma de co-
CMOS. En el estado alto, una salida TIL o CMOS nectar una salida TTL-LS a una entrada CMOS. La
suministra corriente (modo sourcei y en el estado resistencia R acopla los niveles de voltaje de ambas
bajo la absorbe (modo sink). Por cuestiones de com- familias. Su valor fluctúa entre 1.2 KQ y 15KQ.
patibilidad, una entrada TIL o CMOS se comporta Un valor típíco es 2.2 Kn.
en forma contraria.
En la figura 142 se muestra la forma de conec-
Observe que los voltajes de salida de los niveles tar una salida TIL estándar o LS a una entrada
alto y bajo dependen del valor de la corriente de CMOS, utilizando una compuerta de alta velocidad
CEKff- Curso práctico de electrónica digital 91
 Interface de TIL - LS a CMOS con resistencia Interface básica de TIL a CMOS con transistor
+9V

Entrada �-- Salida

GND ,cMOS
....._ _,, ( 40, 74C)

-- .. ,:,:.:,..:.,;;,,,,
,--��.-
F19. 1,,4....,1. ,, '"

.
:,;:,:(.. .,

Fig. 14�
�,:
•
74HCT. Como se mencionó anteriormente, los :-:···..

dispositivos de esta familia se diseñan específica-

mente para interfazar dispositivos TTL a CMOS. 144. El transistor y las resistencias Rt y R2 despla- ..,.
zan los niveles de voltaje de la salida TTL a los
valores necesarios para operar la entrada CMOS.
Interface de TIL a CMOS con 74HCT34
En la figura 145 se muestra una versión mejo-
....--------------+sv rada del circuito anterior. En este caso, se utilizan
dos resistencias (R 1 y R2) en el circuito de base pa-
ra mejorar la inmunidad al ruido. El condensador C
reduce el tiempo que dura un cambio en la salida
TTL en manifestarse en la entrada CMOS. Es decir,
mejora la velocidad de la interface.
Fig. 142
:···:-·: . ·�-:- . �--� . . ...;.,,,:,:,:,:.,:-:,:,:,:·:·:·:·:-:,,,:•:•:•:,··:··,.... ' •' .. ,. .. .

Interface mejorada de TIL a CMOS

Cuando el dispositivo CMOS opera a un voltaje
de alimentación diferente de +5V, la interface entre + 9V
una salida TTL y una entrada CMOS es más compli-
cada, pero existen varias formas de lograrlo.
Una técnica muy simple consiste en utilizar una
salida TTL de colector abierto de alto voltaje conec-
tada a la entrada CMOS a través de una resistencia
de pull-up, como se muestra en la figura 143. Aun-
que este método es apropiado para muchas aplicacio-
nes, presenta el inconveniente de ser muy suscep-
tible al ruido.

Una solución más adecuada es utilizar un tran- Otra solución consiste en utilizar un transistor de
sistor de propósito general conectado en la configu- propósito general conectado en la configuración ba-
ración emisor común, como se muestra en la figura se común como se muestra en la figura 146. La ven-
taja de este montaje es su alta inmunidad al ruido.

Interface de TIL a CMOS con colector abierto

+ 9V Interface de TIL a CMOS Inmune al ruido
+SV + 9V

(74, 74LS) "="' ,i

�. • : Salida de colector abierto Fi . 143 ¡:

:,:,:,:,:,:,;,;,;,:,:,;,:.;,;,,,;,;,: •,:,:,:,:,:,:,:,:,:,:,:,:·:·:·:-:,:,:,:,:,:,:,:,:,:,:,:·:·:·:•:•:•:,;,; -, ,•.·. :,.; "'.•,,,,:,,,-;-;.; '>:,.:,:•••••• • ._:,..":,.x••.-.:.,. '> d-." ..• ..::.Y•�'>X•K-- :•• •• �:;

92
Interfaces de CMOS A 1TL Interface de CMOS a TTL-LS con resistencia
Una salida CMOS puede manejar directamente +9V
una entrada 74LS ó 74L cuando ambos dispositivos CMOS
operan a partir de una misma fuente de +5V. Esta (dJ 74C)
situación se ilustra en la figura 147. En el estado ba- �.,.._- Salida {
jo, una entrada LS puede retomar hasta 400 µA. Es-
--
TIL ji!
te es precisamente el valor máximo de corriente que (germanio)
puede drenar una salida CMOS en ese estado. i
Fig. 149 ('
!)! �..•" •,,t V•' .-:.:-l!'t....,..,.,.•.,.·,·,,,,,,,.,......... ;.!....:,..

Interface directa de CMOS a TTL-LS En algunos casos, dependiendo del fabricante,

es posible que los buffers 4049 y 4050 impulsen
______....._. + sv hasta tres entradas 74 y cuatro o más entradas 74L
ó 74LS.
Entrada
CMOS
.____.....____. Senes 74L, 74LS Interface de CMOS a TTL con buffer CMOS
Fiq 147
�¡
,,:·:······'•,:',,•.•'·!•,•'•,•,•,·.·.··········.•'•'·"········:•,••-.,.-.,. .......... .,.,,,,,.''·.·'·'•'•.•,•'•'··· ,, ,., .. .,.... .

¡¡¡:
En general, una salida CMOS no puede manejar ......-ii:>--- Salida
directamente una entrada TIL estándar debido a su TIL :):
limitada capacidad de corriente. Las únicas excep-
ciones son los circuitos integrados 400 l y 4002 �
(ver páginas 47 y 49). En la figura 148 se muestra F1g. 150 :;
.. . .. .-: ..
una interface de este tipo.
En la tabla 8-3 se relacionan losfan-out mínimo
y típico de los buffers CD4049A y CD4050A de
Interface directa de CMOS a TTL estándar RCA referidos a las subfamilias TIL más comunes.

Fan-out de los buffers CD4049A y CD4050A

Serles TTL

-- "�
FAN-OUT 74 74H
,
74L 74LS 74S
F1c¡ 148 �; Mínimo 1 14 7 1
.,·•.;,,,,.,.,..,,, ... ·············.·.•'•'',,,,',',',',','•'•'•'•'••'•'••'•'"•';.,{. 'v-!i-..\X>i: :,.,.�·.,,-,•·.······ ;,, . ...
T1pico 3 2 28 14 2
En la figura 149 se muestra una forma sencilla Tabla 8-3
.., .· .:·,·····
de conectar una salida CMOS a una entrada TIL
.,,..::,, "( ,,,,,,,,,,·.·.·,•,,,•,,,,',,,,,.,,,,.,·.

LS. El diodo D bloquea el voltaje procedente de la

salida CMOS cuando esta última está en el estado De acuerdo con la tabla 8-3, un buffer 4049A 6
alto. La resistencia R hace alta la entrada TIL 4050A de RCA puede manejar, típicamente, tres en-
cuando el diodo queda inversamente polarizado. Se tradas TTL de la serie 7 4 6 14 de la serie 7 4LS. En
utiliza un diodo de germanio para mejorar la inmu- el peor de los casos, cada uno de estos dispositivos
nidad al ruido. puede impulsar una entrada TIL de la serie 74 ó
siete de la serie 74LS. En la práctica, es más seguro
Para manejar entradas TIL estándar, una buena trabajar con ei fan-out mínimo.
solución consiste en utilizar un buffer. En la figura
150 se muestra la forma de conectar una entrada En la figura 151 se muestra la forma de conec-
TTL estándar a una salida CMOS mediante un tar una salida CMOS a una entrada TTL mediante
buffer CMOS 4049 ó 4050 (ver página 65). Estos un buffer de drenador abierto (el homólogo CMOS
dispositivos manejan normalmente hasta dos entra- del buffer de colector abierto) 40107. Este dispo-
das de la serie 74. sitivo es capaz de impulsar hasta 10 entradas 74 ó
CEKJf- Curso práctico de electrónica digital 93
 Otro método consiste en utilizar un buffer de
Interface de CMOS a TTL con 401078 drenador abierto 40107 con resistencia de pull-up,
+5V como se muestra en la figura 153. El buffer opera a
partir de la fuente de alimentación del dispositivo
CMOS. La resistencia de pull-up se conecta a la
fuente del dispositivo TTL.

Interface de CMOS a TTL con 401078

Q. • : Saltda de drenador abierto
3V • 18V
8 7

"':" Fig. 151

.Q. • : Salida de drenador abierto
Fig 153
.... ··� ·...-!·.:·.·�···· ; :.,:,,,:•:•:•:·.... � ....... ,. .... . ,,,:,:,;-
:,;,:,:.;,:.:�.:,.:,:,

¡40 entradas 74LS! En la misma figura se indica su

distribución de pines. Un tercer método es emplear un transistor NP:'\
de propósito general como se muestra en la figura
El circuito integrado 40107B incorpora 2 com- 154 . Este transistor, en asocio con sus resistencias
puertas NANO de 2 entradas de drenador abierto en de polarización (RI, R2 y R3), convierte niveles
una misma cápsula DIP de 8 ó 14 pines. Puede ma- lógicos CMOS en niveles lógicos TTL.
nejar voltajes de carga hasta de +20Y y tiene, típi-
camente, una capacidad de corriente de salida de
136 mA. Trabaja con tensiones de alimentación des-
de +3V hasta +18Y. Interface de CMOS a TTL con transistor
Cuando los dispositivos involucrados en la inter- + SV
face operan a diferentes voltajes de alimentación, su
interconexión es más elaborada, pero existen bue- + 9V
nos métodos para posibilitarla.
U na forma muy sencilla de conectar una salida Salida
CMOS a una entrada TTL consiste en utilizar un
buffer CMOS 4049 ó 4050, como se muestra en la
figura 152 . Las entradas de estos dispositivos acep-
!
CMOS
tan voltajes superiores al de alimentación. En este (40, 74C) ....._ --4...--+----•
caso, el 4049 recibe voltajes de entrada entre OY y
9Y y suministra voltajes de salida entre OV y 5V. .,:<!.. :, .,.
Fig. 15-!
,::,:,•,•,•,•:•,•,•,•:• •.•,•,•,•,•,.-. ·.;.y.

INTERFACES DE ENTRADAS Y SALIDAS TTL

Interface de CMOS a TTL con buffer CMOS Y CMOS CON DISPOSITIVOS EXTERNOS
+9V
-----•+5V Una de las necesidades más frecuentes en elec-
l"(;,TIL trónica digital es recibir información de entrada
(74, 74LS) � procedente de interruptores, teclados, fotoceldas,
Salida
I
�
etc. o controlar dispositivos como LEO, zumbado-
res, lámparas, relés, motores y otras cargas que ope-
ran a partir de fuentes AC o DC de alto voltaje y
consumen altas corrientes.
-- En las secciones que siguen conoceremos las téc-
Fig. 152 nicas que se utilizan comúnmente para llevar a cabo
la interconexión de entradas y salidas de dispo-
94
sitivos lógicos con estos y otros componentes del Es muy fácil interfazar interruptores a las entra-
mundo real. das de dispositivos TTL y CMOS. En la figura 156
se muestran algunos métodos. En el circuito A, la
Interfaces con interruptores electromecánicos salida es de nivel alto cuando se cierra el interruptor
S y de nivel bajo cuando se libera. Esto último es
Una forma muy común de entrar información en así porque el inversor TTL interpreta una entrada al
un sistema digital es utilizando interruptores. La fun- aire o flotante como un 1 lógico.
ción genérica de un interruptor es bloquear o per-
mitir el paso de corriente entre dos puntos. Los
interruptores vienen en una gran variedad de confi-
guraciones y presentaciones. En la figura 155 se Interfaces sencillas de Interruptores
muestran algunas de ellas y sus símbolos. .---.--++5V

Tipos de interruptores

A} Salida activa ALTA B) Salida activa ALTA

+SV

R1 R2
CMOS 100 K 100 K
TIL 10 K 330 o

C) Salida activa --•

BAJA
--
.�·.····· �. ••.;s
Fig. 156
,';f'il'. • • • •• :::

El circuito B, derivado del anterior, utiliza una

resistencia (Rt) para asegurar que la entrada del
inversor reciba un nivel alto estable cuando se abra
el interruptor. En el circuito de la figura C, la salida
-<> �
Pulsador NA --- �
Pulsador NC
---<>""�
Interruptor SPST
del inversor es de nivel bajo cuando se cierra el
interruptor y de nivel alto cuando se abre.
·�

{{{{
Las resistencias Rt y R2 tienen valores diferen-
��

�:=.
�� 1 tes para TIL y para CMOS, siendo significativa-
� mente mayores en este último caso. La razón es
muy sencilla: las entradas TIL manejan corrientes
Interruptor SPDT Interruptor DPDT Dlpswltch de entrada muy superiores a las de CMOS. La resis-
Fig. 155 tencia R2 se denomina comúnmente resistencia de
,:,;,:,:,;,1,:,:,:,:,:,:,:,;,•.:,;,:,:,,.,••,;,•,:,. •,:,:,:,•••• pull-down.

Los pulsadores o interruptores push-buuon pue- El circuito C no es muy eficiente para 1TL debi-
den ser normalmente abiertos o normalmente cerra- do a que consume mucha corriente cuando se cierra
dos (NA o NC). Cambian de estado cuando se opri- el interruptor y es poco inmune al ruido. Además,
men y retornan a su estado normal cuando se libe- no es conveniente conectar directamente una entrada
ran. Los dipswitches son grupos de 4, 8, 10 6 más TTL a +5V porque puede ser seriamente afectada en
interruptores miniatura independientes. Se pueden caso de una falla de la fuente o cuando se presenten
montar directamente sobre un protoboard. picos inesperados de voltaje (transientes).
Los interruptores se identifican generalmente por Los circuitos de la figura 156 resultan adecua-
el número de polos (P) y de posiciones o tiros (T). dos para algunas aplicaciones pero presentan un pro-
Los polos se refieren a la cantidad de circuitos blema: son susceptibles al fenómeno de rebote. De-
separados que el interruptor puede abrir o cerrar al bido a su construcción, los contactos de un inte-
mismo tiempo y los tiros a la cantidad de posicio- rruptor rebotan varias veces antes de cerrarse en
nes que cada polo puede adoptar. Por ejemplo: forma definitiva, provocando que la salida oscile
SPDT significa 1 polo, 2 tiros (S=l, 0=2). (genere pulsos indeseables) antes de estabilizarse.
CEKif- Curso práctico de electrónica digital 95
 Circuito de comprobación del fenómeno de rebote
DISPLAY 1
---------· + sv
,t 15

llfiálrá,liI. .
#14
#-5_...
2
#

-
- � Módulos d.,I Entrenador D,g1tal CEKIT
#n erminal Je acceso en la base da 28 pmos
F1g. 157
'•'<:·"·'•'•'•'. •,h,.,\,.Z',',','ó'.;.(•'!•'' •••• ¡,_.;' ••• • .. ·.·,:,,,7.,.·,,,}' . ,,:......"i':

Usted puede comprobar el fenómeno del rebote que ocasiona el funcionamiento erróneo de los mis-
conectando la salida de cualquiera de los circuitos mos. En interruptores pequeños, el rebote dura alre-
de la figura 156 a la entrada de un contador de pul- dedor de un milisegundo y en interruptores grandes
sos, como se muestra en la figura 157. Este mon- puede ser del orden de 50 milisegundos.
taje utiliza uno de los contadores BCD y uno de los
interruptores lógicos del entrenador digital CEKIT, Existen varias formas de eliminar el fenómeno
descrito en el proyecto central Nº 3. del rebote. En la figura 158 se muestran las más
comunes. Los circuitos A, B, C y D son adecuados
Cada vez que usted abre y cierra el interruptor para interruptores del tipo SPDT ( 1 polo, 2 posi-
SI, el contador debería registrar un pulso e incre- ciones) y el circuito E para interruptores del tipo
mentar la cuenta del display en uno. Sin embargo, SPST (1 polo, 1 posición).
en la práctica, la cuenta se incrementa en 1, 2, 3 e
incluso más. Lo anterior significa que está ingre- El ·circuito A utiliza como eliminador de rebote
sando más de un pulso a la entrada del contador. un latch o cerrojo biestable, formado por dos com-
Esto es causado por el rebote del interruptor, puertas NANO convencionales, y el B un laten
formado por dos compuertas NANO de colector
La presencia de rebotes es particularmente crítica abierto. R l y R2 actúan en ambos casos como resis-
en circuitos sensibles a pulsos y a cambíos de esta- tencias de pull-up. Los latches se estudian en deta-
do como flip-flops, contadores, registros, etc., por- lle en la lección 19.

Interfaces de Interruptores a entradas TTL y CMOS con eliminación de rebote

.....--------- + 9V

--
LATCH

(A) (A) � 5V
H2
1 K --
(C)
... sv .----------- + 9V
R1 R2
4 4.
Salida Salida

"=- C,

r.1µF -- (E)
,..., •.::.. ....... ,.:· •.v • ..--:--:--::-:,.······ ...... ·.•.....-� •••• •.• •,•,,,,,,,•,·,,,,,.,.·,:

96
 valor máximo especificado por el fabricante. Para
Circuito básico de utilización de un LEO
evitar que esto suceda, los LED deben protegerse
LED mediante una resistencia limitadora de corriente co-
Rs +
, \\ nectada en serie, como se muestra en la figura 159.
+ r+11 ····¡¡ Capsula

Vcc .=.. El valor de esta resistencia (Rs) se puede cal-

VI cular, en forma aproximada, mediante la fórmula:
....._
t c..... Cátodo :¡¡
'<
Cátodo Anodo
,"
Rs = (Vcc - YF)/IF
Fig. 159 $
En esta expresión, Vcc es el valor del voltaje de
... •,••-.v,•.•,•'•,•,•.•,•,•,•,,,.•,•.•,·.•,•,•.•,•,•,•.'•.•,•,•'•,,•,.,.,.,• ..... ·,•,••.•,·.•.·.··········:··········-.·······--·······-·... ... . ....... .,. .•<. ,::;;
alimentación, VF la caída de voltaje del LED e IF la
corriente nominal del mismo. Los valores de VF e
El circuito C utiliza una compuerta ANO CMOS IF los especifican los fabricantes. Por ejemplo, si
conectada como buffer no inversor y el circuito D Vcc=SY, IF=20 mA y YF=l.5 V (valores típicos),
dos buffers CMOS inversores. La resistencia R entonces:
evita que cambie el estado de la salida mientras el
interruptor pasa de una posición a otra. Rs = (SV - l.5V)/20mA = 3.5V/20mA = 175 Q
El circuito E utiliza una compuerta NAND Generalmente se utiliza un valor ligeramente su-
CMOS Schmitt-Trigger. La función de R2 y CI es perior al calculado para mayor seguridad. En este ca-
suavizar los pulsos de rebote, permitiendo que la so, una resistencia de 220 n es más que adecuada.
compuerta realice sólo una transición durante el En el experimento 1 (página 33) se detallan otras
período que dura el fenómeno. Este esquema anti- características de los LED.
rrebote no es adecuado para TTL.
Interfazar diodos emisores de luz con salidas
Interfaces con diodos emisores de luz (LED) TTL o CMOS es una tarea relativamente sencilla.
En la figura 160 se muestran varios circuitos ade-
Los diodos emisores de luz o LED (figura E3, cuados para este propósito. En todos los casos, el
página 33) se utilizan frecuentemente en los cir- valor de la resistencia limitadora del LED se calcula
cuitos digitales como monitores lógicos y para tras- como acaba de explicarse.
mitir información de un circuito a otro por vía ópti-
ca. Un LED encendido representa normalmente un En el circuito A, el LED prende cuando la salida
estado alto y un LED apagado un estado bajo. del inversor es alta y se apaga cuando es baja. El
circuito B opera en forma contraria. Observe que no
La cantidad de luz emitida por un LED es direc- se utilizan resistencias limiradoras en serie. Esto só-
tamente proporcional a la corriente que circula por lo se puede hacer con dispositivos CMOS que ope-
el mismo. Esta corriente nunca debe ser superior al ren a 5V o menos.

Interface de salidas TTL y CMOS a LED

-:
+SV 9V :�
+ 9V ,111

:·
�¡
'l "
LEO
....-
1
Salida ¡¡¡
.:::
(D)

+ 9V
Ii

'l
LE:D

LEO :�

-
-
:,;,;,;,•,;,;,;,;,;,;,;,; ,,,',,,,,,,,,,,,,,,,,,•,•,•,•,•,•'•,•'•,•'•,•'V":0 ... •
(E)
f'>•··· •,•, •'"" ••• f'!>?.
-
- •• :·:·.·=···:·:·:-··:······:···:·:·-.······:·· ···:··... :·:···:-:·.·· ......,.•• � •••••
-
-
.Y:.v·,... ,..,.,., •,•

CEKIT- Curso práctico de electrónica digital

(H)
,._,..
F1g 160
·.-.·,:·.·"".•!-:······.·.-.,,·,:,•,:,

97
f
 Los circuitos C y D operan de manera similar a primer caso, el transistor conduce, permitiendo que
los circuitos A y B, respectivamente, pero utilizan la corriente de colector circule a través del LED y en
resistencias limitadoras. Esto es necesario debido a el segundo se bloquea, impidiendo la circulación de
que se emplea una fuente de alimentación de mayor corriente. El circuito B opera en forma contraria.
voltaje (9V).
El circuito de la figura 162 muestra la forma de
Los circuitos E y F utilizan, respectivamente, un manejar un LED mediante una compuerta de-co-
buffer inversor CMOS 4049 operando en el modo lector abierto. R t actúa al mismo tiempo como
source, y un buffer no inversor 4050 operando en resistencia de pull-up y como resistencia limitadora.
el modo sink. En el circuito E, el LEO se prende El LEO prende cuando la salida del inversor es baja
cuando la salida es alta y se apaga cuando es baja. y se apaga cuando es alta.
El circuito F opera en forma contraria. En ambos
casos se requieren resistencias }imitadoras.
Los circuitos G y H ejemplifican la forma de Interface de LEO con colector abierto
manejar un LEO mediante una compuerta TIL V
estándar. En el circuito G, el LEO se prende cuando
la salida es alta y se apaga cuando es baja. El
circuito H opera en forma contraria. + 5V

Los circuitos de la figura 160 deben utilizarse ,LEO

-c
como simples monitores lógicos. No se recomienda Entrada ......__ Salida
�..,_2
emplearlos para impulsar al mismo tiempo otras
entradas porque en ellos las salidas trabajan a su
máxima capacidad de corriente, con el fin de ilu- -- .
Fig. 162 t
·.-::·:·
minar adecuadamente el LED. •"•

Los circuitos de la figura 161 proveen simultá- Interfaces con lámparas incandescentes
neamente monitoreo lógico y capacidad de manejo,
utilizando transistores de propósito general como En la figura 163 se muestran dos métodos muy
dispositivos de acople entre la salida TIL o CMOS comunes para manejar lámparas incandescentes de
y el LED. El circuito A utiliza un transistor NPN; el baja potencia mediante salidas TIL o CMOS. En
B, un transistor PNP.
En el circuito A, el LED prende cuando la salida
del inversor es alta y se apaga cuando es baja. En el Interfaces de lámpara Incandescente

(A) con translstos-e- .., + sv

Interfaces de LEO con transistores NPN #47
6V, 60mA ,
·)
{A) con translsto x
;,
NPN � Entrada

LEO
.___ Salida ·,
<.
Entrada (Y} ; +12V
(A}
+5V

01
(B} con translsto 2N3906
PNP

LEO f,.
? (B) con compuerta de
Sahda colector abierto #47 ¡¡
Entrada 01 y transistor 6V, 60mA ¡:
�
---1
PNP

!
2N3906

..........., ,•••,,,,••,.,,:,,,;,,•,•,,,,,,,,,,,.,:,:,:,:-:,,,:,.,:,:,:,, ·.·:-:-;·:�:·.•:>-.•.;$.·'·"".-.

--
,,.,,• .,.., ••• •• rz•···· •
Fig. 161
• . ·• ,,,,y,.., .-.c.:;•'-!:':·;: ., . ;¡�·-· ·-·:·:·.·:.·.·.··········.-
Fig. 163
r:

98
ambos casosse utiliza una lámpara N2 47 de 6V, ro Interfaces dlgttales de zumbador plezoeléctrlco
mA. Las lámparas incandescentes se emplean como
elementos de iluminación y monitoreo en muchas +SV
aplicaciones: linternas, automóviles, aviones, etc.

En el circuito A, la lámpara se enciende cuando

la salida del inversor es alta y se apaga cuando es
baja. En el primer caso, el transistor Q1 conduce,
causando que circule una comente de colector sufi-
ciente para encender la lámpara. En el segundo, el
transistor se bloquea y la lámpara no prende, por-
que no hay comente de base.

El circuito B utiliza un inversor TIL de colector Fíg. 165

abierto. Cuando la salida es baja, la base de Q1
queda puesta a tierra y este transistor conduce. Por
tanto, la lámpara enciende. Cuando la salida del En la figura 165 se indican dos métodos muy
inversor es alta, la resistencia de pull-up Ri conecta sencillos para manejar un zumbador piezoeléctrico a
la base de Qt a + 12V y el transistor no conduce. partir de salidas ITL o CMOS. Una compuerta
Por esta razón, la lámpara no prende. TIL estándar puede manejar directamente un buz-
zer piezoeléctrico. Este dispositivo absorbe típica-
Las lámparas incandescentes vienen en una gran mente de 3 mA a 5 mA cuando suena. Una salida
variedad de estilos y tamaños. En la figura 164 se TIL puede impulsar hasta 16 mA de corriente
muestran algunos modelos comunes. Además de
sus características de voltaje y de corriente, otras En el circuito A, una salida TTL estándar maneja
especificaciones importantes de estos dispositivos directamente un zumbador piezoeléctrico de 5V.
son su intensidad luminosa y sus horas promedio Cuando la salida del inversor es baja el buzzer
de vida. Estos datos los suministran los fabricantes. suena y cuando es alta, se silencia.

. En el circuito B, una salida TTL o CMOS mane-

Tipos de lámparas Incandescentes miniatura " ja el mismo buzzer anterior a través de un transistor
NPN de propósito general. Cuando la salida del
inversor es alta, el transistor conduce y el zumbador
suena. Cuando la salida del inversor es baja, el tran-
sistor se bloquea y el zumbador se silencia.

Los zumbadores piezoeléctricos son dispositi-

vos polarizados. Esta polaridad debe respetarse pa-
De bayoneta De tornillo De cuna ra que operen correctamente. En los circuitos de la
figura 165, el diodo D evita que los picos de voltaje
generados por el zumbador afecten la operación de

6
otros circuí tos conectados a la línea de + 5V.

Interfaces con relés

Depestana
Bl-Pln De teléfono Los relés se utilizan en los circuitos digitales pa-
Fig. 164 �
, ••,: • ·'>>:·''-:-. "'� •X:,•,·,·,·,•,•.•,•,,,,•,•... .,. ...... • :·.· � •••.•••••:, :?. ••.,, .>-'
ra aíslar salidas TTL o CMOS de cargas de potencia
que operan a altos voltajes y/o consumen altas co-
rrientes. Como vimos en el experimento 8 (página
65), un relé es un dispositivo que utiliza el campo
Interfaces con zumbadores piezoeléctricos magnético creado alrededor de una bobina con
comente para abrir o cerrar uno o más contactos.
Los zumbadores piezoeléctricos o piezo-buzzers
(ver figura 49, página 43) se utilizan en los cir- En la figura 166 se muestra la forma de manejar
cuitos digitales como anunciadores sonoros de bajo la bobina de un relé mediante una salida TfL o
consumo. Su vasto campo de aplicaciones incluye CMOS utilizando un transistor de propósito general
radiorrelojes, teléfonos, computadores, alarmas, como elemento impulsor o driver. El diodo D 1 eli-
buscapersonas, detectores de humo y de metales, mina los transientes o picos de voltaje producidos
probadores, etc. por la bobina del relé durante su operación.
CEK.l[. Curso práctico de electrónica digital 99
 Interface digital de relé con transistor ACTIVIDAD PRACTICA N'l 6
......-_..,_ + 5V
- - - - - -, NQ i Construcción del módulo l. Parte 5
11 :
� Comün : Al En esta actividad instalaremos la base o socket
�A.N ,.
� circuito ''
.' de 14 pines que sirve de soporte al circuito inte-
de carga grado CD4011 B del módulo 1. La utilización de es-
RelÁ: sv, soo n ta base facilita el montaje del chip y su remplazo.
01
2N3904 Componentes y herramientas necesarios
--
:,:,:,:,:,:,:..,• ,...., ""' •,•,:,,,:,:,:-:,;,;,;,:, ',',',',',',',','•'•'•'•i''.'I'•�·'.'
F,q. 166
1 base para circuito integrado de 14 pines.
1 circuito impreso CEKIT ED-1.
1 cautín de baja potencia (15W a 35W).
Soldadura de estaño 60/40
l
Cuando la salida del inversor es alta, el transistor
conduce y energiza la bobina del relé (K). Como Procedimiento
resultado, el contacto normalmente abierto (NA) se �om� l� base de 14 pines e instálela en la tarjeta
cierra y el normalmente cerrado (NC) se abre. Este de circuito impreso ED-1, como se muestra en la fi-
efecto puede utilizarse para conectar o desconectar
una carga externa, por ejemplo un motor. gura A9. Asegúrese de que todos los pines entren
en los correspondientes agujeros de la tarjeta y no
haya alguno doblado o partido.
. Cuando la salida del inversor es baja, el tran-
sistor no conduce y no se energiza la bobina. En con- La base debe quedar firmemente asentada sobre
secuencia, los c�n�actos NA y NC permanecen en la cara de mo�taje de la tarjeta y todos sus pines
sus posiciones ongmales o retoman a éstas. deben sobresalir por el lado del cobre de la misma.
Puede doblar algunos terminales en ángulo recto
/En la _figura 167 s� indica la forma de manejar un antes ?e proceder a soldar para facilitar el proceso.
rele mediante una sahda TTL de colector abierto de
alto voltaje. La bobina del relé (K) actúa como resis- Asegúrese de que los puntos de contacto estén lim-
pios y no hayan síntomas de oxidación.
tencia de pull-up o carga.
. Suelde cada uno.de los pines al circuito impreso
siguiendo el procedimiento general explicado en la
Interface de relé con colector abierto actividad 5 (ver página 70). No mueva la base hasta
12 V
que la soldadura se enfríe.
Los circuitos integrados y las bases para los mis-
mos deben soldarse con mucho cuidado. Debido a
la proximidad de los pines, es muy fácil originar
puentes indeseables entre ellos si se aplica soldadu-
ra en exceso o si la punta del cautín los toca al mis-
mo tiempo. Para evitar esto, utilice soldadura extra-
delgada y un cautín tipo lápiz pequeño.

•,•,•,•,•,•,•,.� ,•,•,•,·,•.·,·,·
-
-
•,•,:,•,:..,:,:,:,;,,,,,,,);,•,:,•,,,,•'•'•,•'•'•,•,·'•,•'•'•'•,•.• ·¡.,·•,,¡.:,.; -�
l-'9 167 ·
....
1

Cuando la salida de la compuerta es de nivel

bajo, circula_ una co1;1ente a través de la bobina y el
rele se energiza, cerrandose el contacto NA y abrién-
dose el NC. Cuando la salida es de nivel alto la
bobina no se energiza y los contactos adoptan 'sus
posiciones originales.
Los circuitos de las figuras 166 y 167 son útiles Fig A9
·········.······················,·.•.·.·.. ...•.,•.·,•
para manejar relés que utilizan bobinas de alta resis- ,,,,•,••,•,•,•,•,•,•,•,•,•,·,·.•.·.•,·,•.•.·. • ,•,•,•,•,•,•,•,•,•,•,•,·,·.·.·.

100

l
tencia interna, es decir de bajo consumo de corrien- Los solenoides son dispositivos electromecánicos
te (menos de 30 mA). Para impulsar relés con que se utilizan para accionar piezas y objetos mecá-
mayores requisitos de corriente (por ejemplo, 60 nicos. Un solenoide (figura 169) consiste de una bo-
mA) deben emplearse otras estrategias. bina hueca dentro de la cual se desplaza un núcleo
móvil. Cuando se aplica una corriente a la bobina,
El circuito de la figura 168 resulta adecuado para se crea un campo magnético muy intenso que auto-
este propósito. Los transistores Q 1 y Q2 forman un máticamente atrae el núcleo hacia el agujero.
par Darlington. Este modo de conexión de transis-
tores proporciona una alta ganancia de corriente, En el circuito A, cuando la entrada es de nivel ba-
superior a 1000. La ganancia de corriente (hfe) es la jo, el transistor conduce y energiza la bobina del
relación entre la corriente de colector (IC) y la relé. El contacto NA se cierra y la batería de 12 V
corriente de base (IB), es decir, hfe = IC/IB. alimenta el solenoide, provocando el desplazamien-
to del núcleo. Cuando la entrada es de ruvel alto, el
transistor no conduce, el relé no se energiza, la ba-
tería de 12 V se desconecta y el solenoide no actúa.
Interface de relé con par Darllngton
12 V En el circuito B, cuando la entrada es de nivel ba-
jo, los transistores conducen y energizan la bobina
Entrada del relé. El contacto NA se cierra y por tanto el mo-
tor recibe 12 V en sus bornes y gira. Cuando la
entrada es de nivel alto, los transistores no condu-
cen, el relé no se energiza, la batería de 12 V se des-
conecta y el motor no gira o se frena.

Interfaces con optoacopladores

01:2N3904
Un optoacoplador o acoplador óptico es un dispo-
Q2:TIP31 sitivo que acopla señales de un circuito a otro por
Fig. 168 medio de luz visible o invisible (infrarroja) propor-
cionando un completo aislamiento eléctrico entre
ambos. Esta es su aplicación más importante.
Cuando la salida del inversor es de nivel alto, Q1
y Q2 conducen, se energiza la bobina del relé y éste Los optoacopladorestambién se denominan opto-
permuta el estado de sus contactos. Cuando la sali- aisladores ofotoacopladores. La utilización de opto-
da es de nivel bajo, ninguno de estos transistores acopladores es una de las mejores y más fáciles for-
conduce y la bobina se desenergiza: los contactos mas de interfazar señales digitales con dispositivos
NA y NC retornan a sus posiciones originales. del mundo real. Los optoacopladores ofrecen aisla-
miento eléctrico, compatibilidad con circuitería lógi-
En la figura 169 se muestran dos ejemplos prác- ca, son de tamaño reducido y muy confiables.
ticos de aplicación de las interfaces de relé ante-
riores. El circuito A controla un solenoide y el cir- Existen varios tipos de optoacopladores. En la fi-
cuito B un motor de corriente continua. gura 170 se muestran las configuraciones y referen-

Interfaces digitales de solenoide y motor oc

sv +5V

01
1N4004

Entrada
(A) Control de un solenoide Solenoide 12 V "=" Motor 12 V
(B) Control de un motor Fi . 169
,,;,,,,,:,;,,,:.·.·,•'•'1,•'•,•'•,•.•.•,••.:•,•,•,•,•'•,•,0:,'.•,•,•,•,•,•:>.,........... ... • � H:,:,.;-: • •• •• '••.-::·�·.,. O •.•. ,. .,:-:,:•·:········:.;,:,:,:,;,••;1,;,,,:,:,.,••,:,:,,,, ..... .J"",',',',','•'·'•',!.',','•"·

CEKff- Curso práctico de electrónica digital 101

 Tipos de optoacopladores Interface de 12 VDC con optoacoplador

2 ---------
R2
470

j
Fig. 171 .
·'
�

conduce. Como consecuencia, la entrada TIL o

Fig 170
�.. ·:·:,;,',,•,•,•.•,•,•,•,•,•,,,,,,,,,,,,,,',',',,•'.;. ······�·;. .. CMOS queda puesta a tierra y recibe un nivel bajo
de ::::OV.
cías más comunes. Todas combinan, en una misma Observe que en el circuito de la figura 171 el ter-
cápsula opaca, un semiconductor que emite luz minal correspondiente a la base (pin 6) se deja des-
(fuente) y otro que la recibe (detector). La fuente de conectado. Este terminal se utiliza en aplicaciones
luz es generalmente un LED infrarrojo (IRED). de alta velocidad.
El optoacoplador A utiliza un transistor sensible a En la figura 172 se muestra la forma de acoplar
la luz o fototransistor como detector y el B un foto- un voltaje de CC externo a la entrada de un dis-
transistor de alta ganancia o fotodarlington. Cuando positivo digital, utilizando un optoacoplador 4N26.
el LED se energiza, la luz emitida excita la base, y El circuito convierte un voltaje de entrada de OV en
el fototransistor o fotodarlington conduce. Como re- un nivel alto de +5V y uno de 24VOC en un nivel
sultado, se produce una corriente de colector (IC) a bajo de OV. Se puede utilizar, por ejemplo, para mo-
través del circuito de salida. nitorear una línea telefónica de 24 V.
El optoacoplador C utiliza un interruptor bilateral
sensible a la luz o fototriac como detector. Cuando
el LED se energiza, la luz emitida dispara el foto- Interface de 24 VDC con optoacoplador
triac y éste se cierra. Los optoacopladores de foto-
triac se utilizan para disparar triacs. Los triacs son ----•+SV
semiconductores que se emplean como interrupto-
res de corriente alterna en aplicaciones de potencia. R1
2.2 K 1
En la figura 171 se muestra la forma de acoplar
un voltaje de CC externo a la entrada de un dispo- 'TTLo
sitivo digital mediante un optoacoplador 4N33. El CMOS
circuito convierte un voltaje de entrada de 12VDC
en un nivel alto de +SV y uno de OV en un nivel -�
bajo de =OV. Se puede utilizar, por ejemplo, para
monitorear una batería de automóvil. �
;]
Cuando se aplica la señal de 12VDC, circula una Fig 172
corriente IF a través de la resistencia Rl, se energiza
el LED y el fotodarlington conduce. Como resul-
tado, circula una corriente de colector IC a través de Cuando se aplica la señal de 24 '{OC, fluye una
la resistencia R2. Esta corriente causa una caída de corriente IF a través de la resistencia Ri y el LEO,
voltaje de ::::SV que es interpretada por la entrada el fototransistor conduce y circula una corriente de
TIL o CMOS como un nivel alto ó I lógico. colector IC. Esta corriente produce un voltaje de
::::SV sobre la resistencia R2 y de ""OY entre el colec-
Cuando se retira la señal de entrada, no circula tor y tierra. Como resultado, la entrada TIL o
corriente· a través del LEO y el fotodarlington no CMOS recibe un nivel bajo.
102
 Interface digital de 115 V AC con optoacoplador

+SV

Precaución: Esta parte del circuito

maneja ahos voltajes Fig. 173

Cuando se retira la señal de 24VDC, sucede el Elfototriac se dispara (entra en conducción) cuan-
efecto contrario y la entrada TIL o CMOS recibe un do la corriente a través del LED (IF) supera un cier-
nivel alto. to umbral denominado I.Fr. Para el MOC3010,
IF(máx)=50 mA e I.Fr(máx)=8 mA. Típicamente,
En los circuitos de las figuras 171 y 172, los valo- lFr=8 mA e IF=lO mA.
res de R 1 y R2 deben elegirse de modo que las co-
rrientes de entrada (IF) y de salida (IC) no excedan En la figura 175 se ilustra la forma de interfazar
los valores máximos especificados por el fabri- una salida digital a cargas de CA de alta potencia,
cante. Para el optoacoplador 4N33, IF(máx)=80 mA utilizando un optoacoplador MOC34)10 y un triac.
e lc(máx)=lOO mA. Para el optoacoplador 4N26, El triac actúa como un interruptor en serie con la car-
IF(máx)=80 mA e lC(máx)=lOO mA. ga, conectándola a la red de 115 YAC cuando .la
salida de la compuerta es de nivel bajo y desconec-
En la figura 173 se indica la forma de acoplar un tándola cuando es de nivel alto.
voltaje externo de CA a la entrada de un dispositivo
digital utilizando un optoacoplador 4N33. El circui- Un triac es un diSJ?.OSitivo semiconductor de tres
to convierte un voltaje de entrada de 115 YAC en terminales que se utiliza como interruptor de co-
un nivel alto de +5V y uno de OY en un nivel bajo rriente alterna en aplicaciones de potencia tales co-
de =OY. Se puede utilizar, por ejemplo, para moni- mo reguladores de luminosidad (dimmers), contro-
torear una línea de potencia de 115 VAC. les de velocidad de motores, controles de temperatu-
ra de hornos, etc.
En la figura 17 4 se indica la forma de interfazar
una salida digital a cargas de CA de baja potencia Los tres terminales de un triac se denominan gate
utilizando un optoacoplador M0<:;3010. Elfototriac o compuerta (G) y terminales principales (MTl y
actúa como un interruptor en serie con la lámpara, MTI). Cuando se aplica una corriente, positiva o
conectándola a la red de 115 YAC cuando la salida negativa, a la compuerta, el triac se cierra entre MTl
de la compuerta es de nivel bajo (OY) y desconectán- y MTI, permitiendo la circulación de corriente a
dola cuando es de nivel alto (5V). través de la carga hasta que se suspende la corriente
de compuerta.

Las resistencias R 1 y R2 deben elegirse de modo

1r:iterface digital de cargas de CA de baja potencia que limiten las corrientes del LED del optoaco-
plador y de la compuerta del triac a valores seguros.
Un valor muy alto de R2 puede causar que la co-
rriente de disparo de la compuerta sea insuficiente y
el triac no responda como se desea.

La resistencia R3 y el condensador Ct forman un

circuito denominado snubber. Su función es supri-
mir transientes de voltaje, introducidos por la carga
o por la red de 115YAC, los cuales pueden dispa-
rar inadvertidamente el triac y causar problemas de
operación. El circuito snubber es importante cuando
se utilizan motores y otras cargas inductivas.

Los triac se especifican de acuerdo con los valo-

Fig. 174 res máximos de corriente y voltaje de carga que pue-
CEKIT- Curso práaico de electrónica digital 103
 Interface digital de cargas de CA de alta potencia
+ sv 4----11t------,
R1
1 K
Referencia
(RMS)
'r V
(RMS)
IGT
;
(máx

TTLo 2N6154 10A 200 V 50mA

CMOS�
11C206 8A 400V 10mA
ntrada

-
SC146M 10A 600 V SOmA

ECG5679 40A 600V 50mA

Precaución: Esta parte del circuito
maneja altos volta¡es Tabla&-4 Fig 175
,1:. .,,,,:•,•,•,•. ,,.,,,:,,,,.,,.,,,,'•••.•• ,','

den manejar. Por ejemplo, el triac 2N6154 es de el de la figura 176 es un SSR tipo DC/DC porque
200 V, lOA y exige una corriente de compuerta su- utiliza un voltaje DC para manejar una carga DC.
perior a 50 mA para dispararse. En la tabla 8-4 se re-
lacionan las especificaciones de otros triac comunes. En contraste con los relés electromecánicos, que
utilizan contactos metálicos, los SSR emplean tran-
En la figura 176 se indica la forma de interfazar sistores, triac y otros dispositivos de estado sólido
una salida TIL o CMOS a una carga de CC de me- para conectar y desconectar cargas de potencia. Esta
diana potencia, utilizando un optoacoplador 4N37 y característica los hace muy rápidos, silenciosos y
un transistor de potencia. Este circuito en particular compactos. Además, no se desgastan y son inmu-
puede manejar cargas de CC hasta de 60V, 5A. nes a los choques y a las vibraciones.
La resistencia Ri limita la corriente del LED a un Los SSR se consiguen en una gran variedad de
valor seguro. El transistor QI actúa como un inte- presentaciones. En la figura 177, por ejemplo, se
rruptor en serie con la carga, conectándola al volta- muestra el aspecto de un SSR de potencia.
je B 1 cuando la salida de la compuerta es de· nivel
bajo y desconectándola cuando es de nivel alto.

El diodo Zener DI protege al circuito de transien-

tes de voltaje producidos en el circuito cuando se uti- Relé de estado sólido (SSR) de potencia
lizan cargas inductivas como motores, solenoides,
etc. El transistor Ql se polariza a través de R2, el fo-
totransistor del optoacoplador y la carga. Debe estar
provisto de un disipador de calor.

Los circuitos de las figuras 175 y 176 son ejem-

plos de relés de estado sólido o SSR (solid-state
relay). En particular, el circuito de la figura 175 es
un SSR tipo DC/AC porque utiliza un voltaje de Fig.1n
entrada DC para controlar una carga de salida AC y ;::,.."-:.•>. ,•.•, ::,: ••«·-:,,:· ··,:,:. ·,;,•,;,;,;,·,:,;,•,•,•,:,;,•,•,•,•,··:·:·:·:···:···· ,•,•,•,•.•,•,•,•,•,,,•,:,·,·,·, :,: •,:,:·:,�:,;,• .. ' " .::·:·:·:·:.

+SV

R1 11
1
1 K 1
1
Entrada
L--

-:e=- Tlsrra del cir�o de control

A"'l'h7' Tierra del circuito de tencia Fig. 176 ;
..... . . :,:,·· �
104
 EXPERIMENTO 10

Construcción de un sistema ......

digital de seguridad Red de ...... Circuito
de ...... Generador
de
sensores
control alarma
Objetivos �

• Visualizar la importancia de las interfaces en la

solución de problemas concretos, tomando como
ejemplo un sencillo sistema de alarma, Fig.E18!'
. . ,,,,,:,.:,;.;,;.....

• Familiarizarse con la planeación, diseño y mon-

taje de sistemas de seguridad. chequea la validez de la señal recibida y dispara el
generador de alarma cuando se cumplen las condi-
Materiales y herramientas necesarios ciones necesarias para su activación.

1 circuito integrado 4093 (4 compuertas NAND En la figura E 19 se muestra el circuito práctico de

Schmitt-trigger). IC2. nuestro sistema de seguridad. La red de sensores
1 rectificador controlado de silicio C106B. SCRl. está formada por S2, S3, S4 y S5 y el circuito de
1 optoacoplador 4N33. control por las compuertas A, B, C y D. El genera-
3 resistencias de 4.7 K. Ri, R4, Rs. dor de alarma es el zumbador (BZ). Los demás com-
2 resistencias de 100 K. R2, R3. ponentes cumplen funciones auxiliares.
4 resistencias de 1 K. R6, R7, Rs, R9.
2 condensadores de 0.1 µF. cr, C2. La alarma se activa cuando el interruptor S 1 está
2 baterías de 9V con conectores. B 1, B2. cerrado y cualquiera de los sensores S2 a S5 cambia
1 zumbador o sirena de 9V. BZ. de estado. Bajo estas condiciones, la salida de la
1 diodo IN4004 o similar. D l. compuerta D es de nivel bajo y el LED del optoaco-
1 protoboard. plador se energiza. Como consecuencia, el fotodar-
Puentes de alambre telefónico #22 ó #24. lington conduce, se dispara el SCR y circula co-
rriente a través del zumbador.
Componentes opcionales
Una vez activada la alarma, el zumbador continúa
1 interruptor accionado por llave. St. energizado, sin importar lo que suceda en los sen-
1 sensor magnético (reed-swuch o interruptor de sores. Para silenciarlo, debe pulsarse el botón de
proximidad) con imán. S2. reset (S6) y retomar los sensores a sus posiciones
2 sensores de presión tmat-switch). S3, Ss. originales. El efecto neto de pulsar S6 es suspender
1 pulsador normalmente abierto. S4. momentáneamente la corriente del SCR.
1 pulsador normalmente cerrado. S6.
En la práctica, los sensores se conectan aúna caja
Descripción decontroldebidamenteprotegidaquecontieneelcir-
cuito electrónico, las baterías, el interruptor de reset
Desafortunadamente, el riesgo de ser atacado o (S6) y el interruptor general (Si), Este último es ac-
robado en su propia casa se incrementa día a día. cionado por llave. Cuando S l está abierto, la com-
Por esta razón, las personas deben tomar ciertas puerta D recibe un bajo en una de sus entradas, su
precauciones para proteger su vida y sus bienes y salida se hace alta y la alarma no funciona.
evitar este tipo de desastres. Una buena solución es
utilizar un sistema doméstico de seguridad que . El interruptor S2 puede ser un sensor magnético,
proporcione una alarma en tales situaciones. instalado en una puerta o en una ventana como se
muestra en la figura E 19. Mientras el imán esté cer-
En la figura E18 se muestra la configuración ge- ca, el sensor permanece cerrado y la alarma no se
neral del sistema de alarma contra ladrones que activa. Cuando el imán se aleja, por ejemplo al abrir
vamos a probar en este experimento. Consta básica- la puerta, el sensor cambia de estado y la alarma se
mente de una red de sensores, un circuito de control dispara. ·
y un dispositivo generador de alarma.
El interruptor S3 puede ser un sensor de presión
La red de sensores detecta una intrusión real o localizado bajo una alfombra o un tapete como se
posible en uno o más puntos protegidos y envía una muestra en la figura E19. En condiciones normales,
señal de alerta al circuito de control. Este último S3 está abierto. Cuando se ejerce una ligera presión
CEKJI'- Curso de Electránica Digital 105
 Sistema digital de seguridad
81
+9v.--..---,
sensor
imán
magnético

!�
<-,
a la alarma
A SCR + 82 ,
C C1068 =. gv
Botón de -
\pared \marco $6 re set
Interruptor 1
de habilitación

l;1 Sensor
81

l!3�
+9V de presión ....--+--,

·:;
'•
Sensor magnético (S2)
R3
100 K Botón de
pánico
2

$21 J?��.
6

1$5
IC1 (A, e, e, O) C2

=
�1µF
40938

Sensor
trampa
"=" Sensor
Magnético �
�
Interruptor de llave {S1)
1�4N33

Sensor de presión ($3, SS) IC1 (4093) Fig. E19 ,.

:-:.,,):-

sobre él, por ejemplo al caminar, el sensor se cierra a) El sensor magnético S2, el sensor trampa S5 y
y la alarma se dispara. el botón de reset S6 se pueden simular mediante
contactos normalmente cerrados o pulsadores NC.
El sistema provee también el uso de un botón de Designaremos estos componentes simulados como
pánico (S4) y de un sensor trampa (S5). El primero S2', ss y S6'.
es un pulsador que el propietario acciona en caso de
verse sorprendido, atacado o ser víctima del pánico. b) El interruptor habilitador St, el sensor de pre-
La trampa puede ser un sensor de presión que se sión S3 y el sensor de pánico S4 se pueden simular
abra cuando se levanta un objeto valioso. mediante contactos normalmente abiertos o pulsa-
dores NA. Designaremos estos componentes simu-
Cualquier sensor (S2, S3, etc.) protege un punto lados como SI', S3' y S4'.
específico, por ejemplo una puerta. Para monitorear
simultáneamente varios puntos de la casa, deben Conecte las baterías. Cierre el contacto S 1' para
utilizarse sensores del mismo tipo conectados en habilitar el sistema. Simule la apertura de una puerta
paralelo con los sensores originales. Cualquier sen- o de una ventana abriendo el contacto S2'. La alar-
sor que se active produce un nivel alto en la salida ma debe dispararse. Cierre nuevamente S2'. La alar-
de la compuerta C y dispara la alarma. ma debe continuar energizada. Desactívela abriendo
y cerrando el contacto S6'.
Montaje y prueba
Arme el-circuito de la figura E19 sobre su pro- Simule las otras condiciones cambiando el
toboard. Antes de conectar las baterías, asegúrese estado de los contactos S3', S4' y S5' y retornán-
de que todas las conexiones estén correctas, espe- dolos a sus posiciones iniciales. Por ejemplo, cerrar
cialmente las relacionadas con el circuito integrado S3' equivale a simular que un ladrón está ca-
IC1, el optoacoplador IC2, el SCR y el diodo 01. minando sobre una alfombra. En todos los casos, la
Si no dispone de los sensores e interruptores origi- alarma debe dispararse y sólo debe desactivarse
nales, simúlelos así: cuando se abra momentáneamente el contacto S6'.
106
 El 4011 puede estar marcado como CD4011CN
ACTIVIDAD PRACTICA N!! 7
MC14011�, TC4011BP, etc. según el fabricante'.
Antes de instalarlo en la base, asegúrese de que
Construcción del módulo 1. Parte 6 todos los pi�es estén_ TJClOS y no haya alguno do-
blado o partido, Rectífíquelos con mucho cuidado
En esta actividad instalaremos el circuito integra- con las pinzas de puntas planas, si es necesario.
do 4011 del módulo 1 y explicaremos en detalle su
operación, prueba y uso. La instalación de este chip Tenga en cuenta que el 4011 es un chip CMOS.
completa el ensamble de este módulo. Es muy im- Por tanto, observe todas las recomendaciones de
portante que usted arme el módulo ED-1 y lo deje �anipulación de este tipo de dispositivos (ver pá-
en perfectas condiciones de funcionamiento porque ginas 25, 26 y 37). Interprete la información de la
lo utilizará frecuentemente durante el curso.' capsula tal como se explicó en el experimento N2 1
(páginas 32 y 33). La distribución de pines del
., Componentes y herramientas necesarios 4011 se encuentra en la figura 54, página 45.

1 circuito integrado CMOS 4011. ICI. Paso 2. Para probar el módulo ED-1, insértelo en el
1 circuito impreso CEKIT ED-1. PCI. protoboard como se muestra en la parte inferior de
1 pinza de puntas planas. la figura AlO. Conecte el posi_tivo de la batería (ca-
1 batería alcalina de 9V con conector o una fuente ble TOJO del conector) al terminal +V y el negativo
regulada de 9V, 300 mA. (cable rojo) al terminal GND. Instale un cable de
1 protoboard. prueba en el terminal positivo del protoboard.
Puentes de alambre telefónico #22, #24 ó #26.
Con el cable de prueba al aire, ninguno de los
Procedimiento y prueba LED debe encender, indicando que las entradas es-
tán normalmente en O.
Paso l. Tome el circuito integrado 4011 e insértelo
con firmeza en la base de 14 pines de la tarjeta ED-1 Toque con la punta de prueba la entrada #1 del
como se muestra en la parte superior de la figura módulo: El LED #1 debe encender, indicando la
AlO. Oriente el chip de tal modo que la ranura presencia de un 1 en esa entrada. Repita esta prueba
con las entradas #2, #3 y #4. Los LEO #2, #3 y #4
qu�� mirando hacia los LED y que el punto (•)
coincida con la marca "I-" grabada sobre la tarjeta. deben encender en ese orden. No toque con la
punta de prueba el negativo de la fuente porque
pone en cortocircuito la batería.

Operación

En la figura A 1 (página 19) se muestra el circuito

�e uno de lo� cuatro monitores lógicos que cons-
tituyen el módulo ED-1. Cada monitor consta de
una resistencia (Rl-R4), un LED (Dl-04) y una
compuerta NANO (:4--D). Consideremos, por ejem-
plo, el caso del monitor lógico #1.

Cada co�puerta trabaja como un inversor. Si se

aplica un mvel .alto ó 1 lógico a una entrada, por
eJ�mplo INI (pmes 5 y 6), la salida del inversor,
(pin _4, en este caso) se hace baja (0), polarizando
en directo el LEO (DI) y permitiendo que circule
una corriente a través suyo. Como resultado el
LED se ilumina, indicando la presencia de u� 1
lógico en la entrada.

Si se aplica un nivel bajo ó O lógico a esa misma

entrada (INl), la salida del inversor se hace alta el
LE� queda inversamente polarizado, no circ�la
�o�ente a través suyo y, por tanto, no se ilumina,
md1ca�do la presencia de un O lógico en la entrada.
Fig.A10 Del mismo modo opera cada uno de los monitores
lógicos restantes.
CEKIT- Curso de Electrónica DigiJal 107
Lección 09
Lógica combinato ria y
codificadores

• Introducción Un circuito combinatorio (figura 178) tiene va-

• Circuitos combinatorios y circuitos secuenciales rias entradas y salidas. El estado de las salidas de-
•Códigos digitales pende exclusivamente de la combinación de estados
• CODIFICADORES de las entradas, del tipo de compuertas utilizadas y
-Codificadores de prioridad de la forma como están interconectadas. Para una
-El circuito integrado 4532 misma combinación de entradas, el patrón de J's y
Experimento 11. Operación de un codificador de O's reflejado en las salidas es siempre el mismo.
prioridad
-Codificadores de decimal a BCD
-El circuito integrado 40147
CIRCUITOS DE APLICACION Circuito lóglco combinatorio
A B C
Introducci6n
En las lecciones anteriores hemos explorado el
mundo de la lógica digital a través del estudio de las
compuertas y sus aplicaciones. A partir de esta
lección comenzaremos el estudio de los llamados
circuitos lógicos combinatorios analizando una de
sus funciones más importantes: los codificadores
Entradas
Fig. 178;
En lecciones posteriores conoceremos otros ,,,:·

circuitos de este tipo como los decodificadores, los

multiplexores, los demultiplexores, los sumadores,
los comparadores, etc. El estudio de estos circuitos Ejemplos de circuitos lógicos combinatorios son
es del dominio de la lógica combinatoria. los codificadores (lección 9), los decodificadores
(lección 10), los multiplexores (lección 11), los
Estableceremos inicialmente la diferencia entre demultiplexores (lección 12) y algunos circuitos
circuitos combinatorios y circuitos secuenciales, aritméticos (lecciones 28 a 30).
conoceremos los códigos más importantes que se
utilizan en electrónica digital para procesar Un circuito secuencial (figura 179) posee tam-
información y describiremos varios codificadores bién varias entradas y varias salidas, pero utiliza ele-
disponibles como circuitos integrados de mediana mentos de memoria, es decir, dispositivos alma-
escala (MSI). cenadores de información. Los elementos de me-
moria más simples son el latch o cerrojo biestable
(lección 19) y el flip-flop o multivibrador biestable
(lección 20).
Circuitos combinatorios y circuitos secuenciales
Como hemos visto hasta el momento, cualquier
circuito digital, desde el más simple hasta el más
Circuito lógico secuencial
sofisticado, se obtiene a partir de la interconexión
de bloques constructivos básicos llamados compuer-
tas. Dependiendo de su función, algunos circuitos
requieren de unas pocas compuertas: otros utilizan o! .;
cientos de ellas. Salidas 1

ª'
FF
A pesar de su diversidad, e independientemente
de su complejidad, los circuitos digitales se pueden .nn. FF: Flip-Flop
agrupar en dos grandes categorías: combinatorios y
secuenciales. Tanto los unos como los otros utilizan ;i
A CLK CLR
compuertas para tomar decisiones. La diferencia ra- �
dica en la forma como el estado de las entradas
afecta el estado de las salidas en cada caso.
L Entradasj Fig. 179
· .
i
108
 Como consecuencia de la existencia de ele- Los codificadores son circuitos combinatorios
mentos de memoria, el estado de las salidas de un que generan códigos de salida en respuesta a seña-
circuito secuencial depende no solamente del estado les de entrada. El concepto de código, tal como se
actual o presente de las entradas sino también de la aplica en electrónica digital, se aclara en la siguiente
información previamente almacenada. Una misma sección.
combinación de entradas puede producir, en cada
ocasión, estados de salida diferentes. Códigos digitales

Ejemplos de circuitos lógicos secuenciales son En términos generales, un código es un grupo

los circuitos generadores de pulsos (lecciones 13 a de símbolos que representan algún tipo de infor-
18), los registros de almacenamiento (lección 22), mación reconocible. En los sistemas digitales, los
los registros de desplazamiento (lección 23), los códigos se utilizan para manipular datos y represen-
contadores (lecciones 24 a 26), las memorias (lec- tar números, letras, signos y otros caracteres en for-
ciones 31 a 33) y los microprocesadores. ma binaria, es decir como una combinación equiva-
lente de niveles altos (I's) y bajos (O's) de voltaje.
Los circuitos combinatorios se caracterizan por
ser rápidos. Cualquier cambio de estado en una en- El uso de c6digos es muy frecuente en la vida
trada se refleja instantáneamente, sin retardos, en diaria: los seres humanos se comunican a través de
las salidas. Los circuitos secuenciales son más len- palabras y otros códigos; en telegrafía se utiliza el
tos pero también más versátiles. código Morse; en radioaficióo se emplea el código
Q; los productos de un supermercado se identifican
Tanto los circuitos combinatorios como los se- de acuerdo con su código de barras; etc. Los si-
cuenciales se pueden realizar en la práctica utili- guientes son algunos ejemplos de códigos digitales:
zando compuertas. Por fortuna, las funciones más
comunes (codificadores, contadores, etc.) se en- Octal. Código de 3 bits que se utiliza para repre-
cuentran disponibles en forma de circuitos inte- sentar los números del O al 7. En la tabla 9-1 se
grados. Esta opción facilita su utilización y simpli- resume este sistema de codificación. El código octal
fica el diseño de sistemas digitales. de 5, por ejemplo, es 101 (C=l, B=O, A=O); el de
O es 000, etc. El bit de la izquierda (C) se
Los codificadores que estudiaremos en esta lec- denomina MSB o bit más significativo y el de la
ción son circuitos integrados de mediana escala derecha (A) LSB o bit menos significativo.
(MSI). Como vimos en la lección 1, el término MSI
designa funciones digitales que requieren de 13 a
100 compuertas para su realización. Los circuitos
MSI se caracterizan por su flexibilidad, bajo costo, Código octal
tamaño reducido, poco consumo y confiabilidad.
c
o'
En los circuitos lógicos, los componentes MSI B A
se representan generalmente como bloques rectangu- o o o
lares (figura 180). Las entradas y salidas se marcan 1 o o 1
con letras nemotécnicas que especifican su función. 2 o 1 o
Una burbuja (o) o una barra(-) en una entrada o 3 o 1 1
una salida significa que es activa baja, es decir, 4 1 o o
responde cuando recibe o entrega un nivel bajo.
5 1 o 1
6 1 1 o
7 1 1 1
Tabla 9-1
Ejemplo de notación lógica
00� Salidas
Entradasílº
activas 11 O1
actrvas
bajas
Hexadecimal. Código de 4 bits que se utiliza pa-
ra representar los números del O al 15. En la tabla 9-
12
altas
13 2 se resume este sistema de codificación. El código
Circuito hexadecimal de 13, por ejemplo, es DCBA=llOl,
MSI el de 2 es 0010, etc. El bit Des el más significativo
(MSB) y el A el menos significativo LSB.
Entrada[,
activa E
�Sal_ida
GSactiva
baja alta
Decimal codificado en binario (BCD). El BCD
Fig. 180 , es un c6digo de 4 bits que se utiliza para repre-
'"' ·v..,,:.;,.,_ . -, ···-:,.· . ., .. .
··• .,...:,:
sentar los números del O al 9. En la tabla 9-3 se
CEKif- Curso de Electrónica Digital 109
 Código hexadecimal ASCII. El ASCII (léase aski) es un código de 7
bits que se utiliza en sistemas digitales avanzados
(computadores, redes de transmisión de datos, etc.)
# o e B A para representar hasta 128 piezas de información di-
o o o o o ferentes, incluyendo letras, números, signos de pun-
o o tuación, instrucciones y caracteres especiales(#,$,
1 o 1
*, etc.). En la tabla 9-4 se resume este sistema. ·
2 o o 1 o
3 o o 1 1
4 o 1 o o
5 o 1 o 1
o Código ASCII
6 o 1 1
7 o 1 1 1
o o
Y,

o
8
9
1
1 o o
\
1 ¡ 000 001
:
010 011 100 101 110 111
10 1 o 1 o 0000 NUL OLE SP o @ p p
11 1 o 1 1
12 1 1 o o 0001 SOH OCI A a a q

13 1 1 o 1 0010 STX _DC2 2 B R b

14 1 1 1 o 0011 ETX OC3 # 3 e s e s
15 1 1 1 1
1
LSB 0100 EOT' ·:·:o64 $ 4 o T d
MSB
Tabla9·2 � 0101 ENQ: ÑAK. % 5 E u e u
0110 ACK·
.,·
:,·svN
_::.; ::·:
& 6 F V V

resume este sistema de codificación. Como puede 0111 ;,sEe :E:TB? "a' •
7 G w g w
verse, el BCD es similar al hexadecimal pero no 1000 ss'=r �CAN·.
,·:·.
8 H X h X
utiliza los códigos 1010, 1011, 1100, 1101, 1110 y
.r.t!l{; <e ·t.�� 9 1 y y
.
1001
1111, correspondientes a los numeros del 10 al 15.
1010 i:�'F,]fü '.:$P..i:t J z z
1011 ;,,�i J�scr + K [ k

Código BCD "'FF'���=·" ::,:;:-��-'''

1100 ;::-;, < L
"
..}){ fg'$\
*bFf
1101 M m
#
o
D
o
e
o
B
o
A
o
1110 .
so \Rs
'
> N
,. n
�
1111 SI;,, {US ? o o DEL �
1 o o o 1 ·-:: ·;·

2 o o 1 o
3 o o 1 1 D : Códigos de control especiales.
4 o 1 o o [ill : Espacio en blanco.
5 o 1 o 1 Tabla 9-4
6 o 1 1 o
7 o 1 1 1
8 1 o o o El código ASCil de la letra J, por ejemplo, es
9 1 o o 1
1001010, el del número 7 es 0110111, el del signo •
+ (más) es 0101011, el del símbolo * (asterisco) es
0101010, etc. Los primeros tres bits son los más
[";°010. 1011 • 11001
Códlgoslnválldos
Ll. 101 _ 1110 1111J Tabla 9·3 ,
significativos (MSB) y los 4 últimos son los menos
significativos (LSB). Para cada caracter existe una
combinación única de bits MSB y LSB.
Codificar cualquier número mayor de 9 en BCD El octal, el hexadecimal y el BCD (Binary
es muy fácil. La técnica consiste en remplazar cada Coded Decimal) son ejemplos de códigos numé-
dígito decimal por su código BCD correspondiente. ricos. El ASCil (American Standard Code for
Por ejemplo, el código BCD correspondiente al nú- lnformation Interchange: código estándar americano
mero 790 es 0111 1001 0000 porque a 7 le co- de intercambio de información) es un ejemplo de
rresponde el código 0111, a 9 el código 1001 y a O código alfanumérico. Los codificadores que estu-
el código 0000. diaremos en seguida generan códigos numéricos.
110
CODIFICADORES
+
(MSB)1
U na de las necesidades más frecuentes en elec- 10 02
trónica digital es convertir una información no bina-
ria (números, letras, símbolos, etc.) en binaria, es 11 .,
11
decir en una combinación de niveles altos y bajos
s
Q

de voltaje equivalente. Los circuitos que realizan 12

•
C')
esta función se denominan codificadores. El proce-
so contrario es realizado por los decodificadores. •...
OC)
1
13 'tJ
o
En los sistemas digitales, los codificadores reci-

-
'tJ
ca
ben generalmente información de entrada y los 14 .s.!
decodificadores suministran información de salida. ;;;
La información de entrada puede provenir de inte- o
15 o
rruptores, teclados, sensores, etc. y la información
de salida puede estar dirigida a displays, pantallas,
16
impresoras,. interfaces de potencia, etc.
Un codificador (figura 181) se caracteriza por 17
00
�
poseer un cierto número de líneas de entrada (M) y
un cierto número de líneas de salida (N). Cuando se •:Conectara tierra a través de resistencias Fig. 182
activa una de las entradas, el circuito produce en las
salidas un código de l 's y O's que identifica
exclusivamente la línea activada. Las entradas pue- duce la combinación de estados Q2=1, QI=l y
den ser activas en alto (1) o en bajo (0), depen- Qo=O. Este código (110) identifica de manera única
diendo del diseño. la línea 16. Si se activa otra línea, el circuito pro-
ducirá un código de salida diferente.

Codíficador de M a N lineas
El circuito de la figura 182 se denomina también
codificador de octal a binario o codificador de 8 a 3
o 11 ., Códígo de líneas. En aplicaciones numéricas, a cada línea de
...o • salida se le asigna un valor o peso. Específicamen-

li'Íi
líneas de o 12 CII
salida
entrada o 13 ca .s
'tJ te, la línea Qo tiene un peso de 2º=1, la línea Qt un
01 Uneasde peso de 21= 2 y la línea Q2 un peso de 22=4.
(M = 8) o 14 .s.lz
:!:::: ., 02 salida
15 -g :1 o (N • 3) La cifra representada por un código numérico en
Entrada
o 16 º• 'tJ
particular se obtiene multiplicando cada bit por su
o 17 M�2N peso y sumando los resultados parciales obtenidos.
activa
alta
o 18 Por ejemplo, para encontrar el número n (1, 2, 3, .. )
Fig. 181 asociado al código Q2QIQo=101 procedemos así:
n = Q2x4 + Qtx2 + Qoxl
La figura 182 ilustra cómo opera un codificador n = lx4 + Ox2 + lxl
octal. Este circuito en particular posee ocho líneas n=4+0+1
de entrada (I0-17) y tres líneas de salida (Qo-Q2). n=5
Las entradas son activas en alto. En condiciones
normales, con los pulsadores SO a S7 abiertos, cada Por tanto, el código 101 representa el número 5
entrada tiene un nivel bajo aplicado y todas las sali- y es el que debe generar el circuito de la figura 182
das entregan un nivel bajo. cuando se active la línea 15. Del mismo modo se pro-
cede para descifrar códigos numéricos con mayor
Cuando se cierra un pulsador cualquiera, la número de bits. El peso de cada bit se duplica a
entrada correspondiente se activa y recibe un nivel medida que avanzamos de derecha a izquierda.
alto, es decir, un l lógico. Como resultado, en las
salidas se prcxiuce un código de tres bits de la for- En la figura 183 se muestra el circuito lógico
ma Q2Q1Qo que identifica la línea activada. La línea correspondiente al codificador básico de la figura
Q2 corresponde al bit más significativo (MSB) y la 182. Para que este sistema opere tal como se ha
línea Qo al menos significativo (LSB ). descrito, se requiere que solamente una de las ocho
líneas de entrada sea alta (1) en un momento dado.
Por ejemplo, si se cierra el pulsador S6, la entra- Si hay dos o más entradas activas en 1 al mismo
da 16 recibe un 1 y se activa. En las salidas se pro- tiempo, el código de salida será ambiguo. Veamos.
CEKIF· Curso de Electrónica Digital 111
 Codificador de prioridad de 8 a 3 lf neas
,o· 11 12 13 14 ts 16 17

12 1 .§,.
,;-1,2 40728
13 _.....__ 01
14
1
.,;1,2 40728
4-+-1--�..........

ªº
Fig. 183

Por ejemplo, si la línea 15 es alta mientras todas

las demás son bajas, las salidas Qo y Q2 de las Fig. 1 84
compuertas C y A serán ambas de nivel alto (1) y la
salida Qi de la compuerta B sera de nivel bajo (0).
El código generado en este caso será Q2QIQo=101, las otras. Todos los codificadores disponibles como
que es efectivamente el que identifica la línea 15. circuitos integrados MSl son de este tipo.
Si se aplica al mismo tiempo un 1 a las líneas 13 En la siguiente sección analizaremos uno de los
e 15, las salidas de las compuertas C, B y A serán, codificadores de prioridad más representativos: el
en su orden, Q2=1, Qt=I y QO=l. Este código de circuito integrado CMOS 4532. Este dispositivo,
salida (111) identifica, en realidad, la línea 17, la además de las líneas de entrada y de salida, posee
cual, evidentemente, no ha sido activada Para varias líneas de control adicionales que lo hacen
evitar este tipo de ambigüedades se han creado los extremadamente versátil. La versión TTL del 4532
llamados codificadores de prioridad. es el codificador de prioridad de 8 a 3 líneas 74148.
Codificadores de prioridad El circuito integrado 4532
El codificador de prioridad es una versión me- El circuito integrado CMOS 4532 es un codifi-
jorada del codificador básico descrito anterior- cador de prioridad de 8 a 3 líneas. En la figura 185
mente. Un codificador de prioridad se diseña para se muestra su distribución de pines, su símbolo lógi-
asegurar que cuando se activen dos o más líneas de co y su tabla funcional. El 4532 opera a partir de
entrada, el código de salida corresponda al de la una tensión de alimentación de +3V a +18Vaplica-
entrada de más alto rango. da entre los pines 16 (VDD) y 8 (GND).
Para el caso del ejemplo anterior (cuando se ac- La entrada El (pin 5) es una línea de habilita-
tivan simultáneamente 15 e 13 y se genera el código ción, activa en alto. Cuando El e I, el 4532 opera co-
de 17), esto significa que debe dársele prioridad a la mo un ccxiificador de prioridad. Cuando El=O, el
línea 15 sobre la 13, de modo que cuando ambas codificador se inhibe y todas sus salidas se hacen
sean activas, el código de salida sea el correspon- bajas, sin importar el estado de las entradas.
diente a 15 (101) y no el de 13 o de otra entrada.
Las líneas de entrada van desde DO hasta 07 y
En la figura 184 se muestra el circuito de un co- son todas activas en alto, correspondiendo la más
dificador de prioridad de 8 a 3 líneas diseñado de baja prioridad a DO (pin 10) y la más alta a 07 (pin
acuerdo a la lógica anterior. La salida de más alta 4). Las líneas de salida son Q2, QI y Qo (pines 6, 7
prioridad es 17 y la de más baja prioridad es 10. Por y 9). Cuando se activa una entrada, en las salidas se
ejemplo, si se activan al mismo tiempo 12, 14 e 15, el produce un código único de 3 bits que la identifica.
código de salida será el de 15 (101) porque esta
línea tiene prioridad sobre 12 e 14. Las salidas OS (pin 14) y Eo (pin 15) son líneas
auxiliares que se utilizan para comunicar el 4532
En general, un codificador de prioridad genera con dispositivos externos. GS (selector de grupo)
un código de salida que representa siempre la es de nivel alto cuando una línea de entrada cualquie-
entrada de mayor orden. Por tanto, cuando dos o ra está activa (en 1). EO es de nivel alto cuando el
más entradas están simultáneamente activadas, se chip está habilitado pero todas las entradas están
codifica la entrada de mayor prioridad y se ignoran inactivas (en 0).
112
 Circuito integrado 4532 EXPERIMENTO 11
Distribución de pines Representación lógica
f 16.
D4 IT: r;-v- [ill Voo voo �
�
Operación de un codificador de
10- DO 02 -6
, prioridad
05 (I [lli EO 11- 01 01 -7 �
�9 \
06 (I [illGs 12-
13-
02
03
ªº §
�
Objetivos
07 (I 45328
[il)o3
1 - 04 a:i • Verificar experimentalmente la operación de un
N
codificador de prioridad de 8 a 3 líneas.
E1 [i [ill 02 2- os M
..,
ll'l
3- 06
02 11 [iJ 01 4- 07
• Familiarizarse con el uso de circuitos integrados
combinatorios MSI.
GS -14
01 (L [QJ DO 5_ E1 EO -1s • Aprender a utilizar el módulo ED-1.
GND(i [¡Jao GND

-=- 8 Materiales y herramientas necesarios

Tabla funcional i
1 circuito integrado 4532B (codificador de
ENTRADAS SALIDAS
prioridad CMOS de 8 a 3 líneas).
E1 DO 01 02 03 04 m 06 07 02 01 oc GS EO
'
1 Módulo ED-1 (4 monitores lógicos).
o X X X X X X X X o o o o o 1 Fuente de 9V, 300 mA (kit CEKIT KlO) o una
1 o o o o o o o o o o o o 1 batería alcalina de 9V con conector.
1 X X X X X X X 1 1 1 1 1 o 1 protoboard.
1 X X X X X X 1 o 1 1 o 1 o puentes de alambre telefónico #22 ó #24
1 X X X X X 1 o o 1 o 1 1 o
1 X X X X 1 o o o 1 o o 1 o � Procedimiento
1 X X X 1 o o o o o 1 1 1 o ,,
1 X X 1 o o o o o o 1 o 1 o -:.
Paso l. En la figura E20 se muestra el circuito
1 X 1 o o o o o o o o 1 1 o t� que vamos a utilizar en este experimento para com-
1 1 o o o o o o o o o o 1 o probar la operación del codificador de prioridad
� 4532. Arme este circuito sobre su protoboard. An-
X: Puede ser o ó 1 (no importa).
Fig. 185 � tes de conectar la fuente de alimentación, asegúrese
• ..:;.:,x,,,:,:,,,:,:,: ... :,:,..:.:-. ;-»>>�'):i.;s:.»: . ,:;, ... :..: .. ·":.:.:..:: «·�..,,,,-:,:-: ·...:,
"'· x
de que todas las conexiones estén correctas.

Circuito de prueba 'bo 9V

10 DO 1 e oa s J�\¡q.N�
:1�21 � ¡:;
Ut Ice cua qu,era de estas fuentes
11 01
Bareria de 9V
01
12 02
00 9 IN3
,.
13 03 IN4',·

J
04 4532
2

3 05
06
GS 14

ED 15

Fig. E20

CEK!I- Curso de Electrónica Digital 113

 Inserte cuidadosamente el módulo ED-1 como Paso 5. Desconecte una línea de entrada cualquiera,
se indica. Conecte las líneas de alimentación +V y por ejemplo Ds, de tierra y conéctela a +9V. Ob-
GND a los terminales positivo y negativo de la fuen- serve lo que sucede en las salidas. Notará que OS,
te, respectivamente. A través de puentes de alam- Q2 y Qo se hacen altas mientras EO y Qt se hacen
bre, conecte la entrada #1 al pin 6 del 4532, la entra- bajas. Veamos cómo se interpreta esta información.
da #2 al pin 7, la entrada #3 al pin 9 y la entrada #4
al pin 14. El alto ó 1 en la línea GS, lo mismo que el bajo
ó O en la línea EO, indican que existe por lo menos
Observe que las líneas de entrada (D0-07) y la lí- una línea de entrada activa (en este caso Ds), La
nea de habilitación (El) están conectadas a tierra; es combinación de estados 101 de las líneas de salida
decir, cada una tiene aplicado un O lógico. Los mo- Q2 (alta), Qt (baja) y QO (alta), respectivamente. es
nitores lógicos #1, #2, y #3 del módulo ED-1 el código que suministra el codificador 4532 para
visualizan, en su orden, el estado de las salidas Q2, identificar la activación de la línea Ds.
Qt y Q0 y el monitor #4 el estado de GS y EO.
Desconecte la entrada Ds de +9V y conéctela de
Para evitar confusiones, rotule los alambres y nuevo a tierra. Repita este mismo paso con las de-
monitores que identifican las diferentes líneas de más entradas (Do, Di, etc.). Observará que para ca-
interés del circuito con su nombre correspondiente da una se genera un código diferente en las líneas
(El, DO, Q2, OS, etc.), como se sugiere en la Q2, Q1 y Q0 y que estos códigos están en perfecta
figura El9. Puede emplear trozos de cinta adhesiva concordancia con los establecidos en la tabla de ver-
alrededor de cada alambre para este propósito. dad de la figura 185.
Acostúmbrese a utilizar puentes cortos y distin- Paso 6. Para verificar la característica de prioridad,
ga cada grupo de líneas por colores. Por ejemplo, desconecte dos líneas de entrada cualquiera, por
utilice alambre azul para las líneas de entrada (DO- ejemplo, D3 y 05, de tierra y conéctelas a +5V. Ob-
D7) y alambre verde para la de habilitación (El). Re- serve lo que sucede en las líneas de salida Q2, QI y
serve los alambres de color rojo para las conexiones Qo. Notará que aparece el código Q2Q1Qo=l01.
al positivo de la fuente y los de color negro para las correspondiente a la línea 05.
conexiones al negativo.
En otras palabras, el codificador ignora la activa-
ción de la línea 03 y sólo reconoce la de la línea 05.
Paso 2. Encienda la fuente de alimentación. Obser-
ve lo que sucede en las salidas Q2, Qí y Q0 y GS. La razón es simple: la línea D5 es de mayor prio-
Notará que todas están en bajo. Desconecte el mo- ridad que la línea D3. Repita este mismo paso con
nitor lógico #4 de la salida GS (pin 14 del 4532) y dos o más líneas de entrada. Notará que siempre se
conéctelo a la salida EO (pin 15). Esta línea debe codifica la línea de más alto orden.
estar también en bajo. Desconecte el monitor #4 de
la salida Eo y conéctelo otra vez a la salida GS. Es importante que usted haya comprendido bien
este experimento, porque ilustra un procedimiento
general que puede seguirse para analizar cualquier
Paso 3. Desconecte una línea de entrada cualquiera, circuito combinatorio MSI desde el punto de vista
por ejemplo DS, de tierra y conéctela a +9V. Obser- de sus entradas y sus salidas. Toda la información
ve lo que sucede en todas las líneas de salida , inclu- que usted necesita conocer está consignada en la
yendo EO. Notará que las salidas Q2, Qt, Qo, GS y tabla de verdad del dispositivo.
EO siguen permaneciendo en bajo. Desconecte la
línea Ds del positivo y conéctela otra vez a tierra. La anterior es una de las características más im-
portantes de los circuitos integrados que iremos
Repita este mismo paso con cada una de las siete encontrando a medida que avancemos en este cur-
líneas de entrada restantes (DO, Di, etc.). Observará so. Todos se pueden tratar como cajas negras, es
que la situación no cambia. La razón es muy sen- decir, como bloques que cumplen determinadas fun-
cilla: el codificador está inhibido (no opera) porque ciones, sin importar como lo hacen, es decir como
tiene aplicado un nivel bajo en la línea de habilita- están configurados internamente.
ción E 1 (pin 5).
***
Paso 4. Desconecte la línea E 1 de tierra y conéctela Codificadores de decimal a BCD
al positivo de la fuente. Con las entradas D0-07 en
bajo, observe lo que sucede en todas las salidas. Los codificadores de decimal a BCD son codi-
Notará que Q2, Oi, QO y GS permanecen en bajo, ficadores de prioridad con 1 O líneas de entrada y 4
mientras EO se hace alta, indicando que el codifi- líneas de salida (figura 186). Cuando se activa una
cador está habilitado pero ninguna de las líneas de de las líneas de entrada, en las 4 líneas de salida se
entrada está activa. refleja el código BCD correspondiente. Por ejem-
114
 Codificador de 10 a 4 líneas (BCD) Circuito Integrado 40147
X 10 Distribución de pines Representación lógica
X 11 /Código de 16
10lfneas salida BCD
1 12 DO

©J
de entrada 04
o 13 03
o 14 02 05
41lneas
de salida
o 15 01 14
ºº
Entrada
activa o 16 o 06 6
alta o 17
1 7
o 18
o 19
Fig. 186
2 9
3
4

plo, a la línea 12 le corresponde el código BCD

5
10
-
08
09
Q3Q2QtQO = 0010, a la línea 19 le corresponde el GN GND
código BCD Q3Q2QlQO = 1001, etc. El código
BCD se explica al comienzo de esta lección. Tabla funcional -- 8

Existen varios circuitos integrados de mediana ENTRADAS SALIDAS

escala diseñados específicamente para generar DO 01 02. 03 04 05 06 07 08 09 i5 e a A
códigos BCD. Uno de los más populares es el chip 1 1 1 1 1 1 1 1 1 1 o o o o
CMOS 40147 que se describe a continuación. La
versión TIL del 40147 es el CI 74147. o 1 1 1 1 1 1 1 1 1 1 1 1 1
X o 1 1 1 1 1 1 1 1 1 1 1 o
El circuito integrado 40147 X X o 1 1 1 1 1 1 1 1 1 o 1
X X X o 1 1 1 1 1 1 1 1 o o
El circuito integrado 40147 es un codificador de X X X X o 1 1 1 1 1 1 o 1 1
prioridad con diez (10) líneas de entrada y cuatro X X X X X o 1 1 1 1 1 o 1 o
(4) líneas de salida que suministra el código BCD X X X X X X o 1 1 1 1 o 1 o
correspondiente a la línea de más alto orden. En la X X X X X X X o 1 1 1 o o o
figura 187 se muestra el diagrama de pines, el X X X X X X X X o 1 o 1 1 1
símbolo lógico y la tabla funcional de este chip. X X X X X X X X X o o 1 1 o
X: Puede ser O ó 1 1: Nivel alto O: Nivel b:ljo
Según 1ª. tabla de verdad_g_e la figy_ra !fil, las Fig. 187
entradas (D0-09) y salidas (QD, QC, QB y QA) del
codificador son activas en bajo 6 O lógico. Si
ninguna de las líneas de entrada está activa (todas Codificador hexadecimal con prioridad
en 1), las salidas permanecen normalmente e.!!_bajo.
La entrada de más alta prioridad es la línea D9 y la En la figura 188 se ilustra la forma de conectar
de más baja es Uo. dos codificadores 4532 en cascada para obtener un
codificador de prioridad de 16 a 4 líneas. Las líneas
Un ejemplo típico de aplicación del circuito inte- de entrada están marcadas desde lo hasta 115.La
grado 40147 es como codificador de 10 teclas. Ca- más alta prioridad corresponde a 115 y la más baja a
da tecla está asociada a un número entre O y 9. Al IO. Las líneas de salida son QD, QC, QB y QA.
" oprimir cualquiera de ellas, en las salidas del circui-
to se obtiene el código BCD correspondiente. Si se La entrada EIN es la línea general de habilitación
pulsan más de dos teclas al tiempo, se envía el códi- del sistema y es activa en alto. Inhibe o permite la
go de la de más alto rango. operación del codificador. La salida GOUT es la lí-
nea selectora de grupo y es activa en alto. Indica si
CIRCUITOS DE APLICACION una o más entradas están activas (en alto).

A continuación se presentan dos aplicaciones Cuando se aplica un 1 lógico a una o más en-
típicas del codificador de prioridad 4532 estudiado tradas, en las salidas QD a QA aparece un código de
en esta lección. El primero es un codificador de 16 4 bits que identifica la línea activada o la de mayor
a 4 líneas o hexadecimal y el segundo un codifica- prioridad. Por ejemplo, si se activa la línea 110, en
dor de 10 a 4 líneas (BCD). Armelos en su proto- las salidas QDQCQBQA aparece el código 1010, el
board y analice cómo funcionan. cual identifica exclusivamente a esa línea.
CEKif- Curso de Electrónica Digital 115
 Codificador hexadecimal con 4532

o 2 3 4 15 16 18 19 110 111 112 113 114 115

�.
(X) (X) (X) (X) (X) (X) (X) (X) (O) (X) (X) (1) (0) (O) (O) (O) (O) (1) Ein ��
10 11 12 13 1 2 3 4 5 10 11 12 13 1 2 3 4 5
7 IC2 16 7 IC1 16
GND Vo GND Vo

-- --
4532 4532

EO 00 01 02 GS EO
+9V (O) +9V
15 9 7 6 14 (O) 15 9 7 6 14
(o> (O)
(1)
(O)
(1)
(O) (O)

(X): Puede estar en alto (1)

6 en bajo (O).

11 O: Linea activada.
-- 11
o
4071
10
1
4071
4
o 1
3

OA
ªª Oc
ªº Gout Fig. 188

Codificador BCD con prioridad El codificador de la figura 189 posee también un

circuito eliminador de rebote conectado a la salida
En la figura 189 se ilustra la forma de conectar GS (línea selectora de grupo). Cuando se pulsa una
el circuito integrado 4532 como codificador BCD. tecla, la salida GS se hace alta y se genera un códi-
Cada pulsador representa un número del O al 9. go de salida Sin embargo, este último no es confia-
Cuando se teclea un dígito, en las salidas QD, QC, ble durante el período de rebote de la tecla y puede
QB y QA aparece el código BCD correspondiente. ser mal interpretado por los circuitos externos.
Si se teclean dos o más dígitos, el código de salida
resultante es el correspondiente al número mayor. El circuito de antirrebote, constituido por Rn,
R12, R-13, CI y el buffer 4050, retarda durante algu-
Por ejemplo, si se pulsa la tecla #5, el código de nos milisegundos la aparición de la señal GS, con
salida es QDQCQBQA=0101; si se pulsan las teclas el fin de que esta última sea activa sólo después de
#1, #6 y #7, el código de salida es 0111, que corres- que ha terminado el período de rebote de la tecla. Es-
ponde al número 7, y así sucesivamente. ta estrategia es muy común en circuitos digitales.

Codificador BCD con 4532

• : Conectar a tierra a través de i X X • + gv ,

resistencias de 100 K � #7. #8 � #9

11 12 13 2 3 4
+9V IC1
A13 45328
330K
14 5
6 7
GS

+
L.:::J ci
Clrcultoantlrrebote � 4.7µF Q oc o a
o 1 o 1
s
Fig. 189 ili
,;,•,•,:,•,•,;.•,•,•,:,:: :·.·.·,·,;<:,;,,;,,•,,,:,•,:,,,,,•,,,,,,,,,,,:,:·.•••·.·:,.,,•,·,·:·::,:,:,:,:·::,:,:·:·:• :·:·:·:·:r:·:·:·:·:·:·:·:,:,;.;-:,:,:,:oe,:,:,�:,:..iceee :,::

116
 TECNOLOGIA
Aplicaciones modernas de la electrónica digital

El código de barras Proceso de lectura

El código de barras (figura A) es un grupo rectan- Punt> do pago
gular de líneas paralelas, con números impresos en r---------------------------------------
1
la parte inferior, utilizado para identificar pro- 1
1
ductos de todo tipo (ropa, alimentos, revistas, etc.)
:o
1

en cualquier parte del mundo. Este código pro- rr">:

porciona información acerca del país de origen, el I
: Producto
o �
fabricante, el peso, etc. del producto. --------------------------, (e¡cáner) 1
Computador central I
::::::-_ ¡
1-r----../

Código de barras (UPC)

Tedado

Fig. aj
,0__7__
1, 8 92 6 ,4 8784 , �
;,,.,-.¡ ·.·.;.;'$ • .·:t.•W.·, :·:·:- ·:·:·x-:�;,:.-.,.,��·::. ::::�::::::=::::·;.:.,::;:;:;:·:·:::-:-:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,:,;,:,;,:,:,:,:,:,;,:,;.-..:� �

....
•• ,•;,• ii·

Palsde Códlgodel Identificación Número El computador central se programa para procesar

origen fabricante delproducto decontrol la información anterior, de acuerdo con las necesida-
des del comerciante o del fabricante. Por ejemplo,
puede utilizarse para agilizar la facturación, mante-
Fig.A ner actualizado los inventarios u obtener datos por-
menorizados sobre la demanda y preferencia de los
consumidores con relación a ciertos productos.
El código de barras se denomina también código
universal de productos o UPC (universal product El código de barras es tan eficiente que se utiliza
code). Sin importar su complejidad, un UPC está incluso para identificar equipaje de pasajeros en ae-
formado por una sucesión de barras delgadas y ropuertos de mucho tráfico. Si una maleta se ex-
gruesas (l's y O's) que representan un número de travía en un viaje y aparece en otra parte del mundo,
trece (13) cifras. Este número es algo así como la al pasar las barras por un lector óptico la aerolínea
cédula de ciudadanía del producto. podrá identificar automáticamente a quién le corres-
ponde y en qué ruta se extravió.
Las tres primeras cifras identifican el país de
origen y las cuatro siguientes el fabricante. Las cin- También se ha propuesto su utilización en la mar-
co cifras restantes son propias del producto y es- cación de billetes, con el fin de poder seguirles el
pecificarr características como referencia, peso, ta- rastro. Esta medida contrarrestaría el llamado la-
lla, precio, etc. Con estas cinco cifras, el fabricante vado de dólares. El código de barras se puede tam-
puede distinguir hasta cien mil artículos. La última bién emplear para identificar papeles como boletas,
cifra se utiliza para efectos de control. tiquetes, documentos, etc. y detectar su autenticidad

En los supermercados y establecimientos comer- El principal promotor del código de barras a nivel
ciales donde se utiliza el sistema de identificación mundial es la Asociación Europea de Numeración
UPC, el código de barras del producto se hace pa- de Artículos (EAN). Este organismo cuenta con
sar por un escáner o lector óptico situado en el filiales en varios países, encargadas de asignar local-
punto de pago. Los circuitos digitales del escáner in- mente el código UPC a fabricantes y comerciantes.
terpretan la información recibida y la trasmiten a un Un ejemplo es el Instituto Colombiano de Codifica-
computador central (figura B). ción y Automatización Comercial (IAC).
CEKJ[- Curso práctico de electr6nica digital 117
Lección 10

Decodificadores

• Introducción Qué es un decodificador

• Qué es un decodificador
• Decodificadores de N a M líneas y BCD Un decodificador (figura 190) es un circuito ló-
• Decodificadores de N a M integrados gico combinatorio que convierte códigos binarios
• El circuito integrado 74LS138 en información reconocible (letras, números, sím-
• El circuito integrado 40288 bolos, señales de control, etc.). En otras palabras,
• Experimento 12. Operación de un decodificador de un decodificador identifica, reconoce o detecta un
BCD a decimal código particular, realizando la función contraria de
• Displays de siete segmentos un codificador.
•Displays de diodos emisores de luz (LED)
• Displays de cristal líquido (LCD)
• Decodificadores de BCD a siete segmentos
• Decodificadores de display integrados Función de un decodificador
• El circuito integrado 4543
• El circuito integrado 4511
• El circuito integrado 7447
• Experimento 13. Operación de un decodificador de Códigos Información
binarios -�' � reconocible
BCD a siete segmentos Decodificador
de salida
de entrada
• Circuitos de aplicación
• Actividad práctica Ne 8
Introducción
Fig. 190 :¡
Continuando con nuestro estudio de las fun-
ciones lógicas combinatorias disponibles como cir-
cuitos integrados de mediana escala (MSI), en esta
lección analizaremos los decodificadores. Un deco- Existen dos tipos de decodificadores: los lógicos
dificador opera en forma inversa a un codificador, y los controladores de displays. Los primeros acti-
convirtiendo códigos binarios en información reco- van solamente una de las líneas de salida en respues-
nocible (letras, números, símbolos, señales de con- ta al código de entrada. Los segundos pueden acti-
trol, etc.). var más de una línea de salida, suministrando códi-
gos especiales que controlan directamente displays
Enfocaremos nuestra atención en los dos tipos de 7 segmentos y otros dispositivos visualizadores.
más comunes de decodificadores: los lógicos y los
de visualizadores. Los primeros se utilizan para iden- Comenzaremos analizando los decodificadores
tificar códigos binarios y los segundos para presen- lógicos o de Na M líneas. Posteriormente estudiare-
tar información numérica o alfanumérica en displays mos los displays de 7 segmentos y los decodifica-
de siete segmentos, pantallas de cristal líquido y dores utilizados para su manejo. Al final se pro-
otros dispositivos de salida. ponen varios circuitos de aplicación útiles.

Describiremos los circuitos integrados más re-

Decodificadores de N a M líneas y BCD
presentativos en cada caso, realizaremos varios ex-
perimentos con ellos y los utilizaremos en aplica- Los decodificadores de N a M líneas son circui-
ciones reales. Conoceremos qué son, cómo operan
tos lógicos combinatorios con un cierto número de
y cómo se utilizan los displays de siete segmentos,
tanto en su versión LED ( con diodos emisores de líneas de entrada (N) y un cierto número de líneas
luz) como LCD (displays de cristal líquido). de salida (M) que activan una o más salidas cuando
en las entradas se aplica un código o una combina-
ción específica de bits. Las salidas pueden ser ac-
Los decodificadores son uno de los dispositivos tivas en alto o en bajo dependiendo del diseño.
digitales más importantes, versátiles e interesantes.
Se utilizan en todo tipo de aplicaciones digitales, in- En la figura 191 se ilustra cómo opera un decodi-
cluyendo sistemas de microprocesador, circuitos de ficador de N a M líneas. Con excepción de los deco-
control, juegos de video, redes de trasmisión de da- dificadores de BCD a decimal, el número de líneas
tos, memorias, etc. de salida (M) es igual a 2N, siendo N=l, 2, 3, etc.
118
 Decodificador de N a M líneas Suponiendo que las salidas son activas en alto,
lo anterior significa que si, por ejemplo, se aplica el
código DCBA = 1000 (#8 en sistema BCD: ver
(O)
tabla 9-3, página 110), sólo la línea Q8 se hace alta
Líneas
de [2 11
(O)
( 1)
z
G)
"C
....
(O) ºº
01 mientras las demás permanecen en bajo.
o
(/) (O)
entrada C'O 02 Líneas de
( 1) "C Si se aplica un código BCD inválido, por ejem-
-
G)
(1)
·-:3 -=
(N • 3) 10 03 salida
:!:: :e (O)
plo 1100 (#12 en BCD), el decodificador debe igno-
(M • 8)
� C'O
04 rarlo, manteniendo todas sus líneas de salida inac-
o (O) tivas, es decir, bajas.
G) 05
(MS 2 N ) e (O) U nea
06
(O) activa El decodificador BCD de la figura 192 puede
07
convertirse fácilmente en un decodificador octal (3 a
Fig. 191 8 líneas) haciendo baja la entrada D y aplicando el
w ·:· .........,,,,','"·""'
código de entrada a las líneas C, B y A. De este
modo, sólo una de las 8 primeras salidas (Q0-Q7)
el número de líneas de entrada. Por ejemplo, si podrá ser activa. Esta situación se ilustra en la figu-
N=3, entonces M=23=2x2x2=8, obteniéndose un ra 193 con el código de entrada CBA=lOO (4).
decodificador octal o de 3 a 8 líneas.
En este caso, las líneas de entrada son 12, 11 e 10
y las líneas de salida son QO, Ql, ... , hasta Q7. Se Decodificador BCD conectado como octal
supone que tanto las entradas como las salidas son
activas en alto, pero éste no es el caso general. Si se (O)
aplica, por ejemplo, el código de entrada 011 (12 = � 00
Lineas (1) io (O)
O, 11 = 1, lo = 1), se activa, en alto, únicamente la de B (O) uo 01
Lineas de
salida Q3 y las demás permanecen en bajo. entrada
A (O)
...o- (O)
02 salida
"'C co (O) (8)
El circuito de la figura 191 se designa también C'O CI 03
como decodificador 1 de 8, ya que sólo una de las 8 = ..
� "O

"'C --
o
(1)
(O)
04
salidas es activa en un momento dado. Como es na- u 05
tural, no existen decodificadores de prioridad, por- ! (O) Línea
06
que es imposible tener aplicados al mismo tiempo (O) activa
dos códigos diferentes en las entradas. 07
Fig. 193 ,!;
Un caso particular y muy importante de deco-
dificador de N a M líneas es el decodificador de
BCD a decimal o de 4 a 10 líneas (figura 192). Este Así como los codificadores, los decodificado-
circuito combinatorio posee 4 líneas de entrada y 10 res, por ser circuitos combinatorios, se pueden rea-
líneas de salida. Cuando se aplica en sus entradas lizar en la práctica interconectando compuertas de
un código BCD de 4 bits, se activa úaicamente la lí- pequeña escala (SSI). En la figura 194 se muestra
nea de salida asociada a ese código. como ejemplo un decodificador de 3 a 8 líneas con
salidas activas en bajo, obtenido con inversores y
compuertas NAND.

Decodificador de BCD a decimal La situación ilustrada (prueba de escritorio) co-

(O)
rresponde a la aplicación del código de entrada

e
C'O (O) ºº
01
CBA=llO. En este caso, la única salida activa o ba-
ja es (¿6 mientras las otras permanecen inactivas, es
Líneas o (1) o
al
(O)
02
decir, en alto. La razón es sencilla: todas las com-
de
e (O) G) (O) puertas NAND están recibiendo por lo menos un O
entrada "C - 03 Líneas de en sus entradas, a excepción de la #6.
... C'O
(4) B (O) o E (O)
04 salida
"'C ·-

=3 lil
A (O) (O)
05 (1 O) Existen varios chips de mediana escala (MSI)
"'C
"1' (O) disponibles como decodificadores de N a M líneas.
o
o
CII
Línea A continuación se describen algunos de los más re-
e activa presentativos. Como veremos en la lección 12, los
decodificadores MSI, por su misma naturaleza, pue-
Fig. 192 den operar también como demultiplexores o distri-
'i'u>>>>.X«,¡,,:• • .. buidores de datos.
CEKTf- Curso práctico de electrónica digital 119
 Decodificador octal con compuertas 4514B, 451SB: Decodificadores de 4 a 16 líneas
con salidas latch. Este tipo de decodificadores, ade-
Entradas Salidas más de su función básica, están dotados de me-
moria, es decir, retienen activa la última línea de sa-
lida decodificada incluso después de suspender el
(O) ªº código que originó su activación.
A
01
En la figura 195 se muestra la distribución
o funcional de pines de algunos de estos chips. En las
02 secciones siguientes describiremos en detalle los cir-
(1)
B cuitos integrados 74LS138 (decodificador de 3 a 8
03 líneas TIL) y 4028B (decodificador BCD CMOS).
o
( 1) 04
e Decodificadores de Na M líneas Integrados
as +SV 3- sv
� 16 16
�
06 i,,
;,,
Vooao 1
2 A
Voo

07
12 o
01
02
2
3
3 B ªº
01
3 e 03 4 E 02
Fig. 194 4
N
03
B � 04 5
,,,,,,,:,,,,,,.,•••• •_..,,.v;U•.•'•,•'•,'','' ,,,,::,;,,,;,,,;,;,,,,,,•,•'•,•,,'•,•,•,•' ,• • ,,,'".', •
� 45558
5 A as 6 14
Decodificadores de N a M integrados 06 7
13
A
B
ªº
01
07 9 02
15 E
Los siguientes son algunos ejemplos de decodifi- 08 10
03
cadores de N a M líneas MSI, tanto CMOS (series GND09 11 GND
40, 45 y 74C) como TTL (series 74 y 74LS). Los
TTL operan con una tensión de alimentación de
+5Y. Los CMOS trabajan con cualquier voltaje 24
--
23
8

22 21 3
--
8

2
entre +3Y y+ 18V.
o e B A
45148
4028B, 7442, 74C42, 74LS42. Decodificadores de Latch
4 a 10 líneas o BCD. 5E GND

455SB, 4556B, 74LS139, 74155, 74LS155. 2 3 4 5 6 7 8 9 10111213141

Decodificadores dobles de 2 a 4 líneas. El término
doble especifica que cada chip incorpora dos deco-
11 9 1 O 8 7 6 5 4 18 17 20 1 9 14 1 3 1 6 15
dificadores de este tipo en una misma cápsula.
---
E. DE. LE : Lineas de habilitación Fi . 195
74156, 74LS156. Decodificadores dobles de 2 a 4 .• ...•h•''•'•, •• • .o:•,:,•,:,,,:,:,·,:,:,·,:,;,,,,,,,:,:,!•• "

líneas con salidas de colector abierto. Este tipo de

dispositivos, al igual que las compuertas de colector El circuito integrado 74LSJ38
abierto, necesita de resistencias externas de pull-up
en las salidas para desarrollar su lógica normal. El circuito integrado TIL 74LS138 es un decodi-
ficador de 3 a 8 líneas con salidas activas en bajo.
Las características generales de los dispositivos Además de sus líneas básicas de entrada y salida, el
con salidas de colector abierto se explicaron en la 74LS138 posee 3 líneas de habilitación adicionales,
lección 6. Los decodificadores con esta opción su- las cuales permiten conectar varios 74LS138 en
ministran mayores corrientes de salida que los deco- cascada y expandir el rango de decodificación a 16
dificadores TTL convencionales y pueden manejar ó más líneas.
voltajes superiores al de alimentación. Para más de-
talles, ver páginas 58 a 60. En la figura 196 se muestra la distribución de pi-
nes, el símbolo lógico y la tabla funcional del
74154, 74Cl54. Decodificadores de 4 a 16 líneas. 74LS138. El chip opera con un voltaje de alimen-
tación nominal de +5Y, aplicados entre los pines 16
74LS138, 748138: Decodificadores de 3 a 8 líneas. (Vcc) y 8 (GND).
120
 Las líneas de salida son QO_Jpin 15), Ql (pin
Circuito integrado 74LS138 14), (E (pin 13), Q�in 12), Q4(pin 11), Q5 (pin
Distribución de pines
10), Q6 (pin 9) y Q7 (pin 7). Todas estas salidas
Representación lógica
son activas en bajo. Por ejemplg si se aplica el có-
digo de entrada 011, la línea Q3 se hace baja (0)
1 2 3 4 5 6
mientras las otras permanecen inactivas, en l.

0001 02 E1 E2 E3 El circuito integrado 4028B

74138 El circuito integrado 40288 es un decodificador

de BCD a decimal con salidas activas en alto que
E3 0001020304050607 responde a códigos binarios de entrada de 4 bits des-
de 0000 (0) hasta 1001 (9). Para códigos superio-
07 res, las salidas QO a Q7 son siempre bajas. En la
15 14 13 12 11 10 9 7 figura 197 se muestran la distribución de pines, el
símbolo lógico y la tabla de verdad de este chip.
Tabla funcional
Entradas Salidas a
'E1 E2 E3 DO 01 02 o 1 2 3 4 5 6 7 Circuito integrado 40288
Distribución de pines Representación lógica
1 X X X X X 1 1 1 1 1 1 1 1 16
3
X 1 X X X X 1 1 1 1 1 1 1 1 veo oc
X X o X X X 1 1 1 1 1 1 1 1 11
01 14
o o 1 o o o o 1 1 1 1 1 1 1
o 02
2
12 0315
o o 1 1 o o 1 o 1 1 1 1 1 1 e 1
o o 1 o 1 o 1 1 o 1 1 1 1 1 � 04
13
B ..,.
o
05
6
o o 1 1 1 o 1 1 1 o 1 1 1 1 7
10 06
o o 1 o o 1 1 1 1 1 . O 1 1 1 A 4
07
o o 1 1 o 1 1 1 1 1 1 o 1 1 9
08
o o 1 o 1 1 1 1 1 1 1 1 o 1 ..... 5
,•
:-·
09
o o 1 1 1 1 1 1 1 1 1 1 1 o �,.
Tabla funcional
X = Puede ser O 6 1 o e B A o 1 2 3 4 5 6 7 8 9
Fig. 196 o o o o 1 o o o o o o o o o
............ .,.:,,,•,:,:,:,:,:,·.·· ,,· .. o o o 1 o 1 o o o o o o o o
o o 1 o o o 1 o o o o o o o
o o 1 1 o o o 1 o o o o o o
Las entradas Et (pin 4), E2 (Q!!!. 5) y E3 (pin 6) o 1 o o o o o o 1 o o o o o
son líneas de habilitación. "Et y E2 son activas en o 1 o 1 o o o o o 1 O o o o
o 1 1 o o o o o o O 1 o o o
bajo, como lo sugieren el símbolo lógico y las ba- o 1 1 1 o o o o o o o 1 o o
rras sobre sus letras nemotécnicas. La línea E3 es ac- 1 o o o o o o o o o o o 1 o
tiva en alto. Cuando estas tres líneas son activas 1 o o 1 o o o o o o o o o 1
(EI=O, E2=0 y E3=1), el 74LS138 está habilitado y 1 o 1 o o o o o o o o o X o
1 o 1 1 o o o o o o o o o X
desarrolla su función lógica como decodificador. 1 1 o o o o o o o o o o X o
1 1 o 1 o o o o o o o o o X
1 1 1 o o o o o o o o o
X o
Cuando una cualquiera de las líneas E 1, E2 ó E3 1 1 1 1 o o o o o o o o o X
está desactivada (por ejemplo E3=0), el chip se x: Puede ser o 6 1
inhibe, ignora los códigos de entrada y todas sus Fig. 197 .
. ·,;-..-.
salidas permanecen desactivadas, es decir altas.
Las líneas de entrada son D2 (pin 3), Dt (pin 2) El 40288 puede también utilizarse como decodi-
y DO (pin 1). De acuerdo con la tabla de verdad y el ficador de 3 a 8 líneas (octal), conectando permanen-
símbolo lógico de la figura 196, estas entradas son temente la entrada D (pin 11) a nivel bajo (0) y
activas en alto. Por ejemplo, si se aplica el código de aplicando el código de entrada a las líneas C (pin
entrada 011 (02=0, DI=l, DO=l), se activa la línea 12), B (pin 13) y A (pin 10). En esta circuns-
de salida Q3, porque 011 es el código del número 3 tancia, las salidas Q8 (pin 9) y Q9 (pin 5) siempre
en el sistema octal (ver tabla 9-1, página 109). permanecerán desactivadas, en O.
CEKIT- Curso práctico de electrónica digital 121
 Las líneas D, C, B y A están conectadas inicial-
EXPERIMENTO 12 mente a tie_rra y por tanto cada una recibe un bajo ó
O. Para aplicar un alto (1) en una entrada, conéctela
Operación de un decodificador de al positivo de la fuente (+9V).
BCD a decimal El estado de las salidas Q0 a Q3 se visualiza me-
diante los LEO DI a D4 del módulo ED-1 y el de las
Objetivos salidas Q4 a Q9 mediante los LEO 05 a Oto. Un
LEO prendido indica la presencia de un 1 lógico y
• Verificar experimentalmente la operación de un un LEO apagado la de un O.
decodificador de 4 a 10 líneas o BCD.
Paso 2. Encienda la fuente de alimentación. Obser-
• Familiarizarse con el manejo del código BCD. ve lo que sucede en las salidas Q0 a Q9. Notará que
se prende el LEO DI, indicando que la línea Q0 está
Materiales y herramientas necesarios activa, es decir en alto. Los otros LEO deben per-
manecer apagados.
1 circuito integrado 40288 (decodificador de BCD
a decimal). IC1. Lo anterior sucede porque, con todas las entra-
1 circuito integrado 40698 (6 inversores). IC2. das en bajo, el decodificador recibe el código de en-
1 módulo ED-1 (4 monitores lógicos). Dl-04. trada DCBA=OOOO y lo reconoce, activando la línea
6 diodos emisores de luz (LEO). 05-010. QO.
1 resistencia de 1 K.O. R 1.
1 fuente de 9V, 300 mA (kit CEKIT KlO) o una Pas'? 3. Desconecte la entrada A (pin 10 del 4028)
batería de 9V con conector. B 1. de nerra y conectela a +9V. De este modo estará
1 protoboard. aplicando el código de entrada DCBA=OOOl. Nota-
Puentes de alambre telefónico #22 6 # 24. rá que sólo se prende el LEO 02, indicando que la
línea Ql está activa (alta).
Procedimiento
Paso 4. Conecte las líneas D, C, B y A a tierra o al
Paso l. En la figura E21 se muestra el circuito de positivo de la fuent�, según corresponda, y aplique,
prueba de un decodificador 4028. Realice este mon- en su orden, los códigos de entrada 0010, 0011.
taje sobre su protoboard como se indica. Revise 0100, 0101, 0110, 0111, 1000 y 1001. Observe lÓ
bien todas las conexiones. Manipule con cuidado los que sucede en cada caso.
circuitos integrados. Identifique con rótulos (C, Q6,
etc.) las diferentes líneas para mayor comodidad. Notará que con 0010 se prende el LEO 03, con
Utilice alambres de colores y puentes cortos. 0011 se prende el LEO 04 y así sucesivamente, has-

Circuito de prueba del decodificador 40288

R1
1 K

Fig. E21
•'•'�•,•v ,.,,,,,,,','•'•'•'•'•'•'•'•'•'•'•'•'•'•'•'•'·'··········...·.•,•.•.•,,,..,,,,,,•.•,•.,•,,• ,•.._ ......•..•.•.-.·.·.•.,....,u_..,.,,•,;, n, ,'\...,..., •A•,•,,,.,,.,-.-.•,•,••,•,•,• ,•.v.-.-. ...·.v,.•.•

122
ta el código 1001, el cual prende el LEO 09. Para mero cualquiera, por ejemplo 5, deben iluminarse
familiarizarse con el código BCD, asocie men- cienos segmentos ( a, f, g, e y d, en este caso)
talmente cada línea de salida activada (QO, Q 1, etc.) mientras los otros (b y e) deben permanecer apa-
con el dígito decimal (O, 1, etc.) correspondiente. gados. La única excepción es el número 8, el cual
exige la iluminación de todos los segmentos.
Paso 5. Utilizando el mismo procedimiento
anterior, aplique, en su orden los códifos de en- Con un display de siete segmentos es posible
trada 1010, 1011, 1100, 1101, 1110 y 11 l. también generar algunas letras y algunos caracteres
no numéricos (figura 200). Para representar la letra
Notará que, para cualquiera de estos códigos, "E", por ejemplo, se necesita que todos los segmen-
todos los LEO permanecen apagados, indicando tos estén iluminados, con excepción de b y c.
que ninguna línea de salida está activa. Esto se debe
a que se están aplicando códigos inválidos en BCD,
los cuales no son reconocidos por el decodificador.
Puede suceder también que se prenda 08 ó 09. Generación de letras

8888 f:t.
"E
*** [J1 .
Displays de siete segmentos

.
1 f!:

Y.

.
1

888 8-8
El display de siete segmentos (figura 198) es
uno de los dispositivos más utilizados en los circui-
"A" •a· ·9· "b" ·e·'
�·
tos digitales para visualizar números y otros caracte-
res. Cada segmento está hecho de un material que
emite luz o se oscurece cuando circula a través de él ¡:· ?
una corriente de pequeña intensidad. f.
"d" "E" "e" "F" "G" "g"
t

Displays de 7 segmentos
8 8 8
"H" ·1· •J• ·n·

8888
•o· ·p· "<f ·s· ·u· •y•
F,g. 200
-...-...·:·:·:-:,:,:,,,;,:,.• :,:v-;.;,. .......

Existen varios tipos de displays. Los más popu-

lares son los que utilizan diodos emisores de luz
Fig. 198 (LEO) y cristales liquidos (LCD). Otros displays co-
<• '
munes son los incandescentes y los fluorescentes
(figura 201). En esta lección enfocaremos nuestra
Los segmentos se organizan y se designan como atención en los dos primeros. Antes de los dis-
se muestra en la figura 199. Para visualizar un nú- plays, era muy común el uso de tubos Nixte.

Displays de siete segmentos

:9: B d B B B B B J B 13
de o 2 3 4 5 6 7 8 9
Fig. 199
• .._.._y¿. •' •..; .;,• • '•. >:,:-...:. :« .-... >N•••• !-. • •>:-. ••• •

CEKrI- Curso práctico de electránica digital 123

 Otros tipos de displays Prueba de un display de ánodo común
Incandescente RI
a SS
51 o
j_

A nodo
común
S4
SS =. gv

Fluorescente (VF)
,;,:,:,:.;•.•,:•,•'•:•:•.:•,•l:,:,:,:,,,;,:,,•:•,•X•'"-. -,
Fig. 201
,•,•,,,,,;..-.;.-•• • • •-.:, • .•.,•. �••

"=-
g

A1-R7: 680 n
o
l
Fig. 203
Los displays con LEO (figura 202) vienen en ., ...:,..,:·

una gran variedad de estilos y tamaños. Cada seg-

mento es un LEO que emite una luz roja o de otro Con todos los interruptores abiertos, ninguno de
color (verde, amarilla, naranja, etc) cuando pasa a los segmentos se ilumina y el display permanece en
través de él una corriente de pequena intensidad (de blanco. Al cerrar cualquier interruptor, circula una
1 O mA a 40 mA). Los segmentos son generalmente corriente a través del segmento correspondiente y
de arseniuro de galio (GaAs), un material semicon- éste se ilumina. El interruptor S8 maneja el punto
ductor. decimal (DP), una característica adicional presente
en la mayoría de displays modernos.

Oisplays LED Combinando el estado de los interruptores se

pueden crear diferentes números y letras. Por
Aspecto flslco ejemplo, al cerrar los interruptores SI, S2 y S3, los
Anodo común Cátodo común
segmentos a, b y e se prenden, visualizándose el
número 7. Si se cierran todos los interruptores,
excepto S 1 y S4, los segmentos b, e, e, f y g se
iluminan y se visualiza la letra H.
La figura 204 ilustra la forma de probar un
display de cátodo común. En este caso, el terminal
común se conecta directamente a tierra, mientras los
interruptores S1 a S7 conectan cada segmento a +V
a través de las resistencias limitadoras Ri a R7.
Para visualizar el número O, por ejemplo, deben
cerrarse todos los interruptores, excepto S7.
A B
C Fig. 202

Los displays con LEO pueden ser de ánodo co- Prueba de un display de cátodo común
mún o de cátodo común. En el primer caso (figura a
2028), todos los ánodos están conectados interna- 51
mente a un punto común y todos los cátodos están 52
libres. En el segundo (figura 202C), están conec-
Cátodo :f:1,;
tados entre sí los cátodos mientras los ánodos que- + 53
dan libres. El ánodo común se conecta a+ V y el cá- gv=. d
común
todo común a tierra. $4
%
SS e �
En la figura 203 se indica la forma de probar un A6
display de ánodo común típico. Los interruptores 56

--
S 1 a S7 conectan individualmente a tierra cada cá- g o
<
todo a través de las resistencias Ri hasta R7. Ob- 57 ·:.
'
:::
serve que el ánodo común está conectado directa- R'1-A7: 680 n Fig. 204
•,,
.::
mente al positivo de la fuente. ,,,

124
 Los displays LED ofrecen las ventajas de ser
visibles en la oscuridad y muy flexibles en cuanto a un���tosmetalizados 111,

Cómo opera
su uso. Sin embargo, tienden a consumir mucha co-
rriente (de 10 mA a 40 mA por segmento) y su lec- !�
tura no es nítida en presencia de luz ambiente inten-
sa. Los displays de cristal líquido (LCD) que vere-
mos en seguida solucionan estos inconvenientes.
Displays de cristal liquido (LCD)

Los displays de cristal líquido (LCO) de siete

segmentos (figura 205) operan bajo un principio
diferente al de los displays LEO. Cada segmento es-
tá hecho de un fluido viscoso que normalmente es
trasparente, pero se opaca (aparece oscuro) cuando
se energiza mediante un pequeño voltaje de corrien- Luz
incidente /
Segmento oscuro
te alterna de baja frecuencia.

· Display de cristal líquido (LCD) �

x
Backplane Moléculas polarizadas �
B) Segmento lnvlslbte C) Segmento visible Fig. 206 �
:i:

incide la luz en el sistema, esta pasa a través de las

moléculas del fluido, se refleja en el backplane y
retoma a la superficie sin sufrir cambio alguno. Co-
mo resultado, el segmento permanece brillante y
aparece invisible al ojo humano. ·
varlCdlgitos
De
Cuando se aplica un voltaje alterno entre el seg-
mento y el backplane, las moléculas se dispersan y
absorben la luz incidente, es decir, no la dejan pasar
y por tanto el backplane no la refleja. Como resul-
El voltaje alterno de excitación es generalmente tado, el segmento aparece oscuro. El mismo prin-
una onda cuadrada de 3V a 15V de amplitud y de cipio se aplica para hacer visible cualquier otro seg-
25 Hz a 60 Hz de frecuencia. Se aplica entre el pin mento y visualizar así números, letras, etc.
de acceso al segmento (a, b, e, etc.) y un pin espe-
cial llamado backplane (léase bacplein), que sustitu- En la figura 207 se muestra la forma de probar
ye el terminal común (ánodo o cátodo) de los dis- un display de cristal líquido. El backplane recibe di-
plays LED convencionales. rectamente un tren de pulsos de baja frecuencia de
30 Hz procedente de un oscilador. Los interrup-
En la figura 206 se ilustra la estructura interna y tores S 1 a S7 controlan, a través de las compuertas
el principio de funcionamiento de un display de XOR, la fase de la señal aplicada a cada segmento.
cristal líquido. En contraste con los displays LEO,
los LCO no generan luz sino que simplemente Para que un segmento se oscurezca y sea visi-
controlan la luz incidente. La clave de su operación ble, la señal aplicada al mismo debe estar desfasada .
es un fluido especial llamado cristal liquido coloca- con respecto a la del backplane. Es decir, si esta úl-
do en sandwich entre dos láminas trasparentes. tima es alta (1), la del segmento debe ser baja (0) y
viceversa. Esto se consigue aplicando un nivel alto
Sobre la lámina superior se forman los segmen- a la entrada de la compuerta XOR que controla ese
tos del display, los cuales se metalizan para permitir segmento en particular (figura 208).
que puedan ser controlados externamente. La lá-
mina inferior o backplane actúa como una superficie En otras palabras, la señal aplicada al segmento
reflectora de -luz y también está metalizada. debe ser el inverso o complemento de la señal
aplicada al backplane. Recuerde que una com¡merta
En condiciones normales, las moléculas de cris- XOR actúa como un inversor controlado, invirtien-
tal 'líquido están alineadas o polarizadas. Cuando do la señal aplicada a una de sus entradas cuando la
CEKrr- Curso práctico de elecirónica digital 125
 den ser leídos en presencia de luz brillante. Sin
Prueba de un LCD embargo, presentan algunos inconvenientes.
nn. �+--�.----�;__----,
30Hz
.n. En primer lugar, un LCD no puede ser leído en
+ 9V
la oscuridad. Por esta razón, algunos displays de es-
te tipo incluyen una lámpara incandescete minia-
S 1 .--o--1)-+....;.....¡�f.J tura. En segundo lugar, necesitan de una fuente ex-

J
terna de pulsos para operar. En tercer lugar, son
s2t--o--"f>-..-.:. . . :,: ,1_.>-��-,. muy sensibles a las bajas temperaturas. Además,
S3._--<l��-�� son muy delicados y tienden a ser lentos.

54t--o--t>-..-.:-+-JLJ-----:=---- Decodificadores de BCD a siete segmentos

ss ....____,,., o-t�-t-,ff ·----

S6 ....__-rr o-4....-.-+-:H-J----.

S7'---0-t>.........;...��
1 En los circuitos de las figuras 203, 204 y 207,
se utilizan interruptores mecánicos para conectar y
desconectar los segmentos del display y visualizar
así cualquier número entre O y 9. En la práctica, es-
ta función se realiza electrónicamente empleando un
• Resistencia de 1 O K a tierra Fig. 207 decodificador de BCD a siete segmentos (figura
209).
otra entrada está en alto y trasfi.riéndola sin inver-
sión cuando está en bajo.
Decodificador de BCD a 7 segmentos

Excitación de un segmento LCD - D a

a

fab r¡
o- e b
Cáto do
A) Segmento energizado
1IU1IU1fl.
1 1 1 1 1 o- B
e com úr
d
AltoI Segmento: : ! : l - A e
e�c
,-.------ 1I 1 1 1: 11
1 1 1 f

�ªTuiri.ri.rir
1
I 1 1 1 d
- ' ' ' , '
1
-----�,--..,...
s'ackoi--, Entradas g
BCD

Del oscilador o -D a�
a +V
.nnnnnr
fsb -
B) Segmento no energizado 1 - e b ,- h
BaJoL Segmento•1
1 1
1
1
1
1
1
1
1
o - B
eje
d �
,----,:::==�· 1
1
1
1
1
1
I
1
1
I
1
1
o - A e - . elg e An oda
1 1 1 1 1 f - co mún
t""""--'°"---,c::::===� 1 1 1 : I
g e d
Backplane , :

.nnnnnr
1 1 ,

F1g. 209
Del oscilador Fig 208

Un decodificador de BCD a siete segmentos

Para visualizar el número 3, por ejemplo, deben posee 4 líneas de entrada (D, C, B y A) y siete
cerrarse todos los interruptores, excepto S5 y S6. líneas de salida (a, b, c, d, e, f y g). El dispositivo
De este modo, las compuertas A, B, C, D y G reci- acepta en sus entradas un código BCD de 4 bits y lo
ben un alto en una de sus entradas y aplican una se- convierte en un códiio de 7 bits que al excitar un
ñal invertida o fuera de fase a los segmentos a, b, e, display visualiza el dígíto decimal correspondiente.
d y g del display. Los segmentos e y f reciben una
señal en fase y, por tanto, permanecen brillantes. Las salidas de un decodificador de BCD a siete
segmentos pueden ser activas en alto o en bajo
Los LCD se utilizan extensamente en relojes, dependiendo del tipo de display utilizado. En un de-
calculadoras, termómetros, instrumentos y otras codificador de ánodo común, las salidas son activas
aplicaciones digitales, Su mayor ventaja es el bajo en bajo y en uno de cátodo común son activas en
consumo de corriente. Además, son más econó- alto. Los decodificadores para LCD entregan trenes
micos y flexibles que sus contrapartes LED y pue- de pulsos en fase o fuera de fase.
126
Decodificadores de BCD a siete segmentos Circuito integrado 4543
integrados
Existen varios decodificadores MSI de BCD a 7 Distribución de pines Representación
lógica
segmentos diseñados específicamente para manejar Yoo 16
displays de ánodo común, de cátodo común y/o de
f DVDDa
cristal líquido. Los siguientes son algunos ejemplos: 4 9

4055, 4056, 4543: Decodificadores para displays de

g 2 e b 10
3 B e 11
cristal líquido. M
d 5 A ..,. d 12
IO »:<
4511, 7448, 74LS48, 74C48, 8368: Decodificado- 1 LE..,. e 13
res para displays de cátodo común. 7 BL f 15
b
6 PHGND9 14
7447, 74LS47, 74LS247, 8374: Decodificadores pa-
ra displays de ánodo común.
-
-
8

Además de su función básica (convertir códigos Tabla funclonal"

BCD en códigos de siete segmentos), la mayoría de
estos dispositivos pueden realizar funciones especia- Entradas Salidas Caracter
les de visualización tales como: o e B A a b e d e f g visualizado
a) Manejar, indistintamente, displays de ánodo o o o o 1 1 1 1 1 1 o o
común, de cátodo común y de cristal líquido. Ejem- o o o 1 o 1 1 o o o o 1
plos: 4055, 4056, 4543 y 74C48. Los decodifi- o o 1 o 1 1 o 1 1 o 1 2
cadores de displays de cátodo común pueden adap- o o 1 1 1 1 1 1 o o 1 3
tarse a displays de ánodo común o viceversa, mane- o 1 o o o 1 1 o o 1 1 4
jando los segmentos a través de transistores. Los de- o 1 o 1 1 o 1 1 o 1 1 5
codificadores TIL no son adecuados para LCD. o 1 1 o 1 o 1 1 1 1 1 6
o 1 1 1 1 1 1 o o o o 7
b) Retener el último código de siete segmentos ac- 1 o o o 1 1 1 1 1 1 1 8
tivado, incluso después de suspender o cambiar el 1 o o 1 1 1 1 1 o 1 1 9
código BCD de entrada que lo originó. Esta carac- 1 o 1 o o o o 1 1 1 o o
terística de memoria es propia de los decodificadores 1 o 1 1 o 1 1 o 1 1 1 o
tipo latcb como el 4056, el 4511 y el 4543. 1 1 o o 1 1 o o 1 1 1 o
c) Generar códigos de siete segmentos y caracte-
1 1 o 1 1 1 1 o 1 1 1 o
res especiales cuando sr. aplican códigos BCD de en-
1 1 1 o o o o o o o 1 o
trada inválidos (1010, 1011, etc.). Ejemplos: 4055, 1 1 1 1 o o o o o o o a
4056, 7447, 7448, 8368 y 8374. r): LE .. 1, BL. O, PH - O '
O: Display en blanco Fig. 210 �
.....,•,,,,,,,.;'.'
d) Probar individualmente cada segmento del dis-
play, controlar su brillo o borrar la información vi-
sualizada, es decir, dejar el display en blanco. La tensión de alimentación se aplica entre los pi-
Ejemplos: 4511, 4543, 7447 y 7448. nes 16 (VDD) y _L(GND). La función latcñ la pro-
porciona la línea LE (pin 1). Cuando LE=l, se habi-
En las siguientes secciones analizaremos en de- lita la decodificación y cuando LE=O, se inhibe, que-
talle los circuitos integrados 4543, 4511 y 7447. En dando almacenado el último código BCD seleccio-
el experimento 13 comprobaremos en la práctica nado. El 4543 puede manejar también displays de
cómo trabaja y se utiliza un decodificador de BCD a ánodo común y de cátodo común.
siete segmentos representativo. Al final de esta lec-
ción se describen algunos circuitos de aplicación. Para displays de ánodo común, la línea PH (pin
6) debe ser de nivel alto (1) y para displays de cá-
El circuito integrado 4543 todo común debe ser de nivel bajo (0). Para dis-
plays LCD, debe aplicarse en esta entrada un tren
El 4543 (figura 21 O) es un decodificador de de pulsos de baja frecuencia (30 Hz a 200 Hz).
BCD a 7 segmentos tipo latch, diseñado originalmen-
te para manejar displays LCD. El código de entrada La línea de borrado BL (blanking, pin 7), inhibe
se aplica a las líneas DCBA (pines 2 al 5) y el de sa- la visualización cuando recibe un nivel alto. En es-
lida se obtiene en las líneas abcdefg (pines 9 al 15). tas circunstancias no se ilumina segmento alguno.
CEKrr- Curso práctico de electrónica digital 127
El circuito integrado 4511 La entrada LT (lamp test, pin 3) se utili:@..Para
probar los segmentos del display. Cuando LT=O,
El 4511 es un decodificador para displays de cá- las salidas se hacen altas y se iluminan todos los
todo común (figura 211). Las entradas del código segmentos, visualizándose el número 8. Si un seg-
BCD son las líneas DCBA (pines 6, 2, 1 y 7). Las mento no prende, lo más probable es que esté defec-
salidas de siete segmentos, activas en alto, son las tuoso. Normalmente, CT debe ser l.
líneas abcdefg (pines 9 al 15). La tensión de alimen-
tación (3V a 15V) se aplica entre los pines 16 La entrada BL (blankin.&.,pin 4).m:ovee la fun-
(VDD) y 8 (GND). ción de borrado. Cuando BL=O y LT=l, ningún
segmento se ilumingy el display permanece en blan-
co. Normalmente, BL debe ser l. Esta línea se utili-
Circuito Integrado 4511 B liza también para controlar el display por pulsos. Es-
te método elimina la necesidad de resistencias limita-
Distribución de pines ReprHentaclón doras de corriente en serie con cada segmento.
lógica
16 Para códigos BCD inválidos, el 4511 no provee
e 6 D DDa 13 decodificación y el display permanece en blanco.
LT 2 e b 12 Otros decodificadores, como el 7447 que veremos a
continuación, muestran caracteres especiales. El
fil B m e 11
4511 es funcionalmente equivalente al decodifica-
LE 7 A 11)
:::: d 10 dor TIL 7448, excepto que este último no posee la
D
5 LE"" e 9 característica de almacenar códigos.
3 LT 15
A
4 14
El circuito integrado 7447
BLGND9
GND
8 El 7447 (figura 212) es un decodificador para
displays de ánodo común con salidas ....Q.e colector
abierto activas en bajo. Las líneas CT y BL cumplen
Tabla funcional
las mismas funciones que en el 4511. Para códigos
BCD inválidos se visualizan caracteres especiales.
LEBL LT o C B A a b e d e f g Caracter
X X O X XXX1111111 8 La línea RBI (pin 5) se utiliza para omitir la pre-
X O 1 X xxxooooooo o sentación del número cero (0). Cuando RBI=O y el
O 1 1 O 0001 11110 O código de entrada es 0000, el display se borra.
O 1 1 O 0010 10000 1
O 1 1 O 0101 01101 2
O 1 1 O 0111 11001 3
O 1 1 O 1000110011 4 -Circuito integrado 7447
O 1 1 O 1011011011 5 x
O 1 1 O 1100011111 6 Distribución de pines Representación lógica
O 1 O 1111110000 7 16
O 1 1 0001111111 8 B
6 D 13
O 1 1 0011110011 9 e e
O 1 1 0100000000 0 2 12 '·
O 1 0110000000 0 LT 1 B ,.._ e i:

O
O
1 1000000000
1 1010000000
0
0 7 A! ·.
,';_

0 RBI 5 RBI
O 1 1100000000 �'
O 1 1 1110000000 0 3 15
1 1 X X X X 4 14
A
X: Puede ser O ó 1 O: Display en blanco
': Depende del código previo con LE • O F1g. 211 GND

El 4511 es del tipo latch. Esta función de memo-

ria la provee la entrada LE (pin 5). Cuando LE=O,
se habilita la decodificación y en las salidas aparece
el código de 7 segmentos correspondiente al código
BCD de entrada. Cuando LE=l, la decodificación 8 9 10 11 12 13 14
se inhibe, el chip ignora las entradas BCD y en las
salidas permanece el último código seleccionado.
128
 BCD de entrada a los pines 6, 2, 1 y 7 del 4511,
EXPERIMENTO 13 respectivamente. Los pines 13, 12, 11, 10, 9 y 15
excitan, en su orden, los segmentos a, b, c,, d, e, f
y g del display. Antes de conectar la batena, ase-
Operación de un decodificador de gúrese de que todas las conexiones estén correctas.
BCD a siete segmentos Observe que, inicialmente, las entradas de borr�-
do (BL pin 4) y de prueba de segmentos (LT, pin
Objetivos 3) es� en alto y la entrada habilitadora de latch
(LE pin 5) está en bajo. No olvide conectar, en su
• Verificar experimentalmente la operación de un ord�n. las entradas de alimentación VDD (pin 16) y
• decodificador de BCD a siete segmentos con V ss (pin 8) del 4511 a los terminales positivo y
memoria. negativo de la fuente o de la batería.
• Familiarizarse con la utilización de displays tipo Identifique adecuadamente los. segme�tos del
LEO y con la interpretación numérica del código display y conéctelos a las respecnv�s �al1�as del
BCD. decodificador a través de las resistencias linutadoras
de corriente Rt a R7. Identifique el cátodo común y
• Aprender a identificar el terminal común y los conéctelo directamente al negativo de la fuente. La
segmentos de displays desconocidos. localización de estos pines difiere de un display a
otro. La distribución indicada es la del LTS315.
Materiales y herramientas necesarios
La resistencia R8 y el punto decimal del display
1 circuito integrado 451 IB (decodificador (DP, pin 9) forman un monitor lógico q�e puede
CMOS de BCD a 7 segmentos). ICI , utilizarse para chequear el estado de las diferentes
1 display de siete segmentos de cátodo comun entradas y salidas del circuito. El punto prendido
LTS315 o similar. DISPl. indica la presencia de un nivel alto (1) y apagado la
8resistencias de 330 n, 1/2 W de un nivel bajo (0).
l fuente de 9V, 300 rnA (kit CEKIT KlO) o una
batería alcalina de 9V con conector. B 1.
1 protoboard. Si utiliza otra referencia de display y desconoce
la distribución de pines, utilice una batería de 9V y
una resistencia de lKn en serie para identificar el
Procedimiento cátodo, como se muestra en la figura E23. Conecte
el terminal negativo de la batería a un extremo de la
Paso l. Arme el circuito de la figura E22 en su resistencia y el positivo a un pin cualquiera del
protoboard. Las entradas DCBA aplican el código display, por ejemplo el #1.

Circuito de prueba del decodificador 4511 +9V

OISP1
16
R1 LTS315
6 a 13 14 a
• o
o R2
oa: 2
e b 12 13 b
R3
B e 11 8 e
,¡, @- R4

�»�
7 d 10 7 d
A
RS
45118 6 8
R6
9Y
4
BL R7
9

5 R1-R8:330 n
LE GNO RS
i
I
Cátodo

-
8 Al punto
LE de prueba común
,:::

Fi :E22J
CEKIT- Curso práctico de elearánica digital 129
 Paso 4. Aplique en las líneas DCBA los códigos
Prueba de dlsplays desconocidos BCD inválidos desde 1010 hasta 1111. Observará
que no se prende segmento alguno, indicando que
A) Localizando el B) Identificando el decodificador no reconoce estos códigos.
termina! común los segmentos
pp Paso 5. Para probar la función de memoria, aplique
un código BCD cualquiera, por ejemplo, 1100, y

11( 1K gtr observe el dígito visualizado (6, en este caso). Des-

conecte la línea LE de tierra y conéctela al positivo.
A continuación, aplique en las entradas un código
diferente, por ejemplo 1001 (9).
D.
·

9 V-;;;;;- 9V=. Notará que el decodificador ignora este último

+ código y mantiene visualizado el dígito previo (6).
Ensaye con otros códigos. Notará que mientras la
ce línea LE esté conectada al positivo (en alto), la
PP: Punta de prueba información original (6) no desaparece.
CC: Cátodo común
• : Punto decimal Paso 6. Para probar la función de borrado, conecte
Fig. E23 . nuevamente la línea LE a tierra, aplique un códizo
• :,-,:,:·:·:·:·:,•,,,:,,,,,:,:,:,•,;,:.;,•,;,•1_.•,• :,•,. • '"' ·, ..¡),: de entrada cualquiera válido y_gbserve la lectura d°el
display. Desconecte la línea BL (pin 4) del positivo
Con el extremo libre de la resistencia toque cada y conéctela a tierra. Notará que el dígito previa-
uno de los pines restantes hasta que se prenda un mente visualizado se borra y el display queda en
segmento cualquiera: el pin que produce el encen- blanco, es decir todos los segmentos se apagan.
dido es el cátodo. Si no se prende segmento algu-
no, el cátodo será el pin conectado al terminal posi- Paso 7. Para probar la función de prueba de seg-
tivo de la batería. Verifíquelo cambiando este último mentos, desconecte la línea CT (pin 3) del positivo
de lugar y repitiendo la prueba. y conéctela a tierra. Observará que, sin imponar el
estado de las otras entradas, se iluminan todos los
Una vez localizado el cátodo común, la iden- segmentos y se visualiza el número 8, indicando
tificación de los pines de acceso de cada segmento que el display está en buen estado.
es muy fácil. Desconecte la batería, conecte el termi-
nal positivo a un extremo de la resistencia y el nega- ***
tivo al cátodo. Con el extremo libre de la resisten-
cia, toque cada uno de los pines restantes. CIRCUITOS DE APLTCACTON

En cada ocasión debe prenderse un segmento di- A continuación se presentan dos aplicaciones tí-
ferente (a, b, c, etc.) del display, incluyendo el pun- picas de los decodificadores estudiados en esta lec-
to decimal, si lo trae. Este mismo procedimento es ción. La primera es un sistema de visualización nu-
válido para identificar displays de ánodo común, in- mérica y la segunda una unidad de conteo decimal.
virtiendo la polaridad de la batería con respecto a la En lecciones posteriores encontraremos frecuente-
figura E23. La mayoría de displays tienen un ánodo mente otros circuitos prácticos donde los decodi-
o un cátodo común en cada fila de pines. ficadores interactúan con contadores, registros, etc.

Paso 2. Conecte la batería. Observará que en el dis-

play aparece el número O. Esto se debe a que las en- Sistema de visualización numérica con memoria
tradas DCBA están en bajo y aplican el código BCD
de entrada 0000, corrrespondiente a este número. El circuito de la figura 213 presenta en un display
Con la punta de prueba del monitor lógico, veri- de siete segmentos el número (0, 1, 2, etc.) aso-
fique el estado de las salidas a hasta g. Notará que ciado a la tecla pulsada y lo mantiene visualizado
todas, con excepción de la salida g, son altas. hasta que se pulse una nueva tecla. Si se accionan
dos o más teclas al mismo tiempo, sólo se visualiza
Paso 3. Conecte cada línea D, C, By A al positivo el número de la tecla mayor.
o negativo de la fuente, según corresponda y
aplique, en su orden, los códigos BCD de entrada Cuando se pulsa la tecla número 3, por ejemplo,
desde 0001 hasta 1001. Observará que en el display la entrada 03 (pin 13) del codificador 4532 (ICl) re-
aparecen, en ese mismo orden, los números 1, 2, cibe un nivel alto y en las salidas Q2, Qt y oo (pi-
3, etc., dependiendo del código aplicado. Verifique nes 6, 7 y 9) se refleja el código 011, el cual iden-
con el monitor lógico el estado de las salidas. tifica la línea activada. Al mismo tiempo, la salida
130
 Sistema visualizador de números ¿

16 �
5 16 3 4 :;
� 7
E1 veo LT
-
BL voo LTS 315 J�:,

•
� 6 6 2 13
4 02 c a
m
<!

•
5 07 �
7 12 R10 13 b

•
4 3 01 B b
06
3 9 7 8
2 00 A e 11 e

• •
� 2 05
10 7d +
1 IC1 IC2 d
o 04
45328 45118 9 6
=-gv
13 e 8
03
15
12
02 14
11 g
01 15 5
EO LE 4,12 Cátodo
10 R9-R15:1Kn común
DO GND o GND
(X)
a: 6 8

Teclado Codificador
de prioridad
Decodificador
de BCD a siete segmentos
-=-
Display de
�j:
R1·A8:18Kn
siete segmentos �
Fi . 213 ,,¡:
. .• .. ,.

EO (pin 15) se hace baja y aplica este nivel bajo a la te código excita los segmentos a, b, e, d y g del dis-
entrada LE (pin 5) del decodificador 451 lB (IC2). play y se visualiza el número 3, que es precisa-
mente el número de la tecla pulsada.
Con la línea LE baja, el decodificador reconoce el
código BCD 0011 aplicado a sus entradas D, C, B Cuando la tecla número 3 se libera, el código
y A (pines 6, 2, 1 y 7) y produce en sus salidas a, 0011 desaparece de las salidas del codificador pero
b, d, e, f y g (pines 9 al 14) el código 1111001. Es- su salida EO se hace alta y habilita el laicb o me-

i
Unidad fotoeléctrica de conteo decimal
Al contador de decenas

16
Vcc
6
O 11 o a 13 a ,;

e 8 2
e b 12
A6
5 b �
B 9 B 11 A7
c
A 12 7
A
d 10
7447
7490
1
8 9

f 15
·.,
g

LOA: OAP12, VT800, etc.

GND
Conformador
de pulsos

Decodificador - Display
Contador
dedlsplay ánodocomún
BCD
Fi . 214
• •' ....•• ,l, ••

CEKIF- Curso práctico de electrónica digital 131

moria del decodificador. Como resultado, este últi-
mo retiene el código BCD previamente aplicado ACTIVIDAD PRACTICA N!! 8
(0011) y mantiene visualizado en el display el nú-
mero 3 hasta que se pulse una nueva tecla. Construcción del módulo 2. 4 interruptores lógicos.
Primera parte
Con cada nueva pulsación, el proceso se repite.
Recuerde que el 4532 es un codificador de prio- El módulo 2 de nuestro entrenador digital es un
ridad. Por tanto, si se pulsan dos o más teclas al juego de cuatro (4) interruptores independientes,
mismo tiempo, por ejemplo la número 3 y la nú- cada uno de los cuales suministra un nivel alto o
mero 6, sólo se produce la decodificación y visua- bajo a la entrada de cualquier circuito digital. En la
lización de la tecla de más alto orden (la número 6, figura A 11 se muestran el diagrama esquemático, el
en este caso). circuito impreso a tamaño natural y la guía de loca-
lización de componentes del mismo.
Unidad fotoeléctrica de conteo decimal
Todos los interruptores son del tipo spdt ( 1 polo,
El circuito de la figura 214 registra en un display 2 tiros). Los contactos de los polos están conec-
de siete segmentos el número de veces que un obje- tados a las salidas S 1 a S4 y los de los tiros a las
to interrumpe un rayo de luz. Consta de un sensor líneas de alimentación �V y GND. En la posición
óptico, un /atch conformador de pulsos, un conta- "l", cada interruptor (SI, S2, S3 6 S4) suministra
dor de pulsos, un decodificador y un display. Con un nivel alto de voltaje igual al valor de la fuente de
dos unidades similares se pueden contar hasta 99 alimentación (+V) y en la posición "O" un nivel bajo
objetos, con tres hasta 999 y así sucesivamente. de O V.

El sistema utiliza como sensor de objetos una fo- En las siguientes actividades suministraremos las
tocelda o LDR. Normalmente, una LDR (light instrucciones de ensamble paso a paso de este mó-
dependent resistor: resistencia dependiente de la dulo. Una vez armado, lo utilizaremos en todos los
luz) presenta una resistencia muy alta (por ejemplo, experimentos y proyectos que lo requieran. Como
10 MQ) en la oscuridad y una resistencia muy baja vimos en la lección 8, el uso de interruptores es una
(por ejemplo, 1 Kn) en presencia de luz brillante. de las formas más comunes y prácticas de entrar
información en un sistema digital.
El transistor QI actúa como un interruptor activa-
do por luz. En condiciones normales, la fuente ilu-
mina plenamente la LDR y el transistor no condu-
ce, aplicando un nivel alto a las entradas de las com- �
puertas Schmitt-trigger IClA e IClC. La salida de

rf, tI, rI, r1I,

esta última compuerta envía, como respuesta, un ni- +V
vel bajo a la entrada (pin 14) del contador IC2.

Cuando se interpone un objeto entre el rayo de luz

y la LDR, el transistor conduce, su salida se hace
baja y la compuerta ICl C envía un alto a la entrada
del contador. Este último interpreta la transición de
L:f] L:eJ
51 52
te] 53
L:eJ
54
GND

bajo a alto como un pulso y lo cuenta, suminis-

,
trando en sus salidas DCBA el código BCD corres-
pondiente al estado de la cuenta.
E •• ª
Para el primer pulso, DCBA=OOOl y se visualiza
en el display el número l; para el segundo pulso
DCBA=OOlO y se visualiza el número 2, etc. Cuan-
do la cuenta llega a 9 (1001), el contador la reinicia
-�=
en 0000 (O) y la salida D se hace baja. Conectando
esta última a la entrada de pulsos de una unidad ED-MODUL02 S1 $2 S3 S4
1
similar se pueden contar hasta 99 pulsos. +V

El pulso producido por el transistor como conse-

S1
S2
53
S4
[][][][]
cuencia de la interposición de un objeto opaco entre GNO ,
la lámpara y la LDR no es limpio sino que presenta
ruido y es, además, muy lento. El circuito formado CEKIT. o
por las compuertas A, B y C mejora la inmunidad al Fig. A11
ruido y la velocidad de respuesta del sistema. 1:XO:-:<:�·�:-;;,:.:••;.,:·. • ...»�;..:::::;:;:1.;.;;:.;.:..;;:::::.:,;::::�»:::�::;:,;..-:::::::.::::::::·::::.;.$:-x ••;.;;: • • .:,,·x:::::::(-::::::::::::::::::::::·::�:-·

132

1
Lección 11

Multiplexores o selectores de
datos

• Introducción
• Qué es un multiplexor Multiplexores o selectores de datos
• Multiplexores integrados de mediana escala 00
• Multiplexores de 2 canales. El CI 74LS157
01
• Experimento 14. Operación de un multiplexor
• Multiplexores de 4 canales. El CI 74LS153 Lineas 02
• Multiplexores de 8 canales. El CI 4512 de 03
• Multiplexores de 16 canales. El CI 74150 entrada Linea de
04 MUX-8
o salida
• Circuitos de aplicación. 04
• Actividad práctica N2 9. canales
(M- 8) 06
Introduccián 07

:¡
I
,.__ Código de
Los multiplexores o selectores de datos son circui- M-2NI ._,_--+---t'- selección o
tos combinatorios que seleccionan una de varias I O, dirección
líneas de entrada posibles y dirigen el dato situado Líneas de ssleccón
en esa línea ( un 1 ó un 0) a una línea única de sali- (N = 3)
da. En este sentido, un multiplexor opera en forma A. MUX de 8 entradas
análoga a un interruptor de varias posiciones.

Los multiplexores se emplean en sistemas de tras-

misión de datos, secuenciadores de eventos, gene-
radores de funciones lógicas y otras aplicaciones.
En esta lección estudiaremos sus aspectos básicos,
haciendo especial énfasis en la descripción de los
multiplexores MSI más comunes y la forma de utili-
zarlos en proyectos sencillos. ·

Qué es un multiplexor

Un multiplexor (MUX) o selector de datos (figura

215) es un circuito lógico combinatorio con un cier-
to número de lfneas de entrada (M), un cierto nú- O. MUX de 16 entradas Fig. 215
mero de líneas de selección (N) y una línea única de ........ .......... "'
salida (Y) que dirige o enruta una información des-
de una de las entradas hasta la salida de acuerdo al
La operación de un multiplexor es similar a la de
código presente en sus líneas de selección. un interruptor de varias posiciones. Este concepto
se ilustra en la figura 216 con el equivalente electro-
Por ejemplo, si se aplica el código S2S1SO=Oll a mecánico de un MUX de 4 canales. Dependiendo
las líneas de selección del MUX de la figura 215A, de la posición del eje, el terminal de salida se conec-
en la salida Y aparecerá la información presente en ta con cualquiera de los terminales de entrada y tras-
la entrada 03; si aplicarnos el código 110 se refleja- fiere la información presente en ese punto.
rá el dato de la línea 06 y así sucesivamente. La in-
formación de entrada puede ser un 1, un O, un tren Un multiplexor, como cualquier otro circuito di-
de pulsos o una señal digital cualquiera. gital, se puede implementar utilizando compuertas
de pequeña escala (SSI). En la figura 217, por ejem-
Las líneas de entrada de un multiplexor se denomi- plo, se muestra la tabla de verdad, la ecuación de
nan comúnmente canales. Existen multiplexores de diseño y el circuito lógico de un MUX SSI de 2 ca-
2, 4 , 8, 16 y más canales. En general, con N líneas nales realiz.ado con compuertas AND, OR y NOT.
de selección es posible manejar o direccionar hasta
M=2N canales. Por ejemplo, si N=4, entonces A medida que aumenta el número de entradas o se
M=24=2x2x2x2=16 canales. introducen características adicionales (líneas de ha-
CEKff- Curso práctico de electrónica digital 133
 Equivalente mecánico de un multiplexor hacia una salida seleccionada digitalmente) proveen
otras funciones auxiliares, entre ellas:
r---,
DO;---<> 1
01 ;;-to �J!Jl a) Permitir o inhibir digitalmente la selección de
-:--o
02�- ! y.02
datos. Esta característica es propia de multiplexores
03 I con línea de habilitación como el 7 4LS 157. En el es-
L---...l
O 1 O tado de inhibición, todas las salidas son altas o ba-
S2 S1 SO jas, dependiendo del diseño, y el estado de las en-
tradas es intrascendente.
b) Mantener en la salida la última entrada selec-
cionada, incluso después de cambiar el código de se-
lección original. Esta característica de memoria es
Fig. 216 propia de los multiplexores tipo laten (con alma-
cenamiento) como el 74LS298.

bilitación, por ejemplo), los multiplexores SSI se e) Producir en la línea de salida la misma infor-
tornan cada vez más complejos de diseñar. Por esta mación de entrada seleccionada o su complemento o
razón, en la mayoría de los casos, se prefiere uti- ambas al mismo tiempo. Esta última característica
lizar circuitos integrados de mediana escala (MSI) es propia de multiplexores de dos salidas como el
diseñados específicamente para esta función. 74LS151.
d) Situar las salidas en estado de alta impedancia
(Hi-Z) de acuerdo al estado de una línea de control
Diseno de un multiplexor de dos canales especial destinada para este propósito. Esta carac-
terística es propia de los multiplexores tri-state co-
mo el 4512.
Multiplexores de dos canales. El circuito integrado
74LSJ57

El 74LS157 (figura 218) es un dispositivo TIL

que incorpora, en una misma cápsula de 16 pines,
cuatro multiplexores de dos entradas controlados
por una misma línea de selección. La tensión de
alimentación (5V) se aplica entre los pines 16 (Vcc)
Circuito lógico
y 8 (GND). Opera de manera análoga a un interrup-

liffl
tor 4PDT (4 polos, 2 posiciones).

I v.S.A+S•B I Cada selector de datos consta de dos entradas (A

y B) y una salida (Y). Para el primer MUX, por
Tabla funcional Ecuación de diseño ejemplo, las entradas son Al (pin 2) y Bi (pin 3) y
Fig. 217 la salida es Yt (pin 4); para el segundo, estas líneas
,,.... . .. ,' ,'i'''•,•:+····:�· •''•'• ;, ',:,··:···:.-:.....
son, en su orden, A2 (pin 5), B2 (pin 6) y Y2 (pin
7), y así sucesivamente.
En estos últimos, como sucede también con los
demás circuitos integrados MSI, toda la labor de La entrada de selección, común a todos los cana-
diseño y de interconexión de compuertas ya ha sido les, es la línea S (pin 1). Cuando S=O, a la salida
realizada por el fabricante. Utilizando multiplexores YI se transfiere el dato presente en la entrada A 1 y
MSI usted ahorra tiempo, espacio, dinero y esfuer- cuando S=l, se trasfiere a la misma el dato de la
zo y adquiere confiabilidad, modularidad, versatili- entrada B 1. Del mismo modo operan las otras sec-
dad, ahorro de potencia y otras ventajas. ciones.
Multiplexores integrados de mediana escala (MSI) Por ejemplo, si se aplica un alto a la entrada A3
(pin 11) y un tren de pulsos a la entrada B3 (pin
En las siguientes secciones estudiaremos los prin- 10), la salida Y3 (pin 9) será un nivel alto (el
cipales multiplexores digitales disponibles como cir- mismo dato de A3) cuando S sea baja (0) y un tren
cuitos integrados de mediana escala (MSI). Como de pulsos (la misma información de 83) cuando S
veremos, varios de estos dispositivos, además de sea alta (1). Una vez seleccionada A3 ó B3; el es-
su función básica (enrutar una de varias entradas tado de la otra entrada es intrascendente.
134
 Circuito integrado 74LS157 Las versiones TfL y CMOS del 74LS157 son el
74157 y el 74C157. Otros multiplexores de dos ca-
Distribución de pines Representación lógica nales son los circuitos integrados 74158, 74LS158,
(*) 15 16 +5V 74LS257, 74LS258, 74LS298, 8234 y 8235 (fi-
G Vcc gura 219). Todos poseen 4 selectores de datos de
2
A1 Y1 4
dos entradas en una misma cápsula de 16 pines.
A1 3 1
81
81 5 A2
---
2 Y2 7 1/)
CI!
Y1 82
6 :2
jij Otros multiplexores de dos entradas
A2 11 A3 (/) �
9 x
82 10 83 3 Y3 S2 �
CL +5V +5V
Y2 �J
;:-,
12 11 16 7 16
GND
Y4 A1 OA Y1
4 3 3
15 1/)
CI!
GNO A2 2 "O
... �'
CI!
�
G: Habilitador
81 4 08 e A2 6 Y2
X
o

-=
1/)
S: Selector UJ 4
CI!
"O
co 14 V)
CI!
in V)
C1l
82 M
82 � 5
-
Equivalente mecánico � 1 :'!2
-co-N ] ·::·
Tabla funcional e -en - rn x
r---, w 9
..J
,...v oc (/)
10 v Y3
C1l
(/)

A1� ! 13 M 12 ��:
_L :o-f- Y1
1/) N
5 CI! 83 11 :::
L�J_..J
CI)
"O
01 G s y
01 QD e
� A4 Y4
15
r-.J--, 7 12 w 13 ��
:·:
A2�
! 1 X o 02 84
L!b-f-Y2 8 8 �:
L��-..J o o A ::

-- -
-
GND
r-�-,
02 GND :¡¡

o 1 8
A3� ! S1. S2: Selectores
L•b-f-Y3 CLK: Habilitador

03 L��-..J X: Puede ser O ó 1 WS: Selector de palabra

r-,-, ·,:·.·

A4 -+-<>{._
1
l . (*): Esta misma distribución
es válida para los CI
¡o-f-Y4
04 L�J_. .J 74157, 74C157y74LS257 '=: El 74158 y el 74LS158 son funcionalmente idén-
ticos al 74157 y al 74LS157 y tienen la misma dis-
1
Fig. 218 i tribución de pines. La única diferencia radica en que
••;,¡,;,;,•,•,;,:,;,•,;,•,•,•,•,;,·,,:,, • ,• ,.•,·,:,·.•.:,.,:,:-:·:·:•:-.:"X..:·:.;.;..:,::,.·.·.,:.:.,;,•,.-.;,-·,:.-;,,.;,;•,·,•,;,•,·,•,, ••
trasfieren a las salidas los complementos de las se-
ñales de entrada seleccionadas.
Además de trasmitir, datos en forma individual,
las cuatro secciones del 74LS 157 se pueden utilizar El 74LS257 y el 74LS258 son las versiones tri-
para seleccionar conjuntamente códigos o palabras state del 74LS 157 y del 74LS 158, respectivamente.
digitales. Esta es una de sus aplicaciones más im- El 74LS298 posee una entrada de reloj (CLK, pin
portantes. 11) que cuando se activa, en bajo, permite que el
dispositivo retenga en las salidas el último grupo de
Por ejemplo, si en las entradas A aplicamos el cuatro bits seleccionado.
código hexadecimal AIA2A3A4=1001 (9) y en las
entradas B el código 81828384=0010 (2), a las sa- El 8234 posee dos líneas de selección indepen-
lidas Y se trasferirá el código YtY2Y3Y4= 1001 (el dientes: la primera (S 1, pin 9) controla los canales
mismo de las entradas A) cuando S sea O y el có- superiores (3 y 4) mientras la segunda (S2, pin 7)
digo YtY2Y3Y4 = 0010 (el mismo de las entradas controla los inferiores (1 y 2). El 8235 es funcio-
B) cuando S sea l. nalmente idéntico al 8234 pero sus salidas son de
colector abierto, es decir requieren de resistencias
El 74LS 151 posee también una línea general de de pull-up para desarrollar su lógica normal.
�'lbilitación G (pin 15) activa en bajo. Cuando
G=O, el dispositivo opera tal como se ha descrito y En el siguiente experimento comprobaremos en la
enruta cada entrada seleccionada. Cuando G=l, práctica como trabaja el circuito integrado 74LS 157
todas las salidas Y se hacen bajas, sin importar el y comenzaremos a utilizar formalmente interrup-
estado de las entradas A y B y de la línea de selec- tores lógicos para suministrar niveles altos y bajos a
ción S. las entradas de un circuito digital.
CEKrf- Curso práctico de electrónica digital 135
 1 protoboard.
EXPERIMENTO U Puentes de alambre telefónico # 22 ó # 24.

Operación de un multiplexor de Descripción del circuito de prueba

dos canales En la figura E24A se muestra el circuito que va-
mos a utilizar en este experimento para comprobar
Objetivos la operación del selector de datos 74LS157. Utiliza
ocho interruptores lógicos (S1-S8) distribuidos en
• Verificar experimentalmente la operación de un dos grupos (SA y SB) para suministrar la informa-
multiplexor de dos entradas. ción de entrada y cuatro monitores lógicos (ED-1)
para visualizar los datos de salida.
• Familiarizarse con el uso de interruptores lógicos
como dispositivos de entrada de datos. Cada interruptor lógico consiste de un interruptor
y una resistencia, conectados como se indica en la
• Familiarizarse con la manipulación práctica de figura E25. El primer grupo de interruptores (S t-
códigos digitales. S4) controla el estado de las entradas Al, A2, A3 y
A4 del multiplexor ICI y el segundo (S5-S8) el de
Materiales y herramientas necesarios las entradas ni, B2, B3 y 84. El módulo ED-1
monitorea el estado de las salidas YI, Y2, Y3 y Y4.
1 circuito integrado 74157 ó 74LS 157. ICI.
2 dipswitch de 4 posiciones. (SA, SB). Un interruptor particular, por ejemplo Sr, sumi-
1 módulo ED-1. (Dl-04). nistra un nivel alto (1) a la respectiva entrada del
8 resistencias de 1 KQ, 1/4 W. (Rl-R8). multiplexor (A 1, en este caso) cuando sus contactos
1 fuente de 5V, lA (kit CEKIT Kl 1 o similar) con están abiertos (posición OFF), y un nivel bajo (0)
conectores. cuando están cerrados (posición ON).

Circuito de comprobación del multiplexor 74LS157

A. 'Jlar,rama esq,iemát,co
•OÓ�ño oÓOOO DPOOO 00000 00000
.- _ O ;){",_('O CltJOOD OODOLl 00000

$A lnterr ... otores

Ol.i•COS
--, .. �o�bb�����ooa""ooooooooooooooooo
•O DO O DO C�.O ¡;;.;:: � üüüO GC-üS G;:; co O O O O O O
•OwC:::JOG�+ü:5:::::::::: �qQO 000 DO 0000 O DO 00
-o ao o�*i���;..,-...reo o oc :::::ü.ü-a o oo o o
S1 •OCIOOOO[IOOOO llOC"",,.,,.,,-:-,- r:r: IJ aron O 00 O O
.., -r... ...._ --
81 ...,..,
··- .... ---.. p-a!... ..........
·,
A1 ,...2 A3 A4 •res •••••••• ---- �---
-o CtDDOOLIOODD 00 0..;;t;n;:a.. c.o- cO O OfJ DO OD O O
s cO��.::;:;;:;.CiOOQ!Jnn,.,nnnnnn 000 *'·
:,

C1174LS157 .o:::;;:;;:;;:;;:;Nüc:::::::::: ;::;7;::;:::::::::::::io o o nn no o l!l ooo o

15 - ooooooc;;:;;:;;:;;:;:::.:-i-i:::::::�oooan-o ---
G ,ooooooooooaoooauooefbno •

- Y1 Y2 Y3 Y4
•1��������10000 b�;.
=r:
7 ')
,000011 oooon aoooo ou

.o
ts.
#1 #2 #3 #4
Monitores lógicos
;
--, -
.:,

u�
ED·1
JTC I V
o
e o
• c:::::J•
{�,l
"

R1 8 I<-'
,C'"' .., t. OS CIC t- Fig E2JJ
,:,:·:�·:,;,:,.::.•••;.;,;••,. • '•.''',•:O.•:O'Y :,,.;,•,:,:,.;,;.•,,,:,;.;,;,:,;,;,;,:;,;,;,:,;,;-, :,. •. '.,.: •' •:, •,. ,.«.-:.•X*• "<', ,:,:,:•.· ·:···,·,Y··,·�·"····,,•'• :,.,.t.<'

136
 Paso 3. Desconecte la línea S del positivo de la fuen-
Interruptores lógicos te y conéctela a tierra. Programe en el dipswitcn SA
R1 un código cualquiera, por ejemplo, 1010 (St y S3
en OFF; S2 y S4 en ON). Observará que los LEO
DI y 03 del módulo ED-1 se prenden, mientras los
LEO 02 y 04 se apagan.
Lo anterior significa que a las salidas YtY2Y3Y4
se está transfiriendo el código 1010, es decir, el mis-
mo que está siendo aplicado a las entradas A 1, A2,
A3 y A4. Esto sucede porque S=O.
"="' + SV
R1..R8: 1 KO. 1 /4 W
-
-
Fig. E25 Programe otro código cualquiera en el dipswitcñ
SB. Observará que el multiplexor ignora este último
código y el módulo 1 sigue mostrando el código
Cada grupo de interruptores suministra un código 1010, es decir el programado con SA. Esta situa-
de 4 bits que se trasfiere a las salidas Y1-Y4 depen- ción se mantendrá mientras S sea O.
diendo del estado de la línea de selección S. La en-
trada G es la línea general de habilitación del siste- P v " Desconecte la línea S de tierra y conéctela al
ma. Observe que, inicialmente, las líneas G y S es- positivo. Programe los dipswitch SA y SB con dos
tán en bajo (0). códigos diferentes. Observará que siempre se tras-
fiere a las salidas Y el código aplicado a las entradas
Nota. Para una información más amplia sobre el B y el multiplexor ignora el código aplicado a las en-
uso de interruptores en sistemas digitales, le sugeri- tradas A. Esto sucede porque S=l.
mos remitirse a la lección 8, páginas 95 a 97.
?aso S. Para probar la función jíe la línea de habi-
Procedimiento litación, desconecte la entrada G de tierra y conéc-
tela al positivo. Observará que los LEO del módulo
Paso l. Arme el circuito de la figura E24B en su ED-1 se apagan, indicando que todas las salidas del
protoboard. Inserte con cuidado los dipswitches SA multiplexor son bajas.
y SB, el circuito integrado 74LS157, el módulo ED-
1 y las resistencias RI a R8. Utilice puentes conos Repita los pasos 2, 3 y 4 anteriores. Notará que
para realizar las distintas conexiones. la situación anterior no cambia: las salidas perma-
necen en bajo y el circuito ignora el estado de las
Si utiliza resistencias de terminales largos, cuide líneas de entrada y de selección.
que éstos no queden haciendo cono entre sí o con
componentes cercanos. Antes de encender la fuen- _Lo anterior sucede porque la línea de habilitación
te, revise bien todas las conexiones, especialmente G es de nivel alto, es decir está desactivada. Si
la polaridad de la fuente. activamos nuevamente esta línea en bajo (conectán-
dola a tierra), el circuito opera en forma normal.
Sitúe inicialmente los interruptores del dipswitch
SA en la posición OFF (abiertos) y los del dip-
switch SB en la posición ON (cerrados). Así, las
***
entradas A IA2A3A4 recibirán el código 1111 (15) y Multiplexores de cuatro canales. El circuito
las entradas B1B2B3B4 el código 0000 (0). inteerado 741-';JB

Paso >, Encienda la fuente. Observará que los cua- El 7 4LS 153 (figura 220) es un dispositivo ITL
tro LEO del módulo ED-1 se encienden, indicando que contiene dos multiplexores de cuatro entradas
que a las salidas YI Y2Y3Y 4 se está trasfiriendo el controlados por dos líneas comunes de selección.
código A=llll, programado en los interruptores La tensión de alimentación (5V) se aplica entre los
S1S2S3S4. Esto sucede porque la línea selectora S pines 16 (Vcc) y 8 (GND). La versión TIL están-
está en bajo. dar correspondiente es el circuito integrado 74153 y
la versión tri-state es el 74LS253.
Desconecte la línea S de tierra y conéctela al
positivo de la fuente. Observará que los cuatro LEO Las entradas de selección son las líneas B (pin 2)
del módulo ED-1 se apagan, indicando que a las sa- y A (pin 14). Cuando BA=OO, a cada salidas Y pa-
lidas YI Y2Y3Y4 se está trasfiriendo el código sa el dato de la respectiva entrada CO; cuando
B=OOOO, programado en los interruptores S5, S6, BA=Ol, pasa el de Cl; cuando BA=lO pasa el de
S7 y S8. Esto sucede porque la línea selectora S es- C2 y cuando BA=ll pasa el de C3. Este comporta-
tá en alto. miento se resume en la tabla de verdad del chip.
CEKII'- Curso práctico de electrónica digital 137
 Circuito Integrado 74LS153 Circuito integrado ·45128
G1 B. Simbo lo lógico
A. Distribución de pines
Vcc
1 G OE
1CO 6
B 1C1 5 Y1 DO 1 O 15
1C2
1C3
4
3
01 ºº
01
1
2
(')
02 02 3
B 2 ....
U')
03 4
A 14 ...,
(/)
04 5
� 05 6
2CO .......
14 y
2C1 06 7
Y2 07 9
2C2
2C3 A 11
8 06
B 12
A. Distribución de pines G2 GND e 13
8 16

-- Voo
B. Representación simbólica

Entradas Datos Habilitador Salida Entradas Salida

G OE
B A co C1 C2 C3 G y A B e y (3V a 15V)

o o o o o o DO
X X X X X X 1
o o 1 o o o o 01
o o o X X X o 1 o o o 02
o o 1 X X X o 1
o o o
o 1 X o X X o o 1
o o
1
o o
03 C. Tabla funcional
o 1 X 1 X X o 1 1
o o
04
1 o X X o X o o 1 o 1 05
1 o X X 1 X o 1 o 1 ·1 o o 06
1 1 X X X o o o 1 1 1 o o 07
1 1 X X X 1 o 1 X X X 1 o o
X X X X 1 Hi·Z
X: Puede ser O 6 1 c. Tabla funcional Fig. 220 , Fig. 221
. •,:,·.···'· ..... ..
";
.. ,. ·.•. •,;,;,•.•.:,,.,:.�..

Por ejemplo, si se aplica un 1 a la entrada 1C2, las de datos son las líneas DO hasta 07 (pines 1 al
un tren de pulsos a la entrada 2C2 y se utiliza el có- 9). La línea de salida es Y (pin 14). Dependiendo
digo de selección BA=lO, en la salida Yi obten- del código aplicado a las líneas CBA se trasfiere a la
dremos un 1 (el mismo dato de 1C2) y en la salida salida Y la información de una de las 8 entradas.
Y2 un tren de pulsos (el mismo dato de 2C2), sin
importar el estado de las otras entradas. Por ejemplo, si CBA=llO (6, en decimal), en la
salida Y se refleja únicamente el dato presente en la
El 7 4LS 153 posee también dos entradas de habili- línea 06, sin importar el estado de las demás en-
tación independientes, 01 y <T2�a línea G'1 (pin 1) tradas. Del mismo modo, con CBA=OOl seleccio-
controla el MUX #1 y la línea G2 (pin 15) el MUX namos la entrada Dt; con CBA=Oll seleccionamos
#2. Cuando Ci=O, el respectivo MUX se habilita y la entrada 03 y así sucesivamente.
cuando LJ=l se inhibe.
La función de habilitación la provee la línea G
-
En el primer caso, el dato seleccionado pasa a la (pin 10). Cuando <1=0, el dispositivo se habilita y
salida. En el segundo, la salida ignora las entradas opera como un !!1Ultiplexor convencional de 8 en-
y permanece siempre en O (6 en estado Hi-Z, en el tradas. Cuando G=l, la función de multiplexaje se
caso del 74LS253). inhibe, la salida Y se hace baja e ignora el estado de
las entradas de datos y de selección.
Multiplexores de 8 canales. El circuito integrado
4512 La función tri-state la provee la línea OE (pin 15).
Cuando OE--0, el dispositivo desarrolla su lógica
El 4512 (figura 221) es un dispositivo CMOS de normal. Cuando OE=l, la salida Y adopta el estado
16 pines que contiene un multiplexor de 8 canales de alta impedancia (Hi-Z), sin importar el estado de
con salida tri-state. Lo controlan tres líneas de selec- las entradas de datos, de selección y de habilitación.
ción y dos de habilitación. Trabaja con tensiones de Las características generales de los dispositivos tri-
alimentación desde 3V hasta 15V. state se analizaron en la lección 6.

Las entradas de selección o de direccionamiento Además del 4512, otros multiplexores de 8 cana-
son las líneas C (pin 13), B (pin 12) y A (pin 11) y les son los circuitos integrados 74151, 74LS151,
138
 74C1Sl, 74251 y 74LS251 (figura 222). El 74251 Circuito Integrado 74LS1SO
B. Representación lógica
y el 74LS251 son las versiones tri-state del 74151 y A. Distribución de pines
24
del 74LS151, respectivamente. Todos estos chips
son funcionalmente idénticos. E7 1 EO Vcc
7 E1
E6
6 E2
ES 5 E3
Circuito integrado 74LS151 4 E4
3 ES
7 16 2 E6
o vcc 74LS1SO 1 E7 w 10

02
4
3
2
ºº
01
02
E1
EO
23 ES
E9
1 03
y s E10
" 15 04 G E11
14 05 w 6 E12 o 11
13 06 18 E13 e 13
12 07 14
17 E14 B {

9 e 16 E15 G A 15 ·..
10

-
B
-
9 12
11 A :$
Entradas �
3 w ·�;:¡
A.Dlstrlbuclóndeplnes• S -::- o e B A :�

8.Representaclónslmbóllca X X X X 1 1
G: Habilitador o o o o o EO' :�
o o o 1 o E1' �
("): Esta misma distribución es válida para los o o 1 o o E2'
CI 74C151, 74251 y74LS251 o o 1 1 o E3'
Fig. 222 o 1 o o o E4' C. Tabla de
o 1 o 1 o ES' verdad
:<
.,,.
o 1 1 o o E6'
�
o 1 1 1 o E?'
Los multiplexores anteriores poseen dos líneas 1 o o o o ES'
de salida: Y y W. La primera (pin 5) entrega la se- 1 o o 1 o E9'
ñal de entrada seleccionada sin inversión y la segun- 1 o 1 o o E10'
1&
1 o 1 1 o E11'
da (pin 6) la suministra invertida. La entrada (j (pin 1 1 o o o Ef2'
o o
Y.

7), activa en bajo, es la línea de habilitación. En los 1 1 1 E13' �:

x

circuitos integrados 74251 y 74LS251, esta última 1 1 1 o o E14'

entrada sitúa las salidas en el estado Hi-Z. 1 1 1 1 o E15' f
EO', E1', ... , E15': Salidas negadas Fig. 223 i)
Multiplexores de 16 canales. El circuito integrado j
74150
Cuando G=l, el 74150 desarrolla su lógica como
El 7 4150 (figura 223) es un dispositivo TTL de un MUX de 16 canales. Cuando G=O, la salida per-
24 pines que contiene un multiplexor de 16 entradas manece alta e ignora el estado de las entradas de
con salida complementada. Lo controlan cuatro Ií- datos y de selección. La versión tri-state del 74150
�eas de selección y una de habilitación. Opera a par- e� el c?"Cuito integrado 8219 (figura 224). La fun-
tir de un� fuente de alimentación de 5V aplicada en-
ción tn-state la proporciona la línea OE (pin 9), acti-
tre los pines 24 (Vcc) y tierra (pin 12). va en alto.
Las entradas de selección son las líneas D, C, B
y A, las entradas de datos son las líneas Eo hasta
El5, la salida, activa en bajo, es la línea W (pin 10)
y la entrada de habilitación, activa en alto es la lí-
nea G (pin 9). '

Con un código de 4 bits (desde 0000 hasta 1111)

en las líneas DCBA seleccionamos una de las 16
líneas �e datos.Por ejemlili>, si DCBA=1010 (10,
en decimal), a la s��a y,¡
se transfiere, comple- �
mentada, la información situada en la línea ElO. Si Fig. 224 f
ElO=O, en la salida W aparece un 1 y viceversa. • " • ¡;,Ji'. • ....••••.•••••.•• :····.··:·:···:-:-:·:•,•.•:),.....•,•;,.y. ,/' : ::'

CEKIT- Curso práctico de electrónica digilal 139

Circuitos de aplicación Selector de datos de 8 bits
A7 2
Se presentan a continuación algunas aplicaciones 5
importantes de los multiplexores. Describiremos un 4 Y7
selector de datos de 8 bits obtenido con dos 7 4157 ...... 7
...... Y6
y un sistema de visualización que monitorea secuen-
- "'-'..,
9 YS
(J U)
cialmente dos códigos en un mismo display. Tam- 12 Y4
......
bién aprenderemos la forma de utilizar los multiple-
xores para la realización de operaciones lógicas. -e CD >
IIS l'CI l'CI

Selector de datos de 8 bits �

"iii
-i-¡¡¡ -Q
"iii
a. a. a. •
El circuito de la figura 225 recibe dos palabras de 6
8 bits y dirige cualquiera de ellas a las líneas de 10 Y3
81 .....
salida dependiendo del estado de la línea de selec- 13 u, Y2
80
-�.......,
N
,...
ción (S). Con S=O, se transfiere la palabra A (A7 2 (J Y1
12
A6A5A4A3A2AIAO) y con Ss=I la palabra B (B7B6 5 YO
B5B4B3B2B lBO). En terminología digital, una pala- 11 G
bra de 8 bits se denomina byte (léase báit.). 14
Fig. 225 .
Monitor multiplexado de eventos K•''"• ' •• J'
"'· "'
El circuito de la figura 226 (basado en el experi- El decodificador- 7 4LS48 convierte el código
mento 14) recibe dos códigos BCD y los visualiza BCD trasmitido a su representación de siete segmen-
alternativamente en un display de siete segmentos a tos y lo visualiza en el display. Los LED DJ y 02
la frecuencia de la señal de reloj (CLI(). Para informan la procedencia del código.
códigos BCD inválidos (1010 hasta 1111), el dis-
play presenta los caracteres especiales propios del Por ejemplo, si DICIBIAI=l001 y D2C2B2
decodificador 74LS48. A2;;;;()111, el display presentará alternativamente los
números 9 y 7. En el primer caso, se ilumina el
Cuando la señal de reloj está en bajo, el multiple- LEO DI y en el segundo el LEO D2. La frecuencia
xor 74LS157 selecciona el primer código (D1C1 o velocidad de esta presentación se controla desde
B1A1) y cuando está en alto selecciona el segundo. el generador de pulsos.

Monitor multiplexado de eventos

+SV
16 4 3 3,8
6 R1
01 2
Vcc Y1
4
o a 13 4
a -ANOOO
R2
Interruptores C1 5 Y2 7 2
e b 12 5
b
Código A3
lógicos Y3 9 e 11 7 e
#1 81 11 8
$1 • 54
74LS48 R4
A1 14
Y4 12 7
A d 10 9 d
AS 10
15 +SV e 9 e
74LS157
R6
15
02 A7
6 GND
g 14 1 g
Interruptores
Código R1-A7: 330 o
-
-
lógicos 10 8 DISP1
#2 FN0507
$5-$8
13 GND G
s +�V, .................:�

8 15 \l

-- Fig. 226

140
 Generación de funciones lógicas ACTIVIDAD PRACTICA N2 9
U na de las aplicaciones más important�s de l�s
multiplexores es como generad?res de fune:1ones lo- Construcción del módulo 4. Parte 2
gicas. En la figura 227, por ejemplo, se llu�tra la
forma de implementar directamente una fu�<:1ón de En esta actividad instalaremos el interruptor lógi-
3 variables a partir de una tabla de verdad utilizando co S 1 del módulo 2. La función de este componen-
un multiplexor de 8 entradas. te es suministrar un nivel alto o bajo de voltaje a la
entrada de un circuito digital conectado al terminal
S 1 (ver figura A 11).
�
Generación de funciones lógicas (1) + sv
Componentes y herramientas necesarios
A B e y DO ·1 •
o o o DO
9
01 1 interruptor miniatura tipo spdt. S 1.
o o 1 01 e ...
02 1 circuito impreso CEKIT EDM-2. .
o 1 o 1
o 1 1 o
02
o�
B
11)
......
03 1
04 15
1 cautín de baja potencia (15 a 35 W).
A ,-.. 05 Soldadura de estaño 60/40 (60% de estaño, 40% de
1 o o o 04 plomo).
1 o 1 1 05 06
1 o o 06 G 07
y Procedimiento
1 1 o 07
5 Fig. 227 Tome el interruptor S 1 y obsérvelo cuidadosa-
,,
mente. Notará que posee una palanca deslizante
(accionador) en la parte superior y tres contactos
Las variables de entrada A, B y C se aplican a las metálicos en la inferior (figura A12). Dependiendo
respectivas líneas de selección del multiplexor. Ca- de la posición del accionador, el terminal del centro
da entrada de este último se fija en O ó 1, dependien- (A) se conecta internamente con cualquiera de los
do de la salida requerida para cada combinación de terminales de los extremos (B o C).
entrada. Por ejemplo, si A=l, B=O y C=l, la en-
trada 05 se trasfiere a la salida Y. Puesto que 05=1, Como usted mismo puede verificarlo (con un
entonces Y=l. probador de continuidad o un óhmetro), en la posi-
ción 1, A se conecta internamente con B y en la
La función anterior se puede también realizar con posición O, A se conecta con C. Este efecto se apro-
un multiplexor de 4 entradas como el 74LS 153. Es- vecha en el módulo EDM-2 para producir un nivel
ta situación se ilustra en la figura 228. En este caso, alto en el primer caso y un nivel bajo en el segundo.
las variables de entrada se aplican a las líneas de se- Todos los interruptores operan de la misma forma.
lección A y B. A las entradas del multiplexor se
a_Qlica un O, un 1, la variable C o su complemento Instale y suelde el interruptor S 1 a la tarjeta de
(C) dependiendo de la salida deseada. circuito impreso del módulo, como se muestra en la
figura A 12. Al soldar, siga las recomendaciones de
Por ejemplo, si A=O y B=l, la en!nlda DI se las actividades anteriores. No aplique más calor del
tramere a la salida Y. Puesto que Dt=C, entonces absolutamente necesario.
Y=C. De este modo, si C=O, en Y tendremos un 1
y si C=l en Y tendremos un O.

l..
1

Generación de funciones lógicas (11) v

+5 e
A B e y
o o o 1 ] DO 6 11�"
Y·1
o o 1 5
113 1
11s./
o 1 o 1 01 os,

o 1 o ]Y-c
0 2
B ...,-.....
M
11)
e 11C"t)

02 4
o o o ] y.e 14
A
o 1 1
1 o o
o v-o l 1 -
G y
3

--
1
7
Fig. 228 Fig. A12
t-x .)".!._,):',})••••••:,,.,: ..... ,;.>; • :,,X

CEK!T- Curso práctico de electrónica digital 141

Lección 12

Demultiplexores o distribuidores
de datos

• Introducción
• Qué es un demultiplexor Demultiplexor o distribuidor de datos
• Demultiplexores de 4 vías. El C/ 74LS155
• Demultiplexores de 8 vías. El CI 74LS138 YO
• Demultiplexores de 16 vías. El CI 74154 Y1
• Experimento 15. Operación de un demultiplexor Y2
• Circuitos de aplicación Y3
Líneas
Entrada [ de
DEMUX· 8
de datos G Y4 sahda
/ ntroduccián
Y4 (M,. 8)
Los demultiplexores son circuitos lógicos combi- Y6
natorios que se utilizan en los sistemas digitales Y7
para distribuir datos. Esencialmente, un demultiple-
xor realiza la función contraria de un multiplexor.

Los multiplexores y demultiplexores tienen mu- I s2 s1 so1

chos usos, más allá de los que implican sus nom- L neas de selección
bres. Por ejemplo, un multiplexor se puede utilizar (N • 3)
en lugar de compuertas para diseñar circuitos lógi- Ftg 229
cos a partir de tablas de verdad. Del mismo modo,
un demultiplexor se puede también emplear como
un decodificador lógico. Un demultiplexor se puede también utilizar como
decodificador, enviando la línea de entrada a un ni-
En esta lección conoceremos la teoría básica de vel alto o bajo, dependiendo del diseño, y utili-
los demultiplexores o distribuidores de datos y des- zando las líneas de selección para suministrar los có-
cribiremos algunos de los circuitos integrados de digos de entrada. En la figura 230 se muestra la
mediana escala T1L y CMOS, diseñados específica- forma de utilizar el DEMUX anterior como deco-
mente para desarrollar esta función. El estudio de dificador "1 de 8" con salidas activas en alto.
los demultiplexores completa nuestro recorrido por
el mundo de los circuitos combinatorios MSI. Del mismo modo, un decodificador puede em-
plearse como demultiplexor utilizando las entradas
En electrónica digital existen también multiple- de código como líneas de selección y la línea de ha-
xores y demultiplexores de señales análogas. Estos
dispositivos, conocidos genéricamente como inte-
rruptores bilaterales, se estudian en la lección 38.
Demultiplexor como decodificador
Qué es un demultiplexor �v Salida activa
Un demultiplexor (DEMUX) o distribuidor de da-
tos (figura 229) es un circuito lógico combinatorio G YO
Y1
con una línea de entrada (G), un cierto número de ...
[f'
líneas de selección (N) y un cierto número de líneas Y2
de salida (M) o vías que, de acuerdo con un código Lineas de ( 1) Y3
Lineas
51 Decod lflcador de
aplicado a las líneas de selección, trasfiere el dato entrada 1 de 8 (O)
Y4 a da
presente en la entrada a una de las salidas. so (O)
Y4 t.A - 8)
(O)
En otras palabras, un demultiplexor realiza la Y6
Cód,g de (O)
función contraria de un multiplexor o selector de Y7
entrada
datos. Por ejemplo, si se aplica el código CBA=OJ 1
a las líneas de selección del DEMUX de la figura
229, en la salida Y3 aparecerá el dato (un O ó un l)
presente en la entrada G. . . -:-.-:-···:·:·. "·'-:·.·- .. ·.-:.--.

142
 bilitación como entrada de datos. Esta situación se gura 233, por ejemplo, se muestra el circuito ló-
ilustra en la figura 231. gico de un demultiplexor de 4 salidas realizado con
compuertas ANO y NOT. La entrada G se trasfiere
sin inversión a la salida seleccionada
Decodificadores como demultiplexores
A. Salida sin Inversión B. Salida Invertida
.M. YO YO Demultiplexor con compuertas
Y1 - .Jlll 1111' Y1 Entradas de selección
- .M.
G OEMUX-4 G DEMUX-4 $1 so
Y2 Y2

Y3 Y3 YO • Y3: Salidas
... (O) (O) (O) (1)
S1 SO S1 SO Fig. 231
YO-S1SOG

Dependiendo del nivel de actividad, alto o bajo,

las líneas de habilitación y de salida, se presentan Y1 -S1 SOG
los siguientes casos:

a) Si las líneas de habilitación y de salida son ac-

tivas en bajo o activas en alto, la información de en- Y2 = S1 SOG
trada se trasfiere a la salida seleccionada sin ex-
perimentar inversión. Si se aplica un O se trasmite
un O y si se aplica un 1 se trasmite un l. Y3 = S1 SOG
b) Si la línea de habilitación es activa en bajo y las
líneas de salida son activas en alto, o viceversa, la
G----
Entrada de datos
Fig. 233
información de entrada se transfiere complementada •• .-.;.·· ... "y"···:···::-:::::·
a la salida seleccionada. Si se aplica un O aparece un
1 y viceversa
Aunque los demultiplexores SSI son muy sen-
La operación de un demultiplexor es análoga a la cillos de diseñar, en la mayoría.de los casos se pre-
de un interruptor rotatorio de varias posiciones fiere utilizar circuitos integrados de mediana escala
(figura 232). Según la posición del eje selector, el (MSI) diseñados específicamente para esta función.
terminal común de entrada queda conectado con En las siguientes secciones se describen algunos de
cualquiera de los terminales de salida. los más representativos dentro de las familias TTL
yCMOS.
Los demultiplexores se pueden implementar utili-
zando compuertas SSI o de pequeña escala. En la fi- Demultiplexores de 4 vías. El circuito integrado
74LSISS
El demultiplexor de 4 vías básico (figura 234) po-

[
Equivalente mecánico de un demultiplexor see 4 líneas de salida, 2 de selección y una de entra-
da. Aplicando un código de dos bits a las líneas de
selección se trasmite el dato de entrada a la salida
seleccionada Por ejemplo, si BA=OO, el dato de C
--YO r----,
o-;--vo aparece en la salida YO, si BA=Ol aparece en la
I salida Yt, y así sucesivamente.
G JUl DEMUX-4 -v, Q GJUL�y1
JUl : �Y2
-Y2 1 <>--t-Y3 Un demultiplexor muy popular dentro de esta
L. ___ .J categoría es el circuito integrado 74LS 155 (figura
--y3
235). Este dispositivo contiene dos demultiplexores
1 (O) 1 (O)
de 1 a 4 líneas en una misma cápsula de 16 pines.
S1 so
La versión TTL estándar del mismo es el CI
Fig. 232 74155. Opera con una tensión de alimentación de
R·.···:-:•.:v.•" º.-'
., +5V, aplicada entre los pines 16 (Vcc) y 8 (GND).
CEKII- Curso práctico de electrónica digital 143
 Demultiplexor de 4 vías (pin 7), 1 Yl (pin 6), 1 Y2 (pin 5) y 1 Y3 (pin 4). El
dato de entrada se trasmite invertido a la salida selec-
cionada mediante las líneas A y B.
B A YO Y1 Y2 Y3
-YO o o e o o o Para el segundo DEMUX, la entrada de datos es
C- DEMUX-4 -v1
la línea C2 (pin 15), la entrada de habilitación es la
o 1 o e o o línea G'í (pin 14) y las salidas son las líneas 2YO
-Y2 (pin 9), 2Y 1 (pin 10), 2Y2 (pin 11) y 2Y3 (pin 12).
i--y3 1 o o o e o El dato de entrada se trasmite sin inversión a la
l o o o e salida seleccionada por A y B.
1 1 1
8 A
Por ejemplo, si Cl=C2=1 y se aplica el códiao de
selección BA=ll, en la salida 1Y3 tendremos°un O
Fig 234 (el dato de Cl complementado) y en la salida 2Y3
. ...... '
....... ,,:,,,,,,,:,:,,.·. ,:,;,.:,,-, · tendremos un 1 (el mismo dato de C2). Las salidas •
no seleccionadas permanecen siempre altas.
El 74LS155 puede también utilizarse como deco-
dificador de 2 a 4 líneas, como decodificador de 3 a Cuando las entradas de habilitación 61 ó G2 son
8 líneas y como demultiplexor de 1 a 8 líneas. Los activas, es decír, de nivel bajo (O),_sa9a MUX de a-
dos DEMUX comparten las mismas líneas de selec- rrolla su lógica normal. Cuando ul o G2 son de ni-
ción A y B (pines 13 y 3) pero cada uno tiene sus vel alto (1), la operación del respectivo MUX se in-
propias líneas de entrada (C), de habilitación (G) y hibe y todas sus salidas se hacen bajas (0), igno-
de salida (YO, Yl, Y2 y Y3). rando el dato aplicado a la línea C y el estado de las
líneas de selección A y B.
Para el primer DEMUX, la entrada de datos es la
línea Cl (pin 1), la entrada de habilitación es la En la figura 236 se ilustra la forma de utilizar el
línea G 1 (pin 2) y las salidas son las líneas 1 YO 74LS155 como demultiplexor de 1 a 8 líneas. La lí-
nea de selección adicional (C) se obtiene conec-
tando entre sí las entradas Ci y C2; la línea de en-
trada de datos_{.G) conectando las entradas de habi-
litación Gr y 02. La salida de más alto orden es Y7
Circuito integrado 74LS155 (pin 4) y la de más bajo orden es YO (pin 9).
6

1 Vcc •YO
C1 7
El 74LS155 como DEMUX de a salidas
2 6 1Y1
G1 .... 5\/
5 1Y2 16
lY3
4 Vcc
a 3 � G 2
G1
¿ Y7
A 3;
,.... Y6
e C1
YS
7 Y4
8
A '3
....
A. Distribución de pines

B. Representación simbólic
-- ;; 5
Y3
Y2
C2 Y1
4
G2 YO
A B ivo 1v·, 1Y2 IY3 2vo 2 1 '? 2Y3
' � GNO
o o Ci C,
, --
o
,
1 ,-.�
C1 v,r.. e 6
1 o Cl 1 �¿ l
w. ?. : ••.

?
C1 1 e:..
�::,
El dato de entrada se trasmite sin inversión a la
C. Tabla funcional salida: Para utilizar el circuito de la figura 236 como
¡.-, 235 decodificador de 3 a 8 líneas con salidas activas en
,','•'•'•'•'•'<:'.••• • .,.. ,•,• ,,,. '• ,. ,.., ,'.',. ".','•'•'•'•'•'•'•'•'•'• ,,,,,.,·,·.·.·,•.,.,,,,,,,·,·.·.·,.,.·,,,,,•,,•,•,•,,,, '•,v,•,•,•,•'•.•,•.,' . ,• .,. . .. -�1 bajo, la entrada de habilitación G debe conectarse a
144
un nivel bajo (0) permanente y el código de entrada
Circuitos Integrados 74156_y 74LS156
debe aplicarse a las líneas de selección CBA Las
salidas no decodificadas se mantienen altas. 16
Vcc ,,
ivo-
Además del 74LS155 y su versión están�ar TTI: C1 7
1 Y1 •
�
(74155), otros demultiplexores de 1 a 4 lm�as dis- G1 2 6
G1 ��
ponibles como circuitos integrados de mediana es- B 5
1v2·
cala (MSI) son los siguientes: 1v3· .:;
4
B 3 �
,•
·::
4555B 4556B, 74LS139 (ver figura 237). Cada ;
DEMUX es completamente independiente y posee
3 .....
9
zvo-
dos líneas de selección (A y B), una línea de en- 2v1·
10
trada (E) y 4 líneas de salida (YO, Yí, Y2 e Y3). El C2 2v2·
:¡¡
<
11 �
4556B y el 74LS139 trasfieren la señal �e entrada G2 2v3·
12
sin inversión y el 4555B la trasfiere invertida, GND

Circuitos Integrados 45558 y 74LS139

(•): Salidas de colector abierto
--
Fíg. 238

b 6 Va;
voo en la lección 10 (páginas 120 y 121). En la figura
A 4 YO
A1
2 sE 239 se muestra la forma de utilizar este decodifica-
B 3 5 Y1 dor como demultiplexor de 1 a 8 líneas.
1 3 4 A2.
13 81
E Y2
7 4
Y3 YO e, � 82
.,..
M
45558 -5 (/)
Y1 .....1 Demultiplexor 74LS138
:!
A
16
B 2 Vcc ��
E 5 9 Y3
(3 ,s (O fü

§1
f
Uneade
3ND GND8 6 1 .. '( �
8
entrada
-13 (2 �

--
. . ....... .............. . . ....
Unoasde
�
habilitación .;28 74LS138
2 '(3 Líneas

'4
de
,,,;.;,,:,:,· 3 salida
10 ¿5 �
�
74156, 74LS156 (ver figura 238). Los �os 3 9 6 '.

G
Uneade
DEMUX comparten las mismas líneas de selección selección 2
,�
(A y B). Las salidas de cada uno (YO, Yt, Y2, Y3) GND
son de colector abierto. En los demás aspectos, son
funcionalmente idénticos al 74155 y al 74LS 155,
respectivamente. Las entradas C y G ��túa:", en su
orden, como líneas de entrada y de habilitación.
-
.. .
y

Demultiplexores de 8 vias �, circuito integrado

•,•, ,.,,,,••.•,•,•,•,•,•,•,,•,·,••,

74LSf38 Las entradas de selección son las líneas A (pin 1 ),

B (pin 2) y C (pin 3), la entrada de datos es la línea
El demultiplexor de 8 vías básico (figura 229)
G 1 (pin 6), las entradas de habilitac� activas en
posee 8 líneas de salida, 3 líneas de selección y una
sola línea de entrada. Aplicando un código de 3 bits
bajo, son las líneas G2A (pin 4) y (pin 5) y
las salidas son las líneas Yo a Y7. La tensión de ali-
2'8
a las líneas de selección se trasmite el dato de la mentación de 5V se aplica entre los pines 16 (Vcc)
entrada a la salida seleccionada. Por ejemplo, si y 8 (GND).
S2S1SO=lll y se aplica un tren de pulsos a la
entrada, esta señal aparecerá en la línea Y7.
El dato aplicado a la entrada G 1 se trasmite
invertido a la salida seleccionada por A, B y C. En
Un demultiplexor muy popular dentro de e�ta condiciones normales, G2A y G2B deben estar am-
categoría es el circuito integrado 74LS 138, descnto bas en O. Si una de ellas, o ambas, es alta, el circuí-
CEK!T- Curso práctif:o de electrónica digital 145
to se inhibe y todas las salidas se hacen altas, in- La entrada de datos es la línea Gl (pin 18), las
dependientemente del estado de las líneas de selec- entradas de selección son las líneas D (pin 20), C
ción y de la información de entrada. (pin 21), B (pin 22) y A (pin 23), las salidas son
las líneas YO (pin 1) hasta Y 15 (pin 17) y la entrada
En realidad, cualquiera de las líneas G 1, G2A o de habilitación es la línea G2 (pin 19).
mB se puede utilizar como entrada de datos. Si,
por ejemplo, se em¿!ea
G 1 debe ser alta y
rn
para este propósito,
B baja con el fin de habilitar
Las entradggde selección dirigen el dato aplicado
a la entrada G 1, sin inversión, a una de las 16 lí-
la operación del circuito. En este caso, el dato de neas de salida mientras la línea de habilitación <TI
entrada se trasmite sin inversión. esté activa, es decir en bajo. Las salidas no selec-
cionadas permanecen en alto. Cuando 02=1, la
Demultiplexores de 16 vías El circuito integrado operación del circuito se inhibe y todas sus salidas
74154 se hacen altas, sin importar el estado de las líneas
de entrada.
Un demultiplexor de 1 a 16 líneas genérico posee •
16 líneas de salida, 4 líneas de selección y 1 línea Cualquiera de las líneas G 1 ó G2 puede utilizarse
de entrada. Aplicando un código de 4 bits a las lí- como entrada de datos, manteniendo la otra en bajo.
neas de selección se trasmite el dato de entrada a la Para utilizar el 7415�mo decodificador de 4 a 16
línea de salida seleccionada. Uno de los dispositi- líneas, las entradas G 1 y G2 deben estar ambas en
vos más representativos dentro de esta categoría es bajo y el código de entrada debe aplicarse a las lí-
el circuito integrado 74154. neas de selección DCBA. En este caso, las salidas
son activas en bajo.
El 74154 (figura 240) es un demultiplexor de 16
salidas con 4 líneas de selección, 1 de entrada de da- En el siguiente experimento comprobaremos có-
tos y 1 de habilitación que puede operar también co- mo trabaja el demultiplexor74154 y nos familiariza-
mo decodificador de 4 a 16 líneas. Opera con una remos con el uso del entrenador digital CEKIT,
tensión de alimentación de 5V, aplicada entre los pi- descrito en el proyecto central N2 3. Si usted no
nes 24 (Vcc) y 12 (GND). La versión CMOS del posee este instrumento, puede también realizar la
mismo es el circuito integrado 74Cl54. práctica con componentes comunes.

Circuito integrado 74154

(+Sv)
24
Vcc 24 vcc
2
Y1 A 23 Uneade@1 18
3 Y2 B 22
entrada
4 Y3 e 21
5 Y4 o
°2
@-'
6 19 Lineada 19
YS G2
habilitación
Y6 74154 G1 18
7
Lineas de
.....
8
Y7 Y15 17 salida
9 Y14 16
Y8
10 yg Y13 15
11 Y10 Y12 14
20
12
GNO Y11 13 o
21
Lineas de e
selección 22
B
23
A

Fig 2��
.
·�·" ,,,.. ... .. . . .. .·.·.·;·; -;>. � - . . .....
146
 ' Descripción del circuito de prueba
EXPERIMENTO IS
En la figura E26 se muestra el circuito que vamos
a utilizar en este experimento para comprobar la
Comprobación de la operación de operación del demultiplexor 74154. Todos los blo-
un demultiplexor de 16 vías ques sombreados están incluidos en el entrenador
�gi� CEKIT. Lo� números entre paréntesis (#n)
identifican los terminales de acceso de estas funcio-
Objetivos nes en la base de salida de 28 pines.
• Comprobar la operación de un demultiplexor de 1
El circuito utiliza el reloj 2 (pin #18) como fuente
a 16 líneas. de da�os de entrada, los interruptores lógicos S 1 a
S4 (p1!1es #5 a #8) como ge?eradores de códigos de
..I
• Familiarizarse con el uso del entrenador digital
CEKIT . sel�16n, el pulsador lógico �5 (pin #12) como
habilitador y los momtores lógicos D8 (pin #20) y
09 (pin # 19) como visualizadores de estado de las
• Aprender a utilizar un demultiplexor como deco-
líneas de entrada y de salida, respectivamente.
dificador.
En la figura E26 se detallan también los circuitos
Materiales y herramientas necesarios
correspondientes al ge_n�rador �� pulsos de reloj y
las otras funciones auxiliares utilizadas en el experi-
l circuito integrado 74154 ó 74Cl54 (demultiplexor, mento. �i usted no posee el entrenador digital, arme
de 16 salidas). estos c.:ircwtos en su protoboard y conéctelos al
1 entrenador digital TIL (kit CEKIT ED-1).
-demultiplexor 74154 en la forma indicada.
1 protoboard
1 fuente regulada de 5V, lA (kit CEKIT Kl 1 o si- Procedimiento
milar) con conectores
1 Condensador electrolítico de 47 µF, 16V. Paso l. Arme sobre el protoboard el circuito de la
Puentes de alambre telefónico #22 6 #24 figura E26 y conéctelo al entrenador en la forma

Circuito de prueba del 74LS154

+SV

K�
Vcc #18
8
24 1 YO JU1.
2 Y1 1 K 1 K

--���·�����-- !
3 Y2 4----' (#19)
Punta de CX3
4 Y3
prueba
5 Y4
(PP)
6 YS
D 7 Y6 Detalle del pulsador SS Detalle de un
20 Y7 +SV monitor lógico
,..... 8
+SV
1 9 va 14
e 21
�
� yg �
(/)
08
•
..J
11 Y10
.....
{#7) ·a 13 Y11 #12
22
14 Y12
15 Y13
(# 8) A
23 16 Y14
Detalle de un Interruptor lógico
12 17 Y15 3
+SV

-- ��
#20
<
i
Fig. E26 ¿
CEI([[- Curso práctico de electrónica digital 147
que se indica. Instale el condensador de 47 µF en el reconoce, mediante un bajo en una de sus salidas,
socket CX3 con la polaridad apropi�a. Inst:rte con cualquier código de en��ª· Corno vimos en la l�-
cuidado el circuito integrado 74154. Siga las ms�c- ción 10 esta es la función propia de un decodifi-
ciones de operación del entrenador CEKIT surmrus- cador. Al pulsar S5, la decodificación se inhibe.
tradas en el proyecto central N2 3.
***
Antes de conectar la fuente, revise bien todas las Circuitos de aplicación
conexiones, especialmente las de pote!}c_ia. Las en-
tradas de alimentación del entrenador digital CEKIT Se describen a continuación dos ejemplos sen-
son los pines #15 (+5V) y #14 (GND .º tierra). cillos de aplicación del demu�tiplexor d.e 16 salidas
Para comenzar, sitúe los interruptores lógicos en la 74154 estudiado en esta lección. El pnmero es un
posición ON. De este modo, las entradas de selec- juego de luces de velocidad variable y el segundo
ción recibirán el código 0000. una alarma de múltiples entradas.
Paso 2. Encienda la fuente. El monitor 08 debe par- Juego de luces de velocidad variable
padear indicando la presencia de una señal de pul-
sos en'la entrada del DEMUX (pin 18). Los otros El circuito de la figura 241 ilumina secuen-
monitores del entrenador deben permanecer ilu- cialmente los LEO Di a 016 e invierte automáti-
minados, indicando que las en�adas de los mis- camente el sentido de encendido de los mismos, cre-
mos (pines #20 al #28) están al aire. ando un efecto de luces muy interesante. La velo-
cidad de la secuencia se controla mediante un poten-
Conecte la punta de prueba (PP) a la salida YO ciómetro (R2).
(pin 1 del 74154). Observará que el monitor D9 par-
padea en fase con el monitor 08. Esto significa que El sistema puede adaptarse al manejo de cargas
el dato de entrada se está trasfiriendo, sin inver- de potencia, por ejemplo lámparas incandescentes
sión a la salida YO. Lo anterior sucede porque los de 115 V, utilizando optoacopladores o relés de es-
inte�ptores lógicos S 1 a S4 aplican el código tado sólido (ver lección 8). Lo forman un generador
0000 a las entradas de selección DCBA. de pulsos (ICl), un contador de pulsos (IC2), un
demultiplexor (IC3) y un latcb (IC4). El DEMUX
Con la punta de prueba conectada a la salida YO, opera corno decodificador de 4 a 16 líneas.
accione el pulsador lógico S5. Observará que el mo-
nitor 09 deja de parpadear, indicando la ausencia de El reloj 555 genera un tren continuo de pulsos
la señal de salida. Esto sucede porque la entrada de que se inyecta� la entra� del conta�or 74191. Este
habilitación 'en (pin 19) está recibiendo un alto. último es del tipo reversible, es decir puede contar
en sentido ascendente (desde 0000 hasta 1111) o
Toque, una por una, las demás salidas, desde Yt descendente (desde 1111 hasta 0000), dependiendo
hasta Y15. Notará que, en todos los casos, el mo- de sí la línea de control U/D (pin 5) está en bajo (0)
nitor 09 se prende pero no parpadea. En otras J?ala- o en alto (1), respectivamente.
bras, el tren de pulsos de entrada no se trasrmte a
estas líneas. El estado de la cuenta se registra en las salidas
QD, Qc, QB y QA del contador. Estas, a su vez,
Paso 3: Programe en los interruptores S 1 a S4 un controlan las entradas de selección D, C, B y A del
código de selección cualquiera, por ejemplo 1010. demultiplexor 74154. Dependiendo del código _de
Con la punta de prueba toque cada una de las líneas selección aplicado por el c<:ntador, el �4154 activa
de salida hasta que el monitor D9 parpadee. Ensaye secuencialmente todas sus hneas de sahda (YO, YI,
con otros códigos. Observará que, en cada caso,. el etc.) y los LEO se iluminan uno tras otro. ...,
tren de pulsos aplicado a la entrada, sólo se trasmite 1
a una de las 16 salidas posibles. Suponiendo que la línea U/D está inicial�ente en
bajo, las salidas YO a Yl5 se hacen secuencialmente
Paso 4. Para verificar la operación del 7 4154 como bajas e iluminan, uno por uno, los LEO, desde D 1
decodificador desconecte la salida de re.!2i del entre- hasta D 16. Cuando la cuenta llega a 1111, se activa
nador (pin #1,8) de la entrada de �a�os Gl �pin 18) la salida YI5 (pin 17) del demultiplexor, la entrada
del demultiplexor. Conecte esta ultima a tte�. El S (set) del latch recibe un nivel bajo y la entrada
monitor 08 debe apagarse. Programe en los i�te- U/D del contador recibe un nivel alto.
rruptores S 1 a S4 un código de selección cualquiera
y con la punta de prueba recorra todas las salidas. Como resultado, la secuencia de conteo se
invierte y los LEO se iluminan en sentido contrario,
Observará que sólo una de las 16 salidas (la aso- es decir, desde 016 hasta Dt. Cuando la cuenta lle-
ciada al código de selección) es de nivel bajo mien- ga a 0000, la salida YO (pin 1) del DEMUX se acti-
tras las otras permanecen altas. Es decir, el circuito va, la entrada R (reset) del latcb recibe un nivel bajo
148
 Juego de luces de velocidad variable
RELOJ CONTADOR DEMULTlPLEXOR LEO
+5V
4 8 24 Al latch (R) R4
R1
Vcc Vcc vcc: 2200
1.6 K 23
7 OA 3 A YO 01
2
02
R2 08 2 22
8
Y1
3
100 K IC1 J\11. IC2 Y2 03
6 21
2 555 3 14 14191 a e Y3 04
R3 6 20 5
16 K 5 U/D O Y4 05
+ 6 06
C1 Y5
1 µF G GND 07
Y6
IC3 8

--
Y7 08
74154
9 09
YB
10 010
Y9
11
Y10 011
13 012
Y11
14 013
Y12
18 G1 15 014
Y13
-
19 G2 Y14
16
17
015
GNO Y15 016
IC3 (YO)
--
"=" 12 Al latch (S)

Fig. 241
. '" •••• • • <"'· . ;. ·•• • • •.• ..... .··: ... � • ..:,..-. .;.-,.:,,-_..••:

y la entrada U/O del contador recibe un nivel bajo. El contador explora secuencialmente, una por
El proceso se repite indefinidamente. una, todas las entradas del MUX y visualiza su es-
tado en el respectivo monitor de salida del demulti-
Si el reloj se calibra para que emita pulsos a deter- plexor. Todo el flujo de información se realiza en-
minados intervalos de tiempo, el circuito se puede tre la salida del MUX y la entrada del DEMUX. El
utilizar como temporizador de eventos. Por ejem- inversor adapta los niveles lógicos de ambos pun-
plo, si la frecuencia de los pulsos es 1 Hz, se encen- tos. El conteo es cíclico entre 0000 y 1111.
derá un LED cada segundo.
El MUX recibe la información de entrada, pro-
cedente de los sensores, en paralelo (todos los bits
Monitor de múltiples entradas al mismo tiempo) y la envía en serie (bit por bit) al
DEMUX. Este último convierte la información serie
El circuito de la figura 242 chequea periódi- de entrada a su representación en paralelo original.
camente el estado de 16 sensores normalmente abier- La manipulación de datos en serie y en paralelo es
tos (SO a SIS) e ilumina el LED asociado a cada sen- muy común en sistemas digitales.
sor (DO a 015) cuando este último se activa. Este
proyecto también ilustra los principios básicos invo- La información suministrada por los sensores a
lucrados en un sistema de trasmisión de datos. las entradas del MUX se puede tratar como una
palabra o código de 16 bits. Cada bit ocupa la línea
El reloj 555 (ICl) aplica un tren continuo de de trasmisión de datos durante un intervalo de
pulsos a la entrada del contador 7493 (IC2). Las tiempo igual a la duración de un pulso de reloj. Pri-
salidas DCBA de este último alimentan al mismo mero se trasmite el estado de la entrada EO, luego el
tiempo las líneas de selección del multiplexor74150 de la entrada El y así sucesivamente.
(IC3) y del demultiplexor 74154 (IC4). Esto se ha-
ce con el fin de sincronizar la trasferencia de infor- Con todos los sensores abiertos, ninguno de los
mación entre los sensores y los monitores. LED se ilumina. Cuando un sensor particular, por
CEKII'- Curso práctico de electrónica digital 149
ejemplo S3, se cierra, aplica un bajo a la respectiva lo se produce en el momento en que el contador apli-
entrada del MUX (E3, en este caso). Sin embargo, ca el código de selección adecuado (0011) al mul-
la iluminación del monitor correspondiente (03) só- tiplexor.

Monitor de múltiples entradas I sistema sincrónico de trasmisión de datos

+SV
4 R3
SENSORES Vcc vcc 3300
Y1st-:1..:..���
7 • 015
E15 MUX DEMUX
S15 16
El4 Y14 014
$14--....,.,,r
15
E13 Y13 013
$13 14
E12 Y12 012
$12 13
E11 Y11 011
$11 11
E10 Y10 010
s10--....,.,,r
59..___,.,,. E9 yg 10 09
IC3 9
SS EB 74150
Ya 08
8
57..___,.,,.
$6..___,.,,.
E7
E6
--
ICS
Y7
Y6
7
07
06
7404 6
ES Y5 05
SS 5
Y4 04
$4 ..______,.,,.
4
s3.___.......,,u Y3 03
G2 3
S2 ....___,.,...- E2 Y2 02
12
$ 1 ..._______,.,,.
El GNO
GNO Yl �2=---UII+-...... 01

so ...__....,.,,r (>-"'"'""-........c.....a.....14;.,;.A.....1 "'="1 O C B AYO ��Hei.__..., DO

11 13 15 20 21 22 23 MONITORES
....................__.___�(O)---•
.---+--+---- (O)----+-_..
Lfneasdeslncronismo ._-+----(1) ------
�:::-+-L _ ..,___ (1) ----+--+----t-e
+5V
+SV 6 2 1 7
3.8
+5V 10 O C B A 13 R3 4 a
a ánodo

J
4
7
5 3 b 12 R4 5 b
IC2 6
7493
3
16 Va; c 11 AS 7 e
CONTADOR 2 74LS4 7 d 10 R6 9 d

Al
10 K

R2
8 4
14
--
.Jl.Jl.Jl_
Pulsos de GNO
e

g
......,_l/V'I__....

14
10 e

R9
2 f
1
....__
g
1
__...,
sincronismo
R3-R9: 330 n DISP1
--
100 K 8
FNOS07
IC1
555 Observaciones: DECODIFICADOR
2
En el display se visualiza el número del sensor explorado.
La situación ilustrada corresponde a la activación del sensor S3.

Los sensores pueden ser sustituidos por señales digitales con el fin de
RELOJ convertir el circuito en un sistema de trasmisión de datos de 16 bfts.
Fig. 242

150
Lección 13

Circuitos de pulsos

• Introducción Pulsos y trenes de pulsos

• Pulsos y trenes de pulsos
• Pulsos ideales y pulsos reales Un pulso (figura 244) es una señal que realiza
• Circuitos de reloj una transición de un estado al otro y regresa al es-
• Ondas cuadradas tado inicial después de un cierto tiempo: si estaba en
• Generadores y receptores de pulsos bajo pasa a alto y viceversa. En el primer caso se
• Terminología de circuitos de pulsos habla de pulsos positivos o activos en alto y en el
• Actividad práctica NJ 10 segundo de pulsos negativos o activos en bajo.
lntroduccián

Los circuitos estudiados hasta el momento (codifi- Tipos de pulsos

l D "1° e ..
cadores, decodificadores, multiplexores, etc.) han 1 1 1
V
sido configuraciones estáticas en las cuales el esta- 0 0
do de la salida depende exclusivamente de las com-
binaciones de l's y O's aplicadas en sus entradas.
Pulso positivo Pulso negativo

l
Las señales digitales estáticas son producidas por (Activo alto) (Activo bajo)
interruptores, sensores, etc. y para ¡,asar de un es-

ºººººº
V 1 1 1
tado a otro necesitan de una influencia externa.

En algunos experimentos y aplicaciones de este Tren de pulsos

curso se han mostrado circuitos que generan o uti- Fig. 244
lizan señales digitales que cambian de estado con el
tiempo. Estas señales se denominan pulsos. Una
señal de :pulsos (figura 243) es una sucesión alter- Si estos cambios se producen en forma continua
nada de ruveles bajos y altos de voltaje. se tiene un tren de pulsos. Los puntos donde la
señal cambia de estado se denominan bordes o
flancos. El paso de O a 1 es el flanco de subida de
la señal y el paso de 1 a O es su flanco de bajada.
Seliales de pulsos
Pulsos ideales y pulsos reales
Voltaje
En electrónica siempre se tienen en cuenta los ca-
r---, sos ideales y los casos reales de cada situación ana-
l o 0
1 1
L--
lizada. La electrónica digital no es la excepción. Un
ejemplo son las señales de pulsos.
Tiem'po
1: nivel alto
O: nivel bajo Los pulsos que hemos representado hasta ahora
Fig. 243 son ideales. es decir, la señal cambia de un estado
al otro en forma instantánea. En la realidad, un
circuito digital, a pesar de ser muy rápido, tarda un
Las señales de pulsos son dinámicas. es decir, determinado tiempo (muy corto, pero tiempo al fin
están cambiando constantemente de estado y son las y al cabo) para cambiar de estado.
más comunes en la mayoría de circuitos digitales.
Por su necesidad e importancia, trabajaremos cons- Este tiempo se denomina retardo de propagación
tantemente con ellas en el resto del curso. (propagation de/ay) y es el parámetro que define la
velocidad de respuesta de los circuitos digitales a
En las siguientes lecciones estudiaremos los cir- sus señales de entrada. Como vimos en la lección
cuitos de pulsos desde dos puntos de vista: los que 2, cada familia y subfamilia TIL o CMOS tiene
generan o producen pulsos y los que requieren de unas características de velocidad definidas.
señales de pulsos para operar. En esta lección des-
tacaremos los aspectos básicos de la teoría de Como consecuencia de lo anterior, la obtención
pulsos. de pulsos ideales no es posible en la práctica. En su
CEKif· Curso práctico tú electrónica digital 151
 Pulsos reales Onda asimétrica
'. + T2
. .l,. --·�·-
V valor máximo

-
T1
t s : tiempo de subida
90%
t b: tiempo de bajada
50% T2

10 %
o ____, ...____
_...¡ T1 �
o Fig. 247 '.
Fig. 245
: .....
estos tiempos son diferentes, la señal es una onda
..
gran mayoría, los pulsos reales tienen el aspecto asimétrica o pulso (figura 247).
mostrado en la figura 245 y se caracterizan por po-
seer tiempos de subida (t5) y de bajada (tb) finitos, Las on�as digitales se caracterizan por poseer una
.
por ejemplo ts=15 µs y tb=lO µs. frecuencia, un período, un ciclo útil (duty cycle) y
una amplitud. Esta última es, simplemente, su valor
Estrictamente hablando, el tiempo de subida es el máximo, es decir, el nivel de voltaje correspon-
que tarda la señal en crecer desde el 10% hasta el diente al estado alto.
90% de su valor máximo y el de bajada el que
demora en caer desde el 90% hasta el 10% del La frecuencia (f) se mide en hertz (Hz) o ciclos
mismo. En la literatura técnica, el tiempo de subida por.segundo e in�ca cuantas veces se repite la onda
se designa generalmente como tr (fall time). y el de básica en una umdad de tiempo. Por ejemplo, una
bajada como tr (time /al[). onda cuadrada que se repite de la misma forma cada
centésima de segundo, es decir 100 veces por se-
Circuitos de reloj gundo, es una onda de 100 Hz.

En electrónica digital, un reloj es un circuito que El periodo (T) se mide en segundos (s) y se
genera un tren continuo de pulsos, generalmente refiere al tiempo que dura un solo ciclo de la onda.
cuadrados. Los relojes se utilizan para sincronizar Se define como el inverso de la frecuencia y se
l� operación de sistemas digitales y realizar fun- calcula mediante la siguiente fórmula:
ciones de temporización. El concepto de onda cua-
drada se define a continuación. ·

Onda cuadrada

Una onda digital es una sucesión continua de En la práctica, este tiempo puede ser del orden de
los segundos (s), milisegundos (ms), microsegun-
pulsos cuyo nivel pasa alternativamente del estado dos (µs) o nanosegundos (ns). Por ejemplo si la
bajo al alto y viceversa. Como se observa en la
figura 246, la onda es alta durante un tiempo TI fre�uencia fes �gual a 1 MHz (106 Hz), ento�ces el
llamado ancho del pulso y baja durante un tiempo penodo T sera igual a l/f = 10-6 segundos, es decir
1 µs. Recuerde que 1 ms = lQ-3 s, 1 µs = 10-6 s y
T2 llamado intervalo del pulso. 1 ns= I0-9 s.

El du� cycle o ciclo útil (D) se expresa como un

porcentaje (%) y se define como la relación entre el
Onda cuadrada
ancho del pulso (TI) y el período (T). Se evalúa
mediante la siguiente fórmula:
T1 -T2
_ r2_
- Ciclo útil (%):; o - Ancho del pulso x 100
Período
...L-'-----· : t
Q....&..--1......._---1.....
T1
D=-.¡:-x100 (en%)
T1
········:,, .. Fig."..
,,,,,,.
246 '
�
El duty cycle de una onda cuadrada, por ejemplo,
es del 50%, porque Tl=T/2. Son comunes trenes
Cuando la señal permanece en bajo el mismo de pulsos con un duty cycle del 25%, 40%, 80 %,
tiempo que en alto, es decir cuando Tl=T2, la se- etc .. A menor ancho del pulso, menor es el ciclo útil
ñal se denomina onda simétrica o cuadrada. Cuando y viceversa.
152
 Generadores y receptores de pulsos ACTIVIDAD PRACTICA N!! 10
Los circuitos generadores de pulsos se conocen
también como multivibradores y son muy impor- Construcción del módulo 2. Parte 3
tantes en el mundo de la electrónica digital. En las
próximas lecciones de este curso estudiaremos las En esta actividad instalaremos en el circuito im-
configuraciones más importantes utilizadas en la preso del módulo 2 el interruptor lógico S2. Como
práctica. se puede observar en la figura A 11 (página 132), la
función de este componente es suministrar un nivel
Los principales tipos de circuitos generadores de alto o bajo de voltaje a la entrada de un circuito digi-
pulsos son los multivibradores semi-monoestables tal conectado al terminal de acceso marcado S2.
o detectores de flancos, los monoestables o one-
shot , los astables o relojes y los osciladores contro- Componentes y herramientas necesarios
lados por voltaje o VCO. Estos últimos son el co-
• razón de los lazos de amarre de fase o PLL tphase- 1 interruptor miniatura tipo spdt. S2.
locked loop). 1 circuito impreso CEKIT EDM-2.
1 cautín de baja potencia (15 W a 35 W).
Algunos ejemplos de circuitos que funcionan a soldadura de estaño 60/40.
base de pulsos son los flip-flop o multivibradores
biestables, los registros de almacenamiento y de des- Procedimiento
plazamiento, los contadores, las memorias, los con-
versores A/D y los microprocesadores. Tome el interruptor S2 e instálelo en la tarjeta de
circuito impreso del módulo 2, como se muestra en
Terminología de circuitos de pulsos la figura A 13. Observe que los terminales de cone-
xión no están alineados con respecto al centro. Esta
Los siguientes son algunos términos muy comu- disposición sirve como guía de instalación.
nes que se utilizan para describir el funcionamiento
de circuitos que generan y manejan pulsos. Conoce- Cerciórese de que el componente quede firme-
remos otros a medida que avancemos en el curso. mente asegurado en la tarjeta y en contacto muy pró-
ximo con el interruptor S 1 instalado en la actividad
astable: que no tiene estado estable. anterior.

biestable: que tiene dos estadosestables, Al soldar, no aplique más calor del absolutamen-
te necesario porque puede levantar los trazos de co-
contador ascendente: circuito que cuenta pulsos en bre que conectan los diferentes interruptores entre sí
orden ascendente (1, 2, 3, 4, etc.). y la tarjeta con el mundo externo.
contador descendente: circuito que cuenta pulsos en Una vez instalado y soldado el interruptor, es
orden descendente (10, 9, 8, 7, etc.). conveniente probar su apertura y cierre mediante un
ohmetro o un medidor de continuidad. En la posi-
flip-ñop: circuito capaz de almacenar un 1 ó un O. ción O el contacto del centro debe cerrarse con el
contacto inferior y en la posición 1 debe hacerlo con
glitch: pulso indeseable que provoca el funciona- el superior. No debe haber continuidad entre los
miento erróneo de un circuito. contactos de los extremos.

monoestable: que tiene un sólo estado estable.

race (carrera): condición que provoca el funciona-
miento erróneo de un circuito debido a diferencias
en los tiempos de propagación.
circuitos secuenciales: circuitos lógicos en los cua-
les el estado de la salida depende del estado previo
de la entrada.

registro de almacenamiento: grupo deflip-flops que

almacena datos de varios bits.

registro de desplazamiento: registro capaz de des- Fig. A13

plazar datos hacia la derecha o hacia la izquierda. . . . ,�
CEKlf· Curso práctico de electrónica digital 153
Lección 14
El circuito integrado 555

• Introduccián Signetics NE555

• Descripcián general Fairchild µA555
• Caracteristicas eléctricas National Semiconductor LM555
• Teoría de funcionamiento Texas Instruments SN72555
• Operacián en el modo astable Exar XR-555
• Experimento 16. Funcionamiento del 555 en el RCA CA555 ..
modo monoestable Philips/Sylvania ECG955
• Operación en el modo monoestable Hams HA1755
• Experimento 17. Funcionamiento del 555 en el Motorola MC1455
TA7555P
..
modo astable Toshiba
• El 555 como modulador de pulsos
• Experimento 18. Operacián de un generador de Una de las grandes ventajas del 555 es su com-
tono variable con 555. patibilidad con circuitos integrados digitales de la fa-
• El circuito integrado 556 milia TTL y también su aplicación directa en cir-
• Circuitos de aplicacián cuitos análogos. La versión CMOS del 555 es el cir-
cuito integrado 7555, caracterizado por su bajo con-
1 ntroduccián sumo de potencia (ver lección 1, página 19).

El circuito integrado 555 ha sido.junto con los mi- Descripción general

croprocesadores, el chip más famoso en la breve
historia de la microelectrónica. A pesar de que no se El circuito integrado 555 es un dispositivo alta-
trata· de una invención nueva, permanece tan actual mente estable que se utiliza para la generación de se-
como en sus primeros tiempos. Se utiliza tanto en ñales de pulsos. En la figura 248 se muestra su dis-
aplicaciones sencillas como en computadores y com- tribución funcional de pines y las dos formas de
plejos sistemas de control industrial. presentación más usuales: el encapsulado de doble
fila o DIP (Dual-In line Package) y el metálico.
Ha sido también objeto de una extensa literatura y
sobre él se han escrito libros completos que des- La presentación DIP de 8 pines es la más común.
criben numerosos circuitos y posibilidades de apli- El encapsulado metálico se utiliza principalmente en
cación. Fue lanzado al mercado en el año de 1972 aplicaciones militares e industriales. También está
por Signetics para satisfacer la urgencia de un disponible en encapsulado de montaje superficial,
circuito generador de pulsos universal que se adap- con la referencia LM555CM de National.
tará a las necesidades de diseño más frecuentes.
Hasta ese entonces, todos los generadores de pul-
sos se realizaban utilizando componentes discretos Circuito integrado 555
(transistores, resistencias, condensadores, etc.). La
Encapsulado
aparición del 555 simplificó el diseño y construc-
ción de estos circuitos y los hizo compactos, eco- metálico
DIP
nómicos y muy confiables.
La rápida difusión, su fácil utilización y la apa-
rición de una gran cantidad de circuitos de aplica-
ción confirmaron la excelente calidad de su diseño,
la cual, apoyada por su bajo costo, incrementaron •
su popularidad.
Vcc
Actualmente, casi todas las fábricas de circuitos in-

GN®
SCO
tegrados, incluyendo las grandes empresas japo-
nesas de semiconductores, producen el 555 bajo :
distintas denominaciones o referencias, tanto en tec- TRG 555 6 TRH
nología bipolar como CMOS. OUT 4 CNT
RST
Los siguientes son algunos ejemplos:
154
 El chip consta internamente de 23 transistores, 2 • Máxima disipación de potencia
diodos y 12 resistencias. Opera con tensiones de ali-
mentación desde 4.5 V hasta 18 V y puede manejar Cápsula DIP 7(1JmW
corrientes de salida hasta de 200 mA, una capacidad Cápsula metálica 1180mW
suficiente para impulsar directamente entradas TIL,
LEO, zumbadores, bobinas de relé, parlantes piezo- • Consumo de corriente (sin carga y con Vcc=5Y)
eléctricos y otros componentes.
LM555 de 3 mA a 5 mA
Asociado con unos pocos componentes externos LM555C de3 mA a6mA
(resistencias y condensadores, principalmente) el
555 se puede utilizar para generar trenes de pulsos, • Máximo voltaje de salida en bajo (con Ycc=SV)
temporizar eventos y otras aplicaciones, tanto aná-
logas como digitales. En esta lección estudiaremos LM555 0.25V
.. sus dos modos básicos de operación: el astable o
reloj y el monoestable o temporizador.
LM555C 0.35 V
• Mínimo voltaje de salida en alto (con Vcc=SV)
En el modo astable, el circuito entrega un tren
continuo de pulsos y en el monoestable suministra LM555 3.00V
un pulso de determinada duración. La frecuencia y LM555C 2.75 V
el ancho del pulso se programan externamente me-
diante resistencias y condensadores adecuados. • Máxima corriente de salida 200mA
Otro modo de operación importante es como mo- Teoría de funcionamiento
dulador de ancho de pulsos. En este caso, el chip
trabaja en el modo monoestable pero la duración del En la figura 249 se muestra la distribución interna
pulso se controla mediante un voltaje externo apli- de bloques del circuito integrado 555. Consta, bá-
cado al pin 5. sicamente, de dos comparadores de voltaje (Ut y
U2), un flip-flop (U3), un amplificador de corriente
Antes de proceder al estudio detallado del 555, es o buffer (U4) y un transistor de descarga (QI). Las
conveniente conocer algunas de sus características resistencias Ra, Rb y Re de 5 Kn sirven como divi-
eléctricas más importantes. Estos y otros paráme- sores de voltaje.
tros son de gran utilidad para los diseñadores decir-
cuitos. Una información más amplia se obtiene con- El comparador superior (U 1) se denomina compa-
sultando los manuales y hojas de datos (data sheets) rador de umbral o de threshold (léase tresjol) y el in-
de los fabricantes. ferior (U2) comparador de disparo o de trigger (léa-
se triguer). Como se muestra en la figura 249, cada
Características eléctricas comparador tiene dos entradas de voltaje: una inver-
sora, marcada con el signo (-) y una no inversora,
Las siguientes son algunas de las características marcada con el signo ( +).
eléctricas más notables de los circuitos integrados
LM555 y LM555C de National Semiconductor. Es- El funcionamiento de cada comparador (figura
tos dos chips son funcionalmente idénticos pero se 250) es muy sencillo: cuando en la entrada ( +) se
diferencian por su rango de temperaturas de trabajo. aplica un voltaje mayor que el de la entrada(-), la
salida del comparador es un nivel alto. Si, por el
El LM555 (versión estándar) puede trabajaren am- contrario, en la entrada (+) se aplica un voltaje
bientes con temperaturas desde -55 ºC hasta +125 menor que el de la entrada (- ), entonces la salida es
ºC y el LM555C (versión comercial) con tempera- un nivel bajo.
turas desde O ºC hasta +70 ºC.
Por ejemplo, si v+=4V y v-=2V, la salida será
Los datos de corriente están dados en miliarnpe- alta. En cambio, si v+=2Y y v-=4v, la salida será
rios (mA), los de voltaje en voltios (V), los de po- .baja. Internamente, el voltaje aplicado a la entrada
tencia en milivatios (mW) y los de temperatura en inversora (-) del comparador U 1 es igual a las dos
grados Celsius (ºC). terceras partes (2/3) del voltaje de alimentación
(V ce) y el aplicado a la entrada no inversora ( +) de
• Rango de voltajes de alimentación U2 a una tercera (1/3) parte del mismo.
LM555 4.5 V a 18 V Los voltajes anteriores se denominan voltajes de
LM555C 4.5 Va 16 V referencia. La función de Ra, Rb y Re es, preci-
samente, establecer estos voltajes de referencia El
• Máximo voltaje de alimentación 18 V voltaje externo aplicado a la entrada(+) de Ul sede-
CEKff- Curso práctico de electrónica digital 155
 Estructura interna de bloques del 555

----------------------,I
Comparador
CI 555 1

deum�� U4 1

TRH .>---t R O
1
3 OUT TRG 2 7 ose
555
CNT U3 OUT 3 6 TRH
Fllp-flop
RS
RST 4 5 CNT •
.--.... s a
GND: GROUND (Tierra)
RST TAG: TRIGGER (Disparo)
OUT: OUTPUT (Salida)
1
1 RST: RESET (Inicialización)
CNT: CONTROL (Voltaje control)
1 TRH: THRESHOLD (Umbral)
01 1
1 DSC: DISCHARGE (Descarga)
1 Vcc: Voltaje de alimentación
1 ----------------------�
Fig. 249

nomina voltaje de umbral y el aplicado a la entrada (1RESHOLD o 1RH) y la entrada inversora (-) del
(-) de U2 voltaje de disparo. comparador de disparo (U2) por el pin 2 (TRIGGER
oTRG).

El voltaje de referencia de ambos comparadores

se puede variar mediante un voltaje externo aplicado
al pin 5 (CONTROL o CNT). Este terminal se utiliza
Salid e para modular pulsos, es decir para variar sus carac-
alta terísticas de acuerdo a una señal de control. En con-
V+ Salida r, diciones normales, se recomienda conectar el pin 5
.>-- Vout a tierra a través de un condensador de 0.01 µF.
V-
Si v: < v" o Salida La salida de U 1 está conectada internamente a la
baja entrada R (reset) del flip-flop (U3) y la salida de
U2 a la entrada S (set) del mismo. La función de es-
Fig. 250 te circuito es memorizar un nivel alto o bajo de vol-
taje en su salida Q, dependiendo del estado de las
entradas R y S. La salida Q tiene siempre un estado
Utilizando un voltaje de alimentación de 9V contrario al de la salida Q.
(Vcc=9V) por ejemplo.el voltaje de referencia de
la entrada (-) de U 1 es igual a 6V y el de la entrada La operación del flip-jlop (figura 251) es muy
(+) de U2 es igual a 3V. Los voltajes de umbral y simple: cuando se aplica momentáneamente un alto
de disparo pueden adoptar cualquier valor entre O y a la entrada S y la entrada R está en bajo la salida Q
9V. se hace alta. En cambio, si se aplica un alto a R y S
está en bajo, la salida Q se hace baja.
Si, en estas condiciones, se aplica un voltaje de
umbral de 7V a la entrada ( +) de U 1 y un voltaje de En el primer caso, se dice que elflip-jlop está set,
disparo de 5V a la entrada (-) de U2, la salida de es decir con un 1 en su salida, y en el segundo que
Ul será alta, porque 7Y>6Y, y la salida de U2 será esta reset, es decir con un O.
baja, porque 3 V<5Y. Del mismo modo se procede
para analizar otras situaciones. Cuando las entradas R y S se hacen ambas bajas,
el estado de salida previamente establecido se man-
La entrada no inversora ( +) del comparador de tiene, es decir queda memorizado. Cuando R y S se
umbral (Ul) es accesible externamente por el pin 6 hacen altas, el estado de la salida Q es ambiguo.
156
 Flip-flop R - S Vcc Multivibrador astable 555
e-----,8
Del comparador r- ----------------------,
A o .--- Salida 1
U1 0) (1) (pin 3) R1
THRI
6 ,
Fllp-flop 3
,,
OUT.

-
Del comparador (O) R2
U2 - s o Al transistor
':
(O) 01 ;

Resal (pin 4)
Fig. 251 C1
.............•.•.•,•,•,•,•,,,,;,;,,,,,....,.:,,,•,.,,•,•,•,t:,...:.,;: se ·. . .. ¡.,:-,•,
'·. ,• ..., . 4
RST

Como se desprende del análisis anterior, el jlip-

jlop se comp�:>rta como una especie de interruptor o
caja de segundad con memona que atrapa o captura �
un 1 ó un O, y no cambia de estado hasta que no se
establezca la combinación apropiada de niveles en Fig. 252 ¡¡¡

las entradas R y S. Los flip-flops se estudian en

detalle en la lección 20 de este curso.
El circuito formado por las resistencias RI y R2 y
El pin 4 (RESET o RST) hace baja la salida Q cuan- el condensador CI controla el voltaje de entrada de
do recibe un nivel bajo, sin importar el estado de las los comparadores. Cuando se conecta la fuente de
entradas R y S. En condiciones normales, este pm alimentación, este voltaje es de O V porque CI está
debe mantenerse a un nivel alto para que el dis- completamente .descargado. Bajo esta condición, el
positivo opere correctamente. No se recomienda de- comparador de umbral aplica un bajo a la entrada R
jarlo al aire. deljlip-jlop y el de disparo un alto a la entrada S.
La salida Q del jlip jlop alimenta el _guffer o am- Como resultado, la salida del circuito (OUT pin
plificador de corriente U4 y la salida Q la base del 3) es de nivel alto. Al mismo tiempo, la salida Q del
transistor Ql. El propósito del buffer es aum�ntar la jlip-jlop es de nivel bajo, el transistor de descarga
capacidad de corriente del jlip-jlop. La salida del está off, es decir en estado de corte, y CI comienza
buffer es accesible externamente desde el pin 3 a cargarse libremente a través de Rt y R2. A medida
(OU1PUT o OUT). Este pin es la salida del chip. que CI se carga, el voltaje en sus terminales crece
hasta alcanzar el valor de umbral (2/3 de Vcc).
El transistor Q 1 se utiliza como un interruptor con-
trolado digitalmente. Cuando la salida Q es alta, QI Cuando esto sucede, el comparador de umbral
conduce, es decir se cierra, y cuando Q es baja deja aplica un alto a la entrada R deljlip-jlop y el de dis-
de conducir, es decir, se abre. En el primer caso, se paro un bajo a la entrada S del mismo. Como re-
dice que Ql está on o saturado y en el segundo que sultado, la salida del circuito (OUT, pin 3) se hace
está off o en corte . baja, la salida Q se hace alta, el transistor pasa al es-
tado on, es decir conduce, y el condensador Cl co-
U na vez comprendido el funcionamiento y el �ro- mienza a descargarse a través de la resistencia R2.
pósito de cada uno de los elementos que cons�tu-
yen el circuito integrado 555, resultará muy sencillo Cuando el voltaje sobre Cl se hace ligeramente in-
entender cómo trabaja el dispositivo cuando s.e ferior al voltaje de disparo (1/3 de Vcc), el com-
controla mediante componentes externos. En las si- parador de disparo aplica un alto a la entrada S del
guientes secciones analizaremos en detalle sus mo- jlip-jlop y el de umbral un bajo a la entrada R. La
dos de operación astable y monoestable. salida del circuito se hace nuevamente alta y se re-
pite el mismo ciclo anterior.
Operación en el modo astable
Como resultado de la carga y descarga de C1, la
En la figura 252 se muestra la forma de conectar salida oscila indefinidamente entre los niveles alto y
el circuito integrado 555 en el modo astable, es de- bajo, entregando de esta forma un tren continuo de
cir como generador de trenes de pulsos. Esta confi- pulsos de determinada frecuencia. En la figura 253
guración se denomina comúnmente circuito de reloj se resume gráficamente el proceso.
o, simplemente, reloj. Observe que la entrada de
umbral (TRH, pin 6) está conectada a la entrada de El tiempo que demora el condensador Cl en car-
disparo (TRG, pin 2). garse desde Vcc/3 (voltaje de disparo) hasta 2/3 de
CEK.ff- Curso práctico de electrónica digilal 157
 Proceso de carga y descarga del CI 555

¡ .. Te �
D (º') - Te x 100
/O - T
= 1
R + R
2
R1 + 2R2 x
1 oo

ov 1
Cuanto mayor sea el tiempo de carga, mayor es el
__.JI Td � duty cycle y viceversa. Para una señal con los mis-
1
t
1 mos tiempos de carga y descarga, D=50%. El si-
i
I
:
I
guiente ejemplo aclara el uso de las fórmulas an-
teriores para analizar y diseñar circuitos de pulsos
1/3Vcc _ Vc1 (p,n 2) • con el 555.

Fig. 253: Ejemplo. Determine los" tiefupos de carga y de

,-:,.•, e•,:, .•.�' •· ._. . ,•:·, :, ...
descarga del condensador C1 así como el perío-
do, la frecuencia y el duty cycle de la señal de sa-
Vcc (voltaje de umbral) se denomina tiempo de lida para el circuito de la figura 252 si Rl= lKQ,
carga (Te) y se evalúa mediante la siguiente fór- R2=120 xn y Cl=0.01 µF.
mula:
Se puede instalar �!i condensador <de''O'.ch µF
entre el pin 5 del 555 y tierra para mejorárla esta-
Tearga = Te= 0.693 (R1+R2)C1 bilidad de la frecuencia de salidá'del circuito.
Solución. Remplazando ;1, R2 y CÍpor sus va-
Durante el tiempo de carga, la salida del circuito lores correspondientesr calculamos cada uno de
(OUT, pin 3) es de nivel alto. El tiempo que demora los parámetros solicitados/
CI en descargarse desde 2(3 de Vcc hasta 1(3 de
Vcc se denomina tiempo de descarga (Td) y se cal- Para evaluar el tiemfü?.;:décarga d6 ci, utiliza-
cula mediante la siguiente fórmula: mos la fórmula de Te::::'".''}' · . ..
, te= Q,§.2Ji<ífi+R2)ci:{¡:: -.
Tdesearga = Td = 0.693R2C1 Tc(s) = 0.693:K121x103 x o.orx10-6
Te;; 838.S'x 10-6 s = 839@. '( ?

Durante el tiempo de descarga, la salida del circui-

to (OUT, pin 3) es de nivel bajo. El tiempo de des-
���";';!�!!! �ta��
�ri�:'.1;!iie
.. ·.· ..·.·.·.·.•.·.···.·. .
sa-
carga es siempre más rápido que el de carga porque Para evaluar el tiempode descarga de Cl, utili-
depende únicamente de los valores de R2 y Ci. La zamos la fórmula de Td: ·.·. ,
suma de los tiempos de carga y descarga define el
período (T) de la señal de salida. Por tanto: Td = 0.693R2C1
Td(s) = 0.693 x 120x1()3 x 0.0ÍxlO�
Td = 831.6x10-6 s = 832 µs . ...
T= Te +Td=0.693 (R1+2R2}C1
Durante estos 832 µs de descarga, la salida per-
manece en bajo. Como puede deducirse de este
El inverso del período (lff) es, por definición, la resultado, el tiempo de descarga (832 us) es me-
frecuencia, es decir el número de pulsos que se nor que el de carga (839 µs).
producen en un segundo. Por consiguiente:
Para evaluar el "período de la señal de salida,
utilizamos la fórmula de T:

f =.1_
T
= 0.693 1
T=Tc+Td
T = 832 µs + 839 us = 1671 µs = 1.67 x 10-3 s
(R1 + 2R2) C1 T = 1.67 ms
Este tiempo (l.67 ms) es el que dura un solo
ciclo de la señal de salida. Para: evaluarla.frecuen-
La relación porcentual entre el tiempo de carga y
el período (Tc/T) define el duty cycle o ciclo útil (D)
cia (número de ciclos que se producen un se- en
ndo) utilizamos la fórmula de f:
de la señal de salida. Es decir:
158
 . <\.: ·ft= ¡¡r{it . EXPERIMENTO N!! 16
f.(tJz) :d1/(l.67xl0-3..)'\ •···
;:.-· ,;.;: r,; 598:8 Hz "" 600 Hz
Es decir'. :J
cirdiito gáh�ra
gundo. Esta frecuencia es audible. Usted puede
pulsós"''por se-' 65b
Funcionamiento del 555 en el
modo astable
comprobarlo experimentalmente conectando: el
pin 3 a la entrada de un amplificador de audio. Es- Objetivos
cuchará un tono continuo de 600 Hz en el par-
lante. .;'ú!:: • Analizar la operación del 555 en el modo astable.

El oído h�mano puede captar frecuencias entre • Observar cómo varía la frecuencia de la salida en
20 Hz y 20 KHz. Otros seres vivos, por ejemplo función de los componentes externos.
las ratas y los insectos, pueden escuchar ultra-
sonidos, es decir frecuencias por encima de 20
KHz. Aprovechando este fenómeno natural, los Materiales a utilizar
generadores de ultrasonidos se pueden utilizar co-
mo repelentes de plagas en graneros, campamen- 1 circuito integrado 555 (ICI).
tos y ?.Jrps sitios donde es común .su presencia. 1 resistencia de 10 KQ (Rl).
1 potenciómetro de 1 MQ (R2).
Para evaluar el duty cycle ciclo út:il'cte la señal o 1 resistencia de 220 Q (R3).
1 condensador de 10 µF/16V (Ct).
de salida, utilizamos la fórmula de D:
1 LEO (DI).
. 0(%) i(Tcflil:loo 1 Fuente de 5V, 1 A (kit CE.KIT K 11 ó similar ) o
·n= (839/1671)x100 = so·.2% .� so%
�· . -· ....
una pila alcalina de 9V con conector (B 1).
1 Protoboard.
<Est.6. ;�alor ad duty fycle
'(5(}°<�) implica que la Puentes de alambre telefónico #22 ó # 24.
séñalde salidá=es simétrica, es decir, 'dura prác- ·
ticam:�nte el mismo tiempo en alto baj<;> -. qo.�: '.,�n. Descripción del circuito de prueba
J;;p otras palabras, se<trata de una onda.�µadrad,Qf; ·
En la figura E27 se muestra el circuito que vamos
a utilizar en este experimento para comprobar la ope-
En el siguiente experimento comprobaremos la ración del 555 en el modo astable (reloj). Las
operación del 555 en el modo astable, es decir co- resistencias R J y R2 y el condensador ci estable-
mo generador de pulsos o reloj. cen las características de la señal de salida. Para de-

.....--.......--------. Vcc
(SV 6 9V)
4 8
7
R2
1 M IC1 3
.nnn X

2 555 LED
6 D1
5 -,
-,-'--
-- 0.001 µF

Circuito de prueba con 555 en modo astable �

Fig. E27 �
.•.•.,:'•,·.···.···-:•.• ·.···,,.:.., .. !>!·�:;.;:-:-...•••• ,..... s -...... ·.-;;·:« •. •.. u." :".!,:.�·<'-:; '::"::'::• .-.�.·::.!i�:<.�:j:•tt"."··.···.;_:,:y · •:-,¡ -:·•»·:. •· :,.:, - o¿ ··:··· , }:

CEKIF- Curso práctico de electrónica digital 159

tectar la presencia de pulsos se utiliza el monitor ló- El circuito formado por la resistencias Rí y R2,
gico formado por el LEO 01 y la resistencia R3. el condensador Ct y el pulsador S 1 controla el vol-
taje de entrada aplicado a cada comparador y esta-
Cuando la salida es alta, D 1 se prende y cuando blece el momento de arranque y la duración del pul-
es baja se apaga. Como resultado el LEO parpadea so de salida
a una determinada frecuencia, ajustable mediante el
potenciómetro R2. En condiciones normales, con el pulsador S 1
abierto, la entrada de disparo (TRG, pin 2) está
Procedimiento conectada a +Vce a través de R2 y el comparador de
disparo (U2) aplica un bajo a la entrada S del flip-
Paso l. Arme sobre el protoboard el circuito de la fi- jlop.
gura E27. Conecte el potenciómetro R2 mediante
dos alambres de longitud adecuada y debidamente Al mismo tiempo, la salida del temporizador
soldados. Tenga especial precaución con la instala- (OUT, pin 3) es de nivel bajo, la salida Q del flip-
ción del CJ 555. Antes de encender la fuente verifi- jlop es alta , el transistor Ql está on, es decir
que bien todas las conexiones y sitúe R2 en una po- saturado y su colector (DSC, pin 7) descarga el
sición intermedia. condensador Cl y conecta a tierra la entrada de um-
bral (TRH, pin 6).
Paso 2. Conecte la fuente y observe lo que sucede
en el LEO 01. Notará que este último parpadea a Como resultado, el comparador de umbral aplica
una cierta velocidad o frecuencia. Gire el potenció- un bajo a la entrada R del flip-flop. Puesto que la
metro de un extremo a otro. Observará que la fre- entrada S del mismo es también de nivel bajo, el es-
cuencia cambia, siendo mínima en un extremo y tado previo de la salida (OUT, pin 3) se mantiene,
máxima en el otro. De esta forma hemos comproba- es decir sigue en bajo.
do que la frecuencia depende del valor de R2.
Cuando se pulsa momentáneamente S 1, el pin 2
Puede cambiar R2 por resistencias fijas de dife- (TRG) recibe un bajo y el comparador de disparo
rentes valores. Lo mismo, puede remplazar Cl por aplica un alto a la entrada S del flip-flop. Como re-
condensadores de otros valores. En todos los casos sultado, el pin 3 (OUT) pasa del estado bajo al es-
encontrará que la frecuencia cambia tado alto. Al liberar S 1, la entrada S retoma otra
vez al estado bajo pero la salida se mantiene alta.
*** Al mismo tiempo, la salida Q delflip-flop es baja,
Operación en el modo monoestable el transistor Q1 está off y el condensador Cl co-
mienza a cargarse a través de la resistencia R 1.
En la figura 254 se muestra la forma de conectar Cuando el voltaje sobre Ct se hace ligeramente su-
el circuito integrado 555 en el modo monoestable, perior a los 2/3 de Vce, el comparador de umbral
es decir como generador de pulsos de duración defi- aplica un alto a la entrada R del flip-flop y la salida
nida. Esta configuración se denomina comúnmente del circuito (OUT) se hace nuevamente baja.
temporizador o one-shot. Observe que la entrada de
umbral (TRH, pin 6) está conectada a la salida de Como consecuencia de este proceso, la salida ha
descarga (DSC, pin 7). permanecido en alto durante un determinado tiem-
po, contado a partir del momento en que se aplicó
la señal de disparo mediante S 1. En otras palabras,
el circuito ha emitido un pulso. La duración de este
Multlvlbrador monoestable 555
pulso se denomina periodo de temporizacián y se
+V
4 8 (3V a 15V) calcula mediante la siguiente fórmula:

1
A1
A2 RST Vcc
ose T = 1 .1 X R1 X C1
-1 T 1-
1f
Entrada 2 TRG
IC1 OUT 3 _n__
6 555 Salida
S1 � THA
El siguiente ejemplo aclara el uso de esta fórmula.
+
C1
GNO CNT
Ejemplo. Calcule la duración del pulso de sa-
lida emitido por el circuito monoestable de la fi-
gura 254 si Rl = 1 MQ.(1()6 Q) y Cl= 100 µF
Fig. 254 (1 OOx 10·6 F).
.., ,•

160
 Solución; Remplazando Rt y Ct por sus valo- EXPERIMENTO N!! 17
res correspondientes; obtenemos:
T=l.lxRlxCl Funcionamiento del CI 555 en el
T = 1.lxlü6x100x10·6=110 s
modo monoestable
Es decir, el circuito genera un pulso de 110 se-
gundos de duración (casi dos minutos) conta- Objetivos
dos a partir del momento en que se acciona el
interruptor de arranque. Este pulso puede utili- • Analizar la operación del 555 en el modo monoes-
• zarse para varios propósitos, especialmente pa- table, es decir, como temporizador.
ra temporizar eventos.
• Demostrar el efecto del pulso de disparo sobre la
señal de salida del temporizador.
En el circuito de la figura 254, el 555 se dispara
• Observar cómo la duración del pulsos depende
manualmente, presionando un botón. En la mayoría del valor de los componentes externos.
de aplicaciones prácticas, es deseable disparar el
monoestable por métodos electrónicos.
Materiales a utilizar
Si este es el caso, la señal de disparo debe conmu-
tarse desde un valor superior a 2/3 de Vcc hasta un 1 circuito integrado 555 (ICl).
valor inferior a 1/3 de Vcc. El ancho del pulso 1 resistencia de 47 KQ (RI).
requerido para disparar electrónicamente el 555 de- 1 potenciómetro de 250 KQ (R2).
be ser mayor de 100 ns (nanosegundos) pero me- 1 resistencia 220 o (R3).
nor que el ancho del pulso de salida deseado. Este 1 resistencia de 15K.Q (R4).
tema lo ampliaremos en la lección 16. 1 condensador de 33 µF/16V (Cl).
1 LED (Dl).
En el siguiente experimento comprobaremos el 1 pulsador (Sl).
funcionamiento del 555 en el modo monoestable, es 1 fuente de 5V (kit CEKIT Kl 1 o similar) o una
decir como temporizador. Verificaremos la pre- pila alcalina de 9V.
sencia del pulso de salida mediante un LED. Se pue- 1 protoboard.
de utilizar un cronómetro para medir su duración. Puentes de alambre telefónico.

Circuito de prueba con 555 en modo monoestable

5Vó9V

.-----...---4----vcc
{5Vó9V)
4 8
R4
151<.0 6
R2
2SOKO .J1..
LEO
o,

00000
00000
O
O
00000
00000
00000
00000
-
t.�
i:·
Fig. E28
:,,,,,,,,,:•.·.·.·. ·':,:,:,:,:,:,:,:,:,:,:,:,:,:,:,•,:,•,:,:,:,, ••••• � •••••-..:· .••••!-!•!•••• � •,;.:,:::.;.:.·................... • sce ••• •••• :l':

CEKff- Curso práctico de electrónica digital 161

· Descripción del circuito EXPERIMENTO N!! 18
En la figura E28 se muestra el circuito de prueba
de un monos table con 555. El LED D 1 visualiza el Generador de tono variable con
estado de la señal de salida. La resistencia R3 limita
la corriente del LED a un valor seguro. el CI 555
La resistencia R4 y el pulsador S 1 configuran el Objetivos
circuito de disparo. La resistencia Rl, el potenció-
metro R2 y el condensador Cl determinan el ancho • Analizar la operación de un circuito modulador de
del pulso de salida. pulsos de audio basado en el 555. ..
Proccdi miento • Observar el efecto de la aplicación de un voltaje
de control sobre la frecuencia de la señal de salida.
Paso J. Arme el circuito de la figura E28 en su pro-
toboard. Conecte el potenciómetro R2 y el pulsa- Materiales a utilizar
dor S 1 mediante alambres de longitud adecuada. An-
tes de encender la fuente, asegúrese de que todas 1 circuito integrado 555 (ICl).
sus conexiones estén correctas. 1 resistencia de 47 K (Rt).
n
1 resistencia de 100 (R2).
Paso 2. Conecte la fuente de alimentación y observe 1 resistencia de 10 K (R3).
lo que sucede en el LED 01. Notará que permanece 1 resistencia de 2.2 K (R4)
apagado. Sitúe R2 en su posición media. Pulse S2. n
1 resistencia de 10 (R5).
Observará que el LED se prende y permanece encen- 1 potenciómetro de 100 K (R6).
dido durante un tiempo, al cabo del cual se apaga. 1 condensador de 0.01 µF/16V (Cl).
Compare este tiempo con los obtenidos cuando el 1 condensador de 1000 µF/16V (C2).
potenciómetro se sitúa en otros puntos. 1 transistor 2N3904 ron.
1 fuente de 5V (kit CEKIT Kll o similar) o una -
*** pila alcalina de 9V con conector.
1 pulsador N.A (Sl).
El 555 como modulador de pulsos 1 parlante de 8 n.
1 protoboard.
En la figura 255 se ilustra la forma de conectar el Puentes de alambre telefónico # 22 ó # 24.
CI 555 como modulador de pulsos. En esta aplica-
ción, el chip trabaja en el modo astable y la fre- Descripción del circuito
cuencia de la señal de salida se controla mediante un
voltaje aplicado al pin 5 ( CON1ROL o CNT). Esta En la figura E29 se muestra el circuito de un gene-
señal varía el voltaje de referencia del comparador rador de tonos con 555. El sistema suministra pul-
de umbral y desplaza la posición de los pulsos. sos de frecuencia variable al amplificador de audio
constituido por R2, R5, Ql y el parlante, La fre-
En el siguiente experimento construiremos un ge- cuencia del tono reproducido se controla mediante
nerador de tonos de frecuencia variable utilizando el potenciómetro R6 y el voltaje sobre C2.
un 555 como modulador de pulsos.
Inicialmente el condensador C2 se carga a través
de R3, elevando el voltaje del pin 5 del CI 555.
Modulador de pulsos con 555
Durante el proceso de subida del voltaje de C2, la ....
frecuencia de salida del astable disminuye. Como 1
..-����-----����•+V resultado, el sonido tiende a hacerse más grave.
(3Va 15V)
4 8 Si se pulsa Sl, C2 se descargará a través de R4,
R1 vcc Señal modulada
produciéndose una caída de voltaje en el pin 5. La

R2
7

2
ose
TRG
IC1
555
OUT
!alida JlJ11lJlílJ1 frecuencia del astable aumentará y se escuchará en
el parlante un tono más agudo.

6
THR
GND
CNT 5 /\/'v
Entrada S _ d
�
<
Realice las pruebas con atención y disfrute los
efectos sonoros. Si ajusta R2 hasta un tono agrada-
C1 ena 1 e ble, puede producir sonidos semejantes a los de
modulación sirenas policiales. Para que la frecuencia varíe auto-
Fig. 255
máticamente, retire R3, R4 y C2 y conecte el pin 5
a la salida de un oscilador.
162
 Generador de tono variable con 555

Voc
(SVó 9V)
�>
::,

4 • '\\
7 80 �
¡¡
..
•,:

<

�
�
o
o
l

Fig. E29
,.,.:,,;. ,:-:r:-.:,"':.,I'''"• .y:-,,:,..... •.. :, .:. ',,:. ·,· ••V·"..,·••;·,. •

El circuito integrado 556 Equivalencia de pines 555-556

Función 555 556-A 556-B
El circuito integrado 556 (figura 256) es un chip
muy versátil que contiene dos temporizadores 555 Tierra (GND) 1 7 7
idénticos y completamente independientes en una Activación (TRIGGER) 2 6 8
misma cápsula DIP de 14 pines. La tensión de ali- Salida (OUTPUT) 3 5 9
mentación se aplica entre los pines 14 (Vcc) y 7
(GND). La tabla 14-1 compara la equivalencia de Desactivación (RESET) 4 4 10
pines entre el 556 y el 555. Control vol (CONTROL) 5 3 11
Umbral (THRESHOLD) 6 2 12

Circuito Integrado 556 Descarga (DISCHARGE 7 1 13

mwwrm
Alimentación (Vcc) 8 14 14
Tabla 14-1

��
� La utilización de un circuito integrado 556 en sus-
� titución de dos 555 simplifica los requisitos de ca-
ch
11) bleado, facilita el trazado del circuito impreso y aho-
11)
") rra tiempo, dinero y esfuerzo.

� Circuitos de aplicación
Se presentan a continuación algunas aplicaciones
ou típicas del circuito integrado 555. Describiremos,
� una luz de velocidad variable, una sirena electrónica
y un intervalómetro. A lo largo de este curso encon-
traremos frecuentemente este chip en todo tipo de
m
el, proyectos y circuitos de aplicación.
11)
11)

Luces de velocidad variable (kit CEKJT K3)

El circuito de la figura 257 ilumina alternativa-
;·, •'•,•:.,:····· .•.-,:;x.;:·:;,:-:,·::::,:·
mente los LEO Dl y 02 a una frecuencia determina-
CEKrr- Curso práctico de electrónica digital 163
 Sirena electrónica automática (lit CEKIT K16)
Luces de velocidad variable ·�
LEO El circuito de la figura 259 genera un sonido simi-
02 lar al de una ambulancia o una patrulla policial
4 8 cuando se cierra el interruptor S 1. Consiste, básica-
+
7 mente de un oscilador de baja frecuencia que con-
trola un rnultivibrador astable de alta frecuencia. El
·IC1
6
3 sistema así constituido se denomina un oscilador
555
2
controlado por voltaje (VCO).
+
LEO
C1 01
10 µF
Fig. 257
,.,,,.,,,·,•,•,•,u••,,,•,•,•.•,,,•,,.•,',',,,:-.·,, ,:,,:,:, .... ,,: '····· R1
4 10 14
•1
u. 13 1
da por la posición del potenciómetro R5. El 555 tra- ::l

baja en el modo astable. Los LED se pueden susti-

+ ü o
o 2
v.=. IC1

·I
9
tuir por optoacopladores y triacs para producir el 3 556 6
mismo efecto en lámparas de potencia.
8 5
S1 12
J
Temporizador variable ( kit CEKIT KS)
7 11 '.:,:

El circuito de la figura 258 ilumina el LED D 1 du- C3 es

0.01 µF �
rante un intervalo de tiempo determinado a partir del 470µF
momento en que se pulsa el interruptor S l. La du-
ración del evento se controla mediante el potenció- C2
1000 µF Fig. 259
metro R4. Para temporizar cargas de potencia, se ··�"<;,:.,.:,.--.; ,,;,:,,• :·.,.;.

puede conectar a la salida la interface de relé mostra-

da en la misma figura 258.
Intervalámetro de relé

El circuito de la figura 260 genera tiempos de

Temporizador variable encendido y apagado muy precisos, los cuales se re-
piten períodicamente, a intervalos regulares. La se-
··.:·
ñal generada puede utilizarse para controlar auto-
4 8 máticamente los períodos de activación o desactiva-
R1 ción de una carga, por ejemplo, un relé que maneja
6.8 K 7
R4 el motor de un parabrisas o una luz de señalización.
100
+ IC1 3 __ LEO i;
.=... 9V 6 555 01
2
lntervalómetro de relé
S1�

+Va:CW)
�rt.:�
__fl____fL_
A.-. on R... ott Salid• ""°"°"'.tlkl '
�(1C1e"°"t1 \

al+ Vcc (pin 8) t-T-i f

11
Relé
9V
01 Carga
2N3904 RJ Corwtol dt ltfflCliOd• 9ntl!f'ltld o (ON)
..__ .__..__, 111.Ccndd•l-d<•pogido(OFF)

al GND (pin 1) !il

:�
Fig. 258 ,, Fig. 260 !;
. .................. ,:.:·· : :_::: · :+: · · ···· ··• · · · · . ., •• ::. : ; : : : .·.:.: .. : :.,..,. . , . •M: .. : ... -�N .-; <''Y ,:.;.-.;�.;,;,:.;,;,5:.·,:-:·.•::;:;.,·::;.;x:;:.;::,:.:,·,;,;,;:�:

164