German-Tarea3 Aportes

ELECTRÓNICA DIGITAL
CÓDIGO: 243004A
TAREA 3
CIRCUITOS COMBINACIONALES
PRESENTADO A LA TUTORA:
SANDRA MILENA GARCIA
ENTREGADO POR:
GERMÁN TORO SÁNCHEZ
CÓDIGO: 94315491
GRUPO: 243004-41
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD

ESCUELA DE CIENCIAS BÁSICAS, INGENIERÍAS Y TECNOLOGÍAS
OCTUBRE DE 2021.
INTRODUCCIÓN
En el siguiente trabajo “tarea 3 – Circuitos combinacionales” se hará una introducción a las

diferentes topologías de bloques de circuitos combinacionales como los codificadores,
decodificadores, multiplexores, demultiplexores y finalmente se hará una práctica de bloque de
alto nivel desarrollando sus diseños mediante la descripción de hardware utilizando la sentencias
with-select y when – select usando la aplicación en línea EDA Playground.
OBJETIVOS
 Reconocer el concepto básico de un codificador, decodificador, multiplexor y

demultiplexor.
 Describir en lenguaje VHDL y utilizando las sentencias with - select, mediante el uso
de la aplicación en línea EDA Playground, las topologías de diseño de un codificador,
decodificador, multiplexor y demultiplexor.
 Describir en lenguaje VHDL y utilizando las sentencias with - select, when-select

mediante el uso de la aplicación en línea EDA Playground, la topología sumador -
restador- multiplexor.
 Describir en lenguaje VHDL mediante el uso de la aplicación en línea EDA

Playground, la topología sumador -restador- multiplexor haciendo uso de archivo de
alto nivel.
ACTIVIDADES
1. Tarea 3
1.1 Describa en VDHL un multiplexores 8 a 1 utilizando la sentencia with - select.
a. ¿Qué es un multiplexor?
Un multiplexor es un bloque combinacional conformado por varias entradas de datos y una sola
salida el cual a través de una entrada de control (selector) permite tener en la salida del
multiplexor una señal de entrada específica.
n
La señal de control se configura mediante la expresión I =2 o lo que es equivalente
log 2 I
n= ,donde I corresponde a la cantidad de entradas del multiplexor y n corresponde a la
log 2 2
cantidad de señales de control.
b. Un Impresión de Pantalla de la descripción en VHDL (Ver la advertencia al final de la

guía, con respecto a las impresiones de pantallas válidos).
Figura 1. Diseño multiplexor 8 a 1. EDA Playground

c. Una Impresión de Pantalla del resultado (diagrama) de la simulación, en el cual se
debe evidenciar el correcto funcionamiento del diseño. NO se debe incluir el código
VHDL de la simulación.
Figura 2. Simulación Multiplexor 8 a 1. EDA Playground
1.2 Describa en VDHL un decodificador 2 a 4 utilizando la sentencia with - select.
El diseño debe contener:
a. ¿Qué es un decodificador?
Es un bloque combinacional el cual está configurado con más salidas que entradas las cuales
están determinadas por la expresión n=2n donde n corresponde al número de entradas.
El codificador revisa sus entradas determinando su estado binario en esta entrada y activa la
salida que corresponde a este número binario desactivando las otras entradas.
Su uso se aplica cuando deseo activar una salida o varias para una sola condición de entrada
Este dispositivo tiene una configuración contraria al codificador; a continuación, vemos una tabla
de verdad típica para un decodificador.
I1 I0 S3 S2 S1 S0
0 0 1 1 0 0
1 1 1 0 1 0
1 0 0 1 0 0
0 1 1 0 1 0
Tabla 1. Tabla de verdad para decodificador 2 a 4.

b. Una Impresión de Pantalla de la descripción en VHDL.
Figura 3. Descripción en VHDL Decodificador 2 a 4. EDA
Playground
c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto

funcionamiento del diseño.
Figura 4. Simulación Decodificador 2 a 4. EDA Playground
1.3 Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la sentencia

with-select. El diseño debe contener:
a. ¿Qué es un codificador?
Es un dispositivo que tiene un número determinado de entradas de las cuales solo se activa una y
me determina un código a la salida de determinado número de bits.
Sus salidas están determinadas por la expresión: m=2n donde m indica el número de entradas y n
me indica el número de salidas.
I3 I2 I1 I0 S1 S0
1 1 0 0 0 0
1 0 1 0 1 1
0 1 0 0 1 0
1 1 1 0 0 1
Tabla 2. Tabla de verdad tipo para un codificador 4 a 2
b. Una Impresión de Pantalla de la descripción en VHDL.
Figura 5. Descripción Codificador 4 a 2. EDA Playground
c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto

Figura 6. Simulación Codificador 4 a 2. EDA Playground.

1.4 Describa en VDHL el circuito que se muestra en la siguiente figura:
a. Utilizando la sentencia with-select.
b. Utilizando la sentencia when - else.
a. Una Impresión de Pantalla de la descripción en VHDL.
Figura 7. Descripción Multiplexor 2 a 1. EDA Playground

b. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto
Figura 8. Simulación Multiplexor 2 a 1. EDA Playground
1.5 Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño debe
contener tres módulos diferentes (tres componentes) y un archivo de alto nivel, tal como se
muestra en la siguiente figura.
Figura 9. Circuito propuesto ejercicio 5.
a. Una Impresión de Pantalla de la descripción en VHDL.

Figura 10. a- Descripción circuito propuesto con archivo de
alto nivel. EDA Playground
Figura 11. b- Descripción circuito propuesto con archivo de

alto nivel. EDA Playground.
Figura 12. Descripción sumador circuito propuesto con archivo
de alto nivel. EDA Playground.
Figura 13. Descripción restador circuito propuesto con archivo

de alto nivel. EDA Playground.
Figura 14. Descripción multiplexor circuito propuesto con
archivo de alto nivel. EDA Playground.
b. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto

Figura 15. Simulación circuito propuesto con archivo de alto

nivel. EDA Playground
BIBLIOGRAFÍA
Campos, A. M. (2016). Guía básica del VHDL. Guía básica del VHDL. Santiago de Querétano,
México, México. Obtenido de
http://www.itq.edu.mx/carreras/IngElectronica/archivos_contenido/Apuntes%20de
%20materias/Apuntes_VHDL_2016.pdf
EDAPlayGround. (s.f.). EDAPlayGround. Obtenido de https://www.edaplayground.com/
Fajardo, C. (16 de Abril de 2019). Youtube.com. Obtenido de Circuito Combinacional en VHDL

- Edaplayground: https://www.youtube.com/watch?v=JKZxdwOjXWY
Floyd, T. L. (2006). Fundamentos de sistemas digitales. Madrid: Pearson Educación S.A.
Frías, J. D. (2012). Introdución a los sistemas digitales. Obtenido de https://openlibra.com:

https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales
Tocci, R. J. (1993). Sistemas Digitales principios y aplicaciones. Mexico: Prentice Hall

Hispanoamericana S.A.

German-Tarea3 Aportes

Cargado por

Copyright:

Formatos disponibles

German-Tarea3 Aportes

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

German-Tarea3 Aportes

Cargado por

Copyright:

Formatos disponibles

ELECTRÓNICA DIGITAL

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD

En el siguiente trabajo “tarea 3 – Circuitos combinacionales” se hará una introducción a las

 Reconocer el concepto básico de un codificador, decodificador, multiplexor y

 Describir en lenguaje VHDL y utilizando las sentencias with - select, when-select

 Describir en lenguaje VHDL mediante el uso de la aplicación en línea EDA

1.1 Describa en VDHL un multiplexores 8 a 1 utilizando la sentencia with - select.

b. Un Impresión de Pantalla de la descripción en VHDL (Ver la advertencia al final de la

Figura 1. Diseño multiplexor 8 a 1. EDA Playground

Figura 2. Simulación Multiplexor 8 a 1. EDA Playground

1.2 Describa en VDHL un decodificador 2 a 4 utilizando la sentencia with - select.

El diseño debe contener:

Tabla 1. Tabla de verdad para decodificador 2 a 4.

c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto

Figura 4. Simulación Decodificador 2 a 4. EDA Playground

1.3 Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la sentencia

b. Una Impresión de Pantalla de la descripción en VHDL.

Figura 5. Descripción Codificador 4 a 2. EDA Playground

c. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto

Figura 6. Simulación Codificador 4 a 2. EDA Playground.

a. Utilizando la sentencia with-select.

b. Utilizando la sentencia when - else.

El diseño debe contener:

a. Una Impresión de Pantalla de la descripción en VHDL.

Figura 7. Descripción Multiplexor 2 a 1. EDA Playground

Figura 8. Simulación Multiplexor 2 a 1. EDA Playground

Figura 9. Circuito propuesto ejercicio 5.

El diseño debe contener:

a. Una Impresión de Pantalla de la descripción en VHDL.

Figura 11. b- Descripción circuito propuesto con archivo de

Figura 13. Descripción restador circuito propuesto con archivo

b. Una Impresión de Pantalla de la simulación, en el cual se debe evidenciar el correcto

Figura 15. Simulación circuito propuesto con archivo de alto

EDAPlayGround. (s.f.). EDAPlayGround. Obtenido de https://www.edaplayground.com/

Fajardo, C. (16 de Abril de 2019). Youtube.com. Obtenido de Circuito Combinacional en VHDL

Floyd, T. L. (2006). Fundamentos de sistemas digitales. Madrid: Pearson Educación S.A.

Frías, J. D. (2012). Introdución a los sistemas digitales. Obtenido de https://openlibra.com:

Tocci, R. J. (1993). Sistemas Digitales principios y aplicaciones. Mexico: Prentice Hall

También podría gustarte