Modul Praktikum Elektronika Digital 1
Modul Praktikum Elektronika Digital 1
Modul Praktikum Elektronika Digital 1
2018
i
LEMBAR PENGESAHAN
MODUL PRAKTIKUM
ELEKTRONIKA DIGITAL
Di Susun Oleh :
Menyetujui ;
i
KATA PENGANTAR
Puji syukur dipanjatkan pada Tuhan Yang Maha Esa karena atas Bimbingan
dan PenyertaanNya sehingga Penulis dapat menyelesaikan Modul Praktek Elektronika
Digital. Modul ini merupakan penuntun praktek bagi mahasiswa Program Studi D-III
dan D-IV Jurusan Teknik Elektro Politeknik Negeri Manado.
Dalam modul ini mahasiswa dituntun pada suatu aplikasi baik untuk kalangan
masyarakat umum, industri maupun sektor-sektor penting lainnya yang sekarang ini
tidak terlepas dari kinerja yang menggunakan teknologi digital.
Diharapkan dengan adanya modul ini mahasiswa dapat memperoleh manfaat
dan pengetahuan agar dapat menjadi terampil dalam menangani dan mengaplikasikan
fungsi sistem berbasis digital dalam hal-hal yang realistis.
Penulis menyadari sebagai manusia biasa tidak luput dari kekurangan dan
keterbatasan, oleh karenanya dengan senang hati dan tangan terbuka penulis akan
menerima masukan dan saran yang konstruktif untuk kemajuan dan keberhasilan kita
semua dalam menguasai teknologi tepat guna.
Akhirnya penulis menyampaikan rasa terima kasih kepada semua pihak yang
telah membantu dalam penyelesaian buku ajar ini. Juga kepada semua pihak yang
tidak dapat saya sebutkan satu persatu yang telah memberikan bantuan moril dan
materil..
Penulis
ii
PETUNJUK PENGGUNAAN MODUL PRAKTIKUM
iii
Petunjuk Penggunaan Modul Praktikum.
Didalam Modul Praktikum ini akan menjumpai bahasan-bahasan yang meliputi :
1. Gerbang-gerbang Logika Dasar : AND, OR, NOT
2. Rangkaian Aplikasi menggunakan simbol-simbol gerbang logika yang berbeda
beda sesuai peralatan yang digunakan, seperti contoh di bawah ini.
Peralatan De Lorenzo
NAND
Peralatan Leobolt
Peralatan De Lorenzo
Peralatan De Lorenzo
iv
DAFTAR ISI
Hal
v
PERCOBAAN 1
RANGKAIAN DASAR GERBANG LOGIKA
Gerbang AND
Rangkaian AND dinyatakan sebagai Y = A . B, dan keluaran rangkaian Y menjadi
“1” hanya ketika kedua masukan A dan B adalah “1”, dan Y menjadi “0” pada
kedua kondisi yang lain, dan kedua masukan A dan B adalah “0”.
Gerbang OR
Rangkaian OR dinyatakan sebagai Y = A + B, dan keluaran rangkaian Y menjadi
“0” hanya ketika kedua masukan A dan B adalah “0”, dan Y menjadi “1” pada
kedua kondisi yang lain, dan kedua masukan A dan B adalah “1”.
Gerbang NOT
Rangkaian NOT juga dikenal sebagai inverter dan dinyatakan sebagai Y = A.
Harga logika masukan dan keluaran rangkaian ini selalu berlawanan.
1
Gerbang NAND
Rangkaian NAND dinyatakan dalam Y = (A . B) dan keluaran rangkaian Y
menjadi “0” hanya ketika masukan A dan B adalah “1”, dan “0” pada kondisi
yang lain.
Gerbang NOR
Rangkaian NOR dinyatakan sebagai Y = (A + B) dan keluaran Y menjadi “1”
ketika kedua masukan A dan B adalah “0”, dan “1” pada kondisi yang lain.
2
3
- Gerbang AND
- Gerbang OR
- Gerbang NOT
- Gerbang EX-OR
- Trainer Digital
- Catu Daya DC
- Kabel penghubung secukupnya.
4
a. Rangkailah rangkaian-rangkaian berikut (Sesuai rangkaian percobaan).
b. Ujilah rangkaian-rangkaian tersebut, dan buatlah tabel kebenaran dari kondisi
masukan terhadap kondisi keluarannya.
c. Tentukan persamaan-persamaan logika.
d. Gambar diagram waktu dari percobaan yang telah dilakukan.
e. Jelaskan prinsip kerja dari percobaan yang telah dilakukan.
f. Analisalah rangkaian-rangkaian tersebut.
g. Buatlah kesimpulannya.
a. AND
b. OR
5
b. NOT
c. NAND
d. NOR
6
e. EXOR
7
PERCOBAAN 2
DE MORGAN LAWS
Hukum : a.b a b
a b a.b
Kaidah ini dapat dijelaskan dengan rangkaian logika. Rangkaiannya adalah seperti
di bawah ini.
A
A.B
B
A
A.B
B
8
A
A.B
B
A
A.B
B
Tabel kebenaran
I. a . b = a + b
II. a + b = a . b
A B A B
9
A B A.B A.B A B
A B A.B
A..B A B
Suatu logika sum yang diinvers dari dua signal masukan sama dengan logika
produk yang diinvers dari dua signal masukan, sama dengan sum dari dua signal
dari operasi masing masing untuk gerbang NAND dan gerbang NOR
- Catu Daya DC
- 1 buah 4 AND
- 1 buah 4 NAND
- 1 buah 4 OR
- 1 buah 4 EXOR
- Trainer digital
- Kabel penghubung secukupnya.
10
b. Berikan kombinasi masukan yang bervariasi serta buatlah tabel kebenaran dari
masing-masing rangkaian percobaan diatas.
c. Buatlah persamaan logika dari hasil tabel kebenaran dan gambarkan diagram
waktu.
d. Bandingkan kedua rangkaian diatas dan buatlah analisa dan kesimpulannya.
11
PERCOBAAN 3
OPERASI 3 BIT DAN 4 BIT VARIABEL MASUKAN
Masukan Keluaran
A B C Y
A
Y 0 0 0 0
B
C 0 0 1 0
0 1 0 0
0 1 1 0
A.B.C = Y 1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
12
Rangkaian AND 3 Masukan
A A
B Y = B
C Y
C
Suatu gerbang AND 2 masukan dapat juga dirancang menjadi gerbang AND 4
masukan. Disini akan dijelaskan juga gerbang OR empat masukan seperti gambar
berikut. Ekspresi Boolean untuk gerbang OR 4 masukan adalah
A+B+C+D=Y
Tabel kebenaran untuk gerbang OR 4 masukan diperlihatkan pada gambar di
bawah. Perhatikanlah bahwa gerbang OR masukan terdapat 16 kombinasi yang
mungkin dari A, B, C dan D. Gerbang OR 4 masukan dapat dirancang dari
gerbang OR 2 masukan seperti gambar di bawah.
Masukan Keluaran
D C B A Y
A
B 0 0 0 0 0
Y
C 0 0 0 1 1
D
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
A+B+C+D = Y 0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
13
Rangkaian OR 4 Masukan
A
A
B
B
C Y = Y
D
C
14
AND 3 masukan
15
OR dan NOR 4 Masukan
16
PERCOBAAN 4
PENYEDERHANAAN FUNGSI LOGIKA
- Cayu Daya DC
- Digital Trainer
- Kabel penghubung secukupnya.
17
a. Rangkailah rangkaian percobaan seperti gambar berikut
b. Buatlah Tabel Kebenaran dari beberapa kemungkinan masukan.
c. Ceklah Tabel Kebenaran.
d. Tentukan persamaan logika dari rangkaian yang telah dipraktekkan.
e. Ulangi langkah a hingga d untuk gambar rangkaian 2.
f. Analisalah dan buat kesimpulan dari percobaan yang telah dilakukan.
A &
B
1
A &
C &
B
C
A & 1
B H
C
A &
Gambar 1
18
X
Y &
Y
X
1 &
X &
Y 1
Y & 1
H
X &
Z 1
X
&
Z
Y
Z
Gambar 2
A &
B
C
&
A &
B
1
C
B & 1 &
A H
A 1
A &
B 1
C Gambar 3
19
1. Buatlah rangkaian digital yang sederhana dari fungsi minterm berikut ini :
a. AA + BB + AB + BB
b. (X + Y) . Z + X Y
A AB A A
A A
BC C CD 0 0 1 0 D
0 0
B 0 1 B 0 1 1 0
C D
1 1 1 1 1 1
0 1 C C 0 1 1 1 D
C
A A A
3. Sederhanakan rangkaian berikut dengan aljabar Boole dan buatlah tabel
kebenaran serta rangkaian penggantinya.
a.
A
B Y
b.
A
B
C
Y
20
PERCOBAAN 5
HALF ADDER & FULL ADDER
- HALF ADDER
Rangkaian half adder merupakan suatu penjumlah. Untuk menjumlahkan 2 buah
bilangan biner, dimulai dengan bit satuannya.
Hasil penjumlahan ini kemungkinan mempunyai bilangan yang harus dibawa
kedepan (carry).
Rangkaian untuk menjumlahkan 2 buah bit dinamakan half adder.
A
Carry = AB
B
SUM = AB + AB
21
- FULL ADDER
Untuk menjumlahkan bilangan / bit-bit selanjutnya, maka digambarkan rangkaian
Full Adder. FA dapat dijumlahkan 3 bit sekaligus.
Bit ke 3 merupakan bit bawaan (carry) dari hasil penjumlahan sebelumnya. Oleh
karena itu rangkaian full adder mempunyai 3 buah masukan dan 2 buah keluaran.
A Carry
B F. A
C SUM
a. Catu Daya DC
b. Digital Trainer
c. 1 buah 4 bit EXOR
e. Kabel penghubung secukupnya.
b. Berikan kombinasi masukan yang bervariasi dan buatlah Tabel Kebenaran dari
hasil percobaan tersebut
c. Ulangi langkah a dan b di atas untuk rangkaian Full Adder dan rangkaian
kombinasi Half dan Full Adder serta Paralel Adder.
d. Buatlah Analisa dan kesimpulan dari masing-masing rangkaian percobaan
tersebut.
22
- HALF ADDER
- FULL ADDER
23
- HALF & FULL ADDER
24
PERCOBAAN 6
SUBSTRACTER
a. Operasi Pengurangan
Contoh :
35 - 17 = 18
Bilangan
yg dikurangi kurang Pengurang = selisih
M - S = D
Di dalam sebuah sistem bilangan desimal, bila bilangan yang dikurangi lebih
kecil dari pada pengurang, digitnya harus dipinjam dari digit tertinggi berikut.
25
Proses dari pengurangan angka desimal :
Tempat pertama : 5 dikurangi dengan 7 5 < 7 tidak bisa
Pinjam 1
15 dikurangi dengan 7 = 8
Tempat kedua : 1 (dari hasil pinjam) ditambah dengan 1 = 2
3 dikurangi 2 =1
Dalam sebuah sistem bilngan biner, bila bilangan yang dikurangi lebih kecil
dari pada pengurang, digit 1 harus dipinjam dari digit berikut yang
tempatnya lebih signifikan.
Proses pengurangan bilangan biner :
Tempat pertama : 1 dikurangi 1 = 0
Tempat kedua : 1 dikurangi 0 = 1 1 > 0 - lanjut
Tempat ketiga : 0 dikurangi 0 = 0
Tempat keempat : 0 dikurangi 0 = 0
Tempat kelima : 0 dikurangi 1 = 0 < 1 – tidak bisa
Pinjam 1
10 dikurangi 1 = 1
Tempat keenam : 1 (dari hasil pinjam) ditambah 0 = 1
1 dikurangi 1 = 0
M - S = D Pinjam
0 - 0 = 0 tidak ada
1 - 1 = 0 tidak ada
1 - 0 = 1 tidak ada
0 - 1 = 1 1 sedangkan 0 < 1
26
(pengurangan) dilengkapi, karena itu yang dipinjam juga ditunjukkan
sebagai bagian dari digit biner signifikan berikutnya.
Masukan Keluaran
M S B01 D B02
0 0 0 0 0 Seandainya B01 = 0, sebuah half
1 1 0 0 0 substractor cukup
1 0 0 1 0
0 1 0 1 1
0 0 1 1 1 Seandainya B01 = 1, diperlukan
1 1 1 1 1 sebuah full substractor
1 0 1 0 0
0 1 1 0 1
Persamaan Boolean dapat diambil dari tabel kebenaran untuk sebuah half
substractor :
D =(MS) V (M S)
Bo = M S
Bo = M S
D =(MS) V B0
e. Persamaan substractor
D M ^ S ^ B0 1v M ^ S ^ B0 1v M ^ S ^ B0 1vM ^ S ^ B0 1
27
B0 2 M ^ S ^ B0 1v M ^ S ^ B0 1vM ^ S ^ B0 1v M ^ S ^ B0 1
Dari persamaan untuk B02, hal itu dapat dilihat bahwa bagian II, III, dan IV dari
persamaan untuk D, adalah biasa.
Rangkaian sederhana ini seperti ditunjukkan dalam diagram dimana 3 gerbang
AND di simpan.
M S D BO2
0 0
0 1
1 0
1 1
28
Tabel Kebenaran Full Subtracter
M S B01 D B0 2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 kurang 0 = …..
1 kurang 1 = …..
1 kurang 0 = …...
0 kurang 1 = …..
M M
S S
& &
1
D B02
29
M M
M
S S
S
B01 E1
E1
1 1
D B02
30
PERCOBAAN 7
ENCODER DAN DECODER
- ENCODER
31
- DECODER
“0“ = A.B.C.D
“1“ = A.B.C.D
“2“ = A.B.C.D
“3“ = A.B.C.D
“4“ = A.B.C.D
“5“ = A.B.C.D
“6“ = A.B.C.D
“7“ = A.B.C.D
“8“ = A.B.C.D
“9“ = A.B.C.D
32
ENCODER
33
DECODER
34
PERCOBAAN 8
CODE CONVERTER
A = A‟
B = A‟ B‟
C = B‟ C‟
D = C‟ D‟
35
Tabel Kode Gray & Kode Biner
0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0 2
0 0 1 0 0 0 1 1 3
0 1 1 0 0 1 0 0 4
0 1 1 1 0 1 0 1 5
0 1 0 1 0 1 1 0 6
0 1 0 0 0 1 1 1 7
1 1 0 0 1 0 0 0 8
1 1 0 1 1 0 0 1 9
1 1 1 1 1 0 1 0 10
1 1 1 0 1 0 1 1 11
1 0 1 0 1 1 0 0 12
1 0 1 1 1 1 0 1 13
1 0 0 1 1 1 1 0 14
1 0 0 0 1 1 1 1 15
a. Catu Daya DC
b. 4 bit input
c. 4 bit EXOR
d. 4 bit output
e. Digital Trainer.
f. Kabel penghubung secukupnya.
36
a. Buatlah rangkaian seperti gambar percobaan.
37
PERCOBAAN 9
MULTIPLEXER & DEMULTIPLEXER
MULTIPLEXER
DEMULTIPLEXER
40
5.1 Rangkaian Multiplexer
41
5.2 Rangkaian Demultiplexer
42
1. Buatlah data selektor untuk dua buah masukan saja (Mux 2 x 1).
2. Buatlah rangkaian demultiplexer untuk tiga keluaran (Demux 1 x 3).
43
PERCOBAAN 10
FLIP – FLOP SR DAN
CLOCK CONTROLLED RS FLIP - FLOP
S – R Flip-Flop
SR-Flip-flop dapat dibentuk dengan dua cara; yaitu dari gerbang NAND atau
dari gerbang NOR.
Pada percobaan ini kita akan mengamati dua jenis SR-FF, yang tanpa
menggunakan Clock dan dengan menggunakan Clock. Perbedaan dasar dari kedua
jenis SR tersebut adalah perubahan output berikutnya akan terjadi dengan atau tanpa
adanya clock / trigger. Gambar berikut ini merupakan simbol Logika SR-FF tanpa
clok
Rn Sn Qn + 1
S Q
0 0 Qn
F-F
0 1 1
R Q 1 0 0
1 1 x
44
Pada jenis SR-FF yang disimbolkan pada gambar diatas setiap perubahan yang
diberikan pada input S dan R akan menyebabkan terjadinya perubahan output menuju
keadaan berikutnya.
SR-FF dengan simbol seperti pada gambar dibawah, outputnya baru akan
memberikan respons menuju output berikutnya jika input Clk diberi trigger.
S Q
Clk F-F
R Q
Tabel State SR-FF dengan Clock. menunjukkan perubahan kondisi output dari SR-FF
dengan Clock. Jika clock bernilai “1”, maka kondisi output akan berubah sesuai
dengan perubahan input SR-nya, jika clock bernilai “0”, kondisi output tetap pada
kondisi sebelumnya, meskipun nilai input S dan R-nya diubah-ubah.
45
Rangkaian S-R Flip – Flop seperti pada gambar berikut ini :
S
Q
R Q
46
5.1 Rangkaian S – R Flip-Flop
47
5.2 Rangkaian Clock Controlled RS Flip-flop
48
PERCOBAAN 11
FLIP - FLOP JK, TYPE “T” DAN TYPE “D”
J-K FLIP-FLOP
J Q
K Q
49
Tabel kebenaran J-K Flip-Flop
Sebuah Master-Slave JK-FF dibentuk dari dua buah SR-FF, dimana operasi
dari kedua SR-FF tersebut dilakukan secara bergantian, dengan memberikan input
Clock yang berlawanan pada kedua SR-FF tersebut. Master-Slave JK-FF ditunjukkan
pada gambar berikut ini
50
Prinsip dasar dari Master-Slave JK-FF adalah sebagai berikut : jika Clock
diberi input “1”, gerbang AND 1 dan 2 akan aktif, SR-FF ke-1 (Master) akan
menerima data yang dimasukkan melalui input J dan K, sementara gerbang AND 3
dan 4 tidak aktif (menghasilkan output = “0”), sehingga SR-FF ke-2 (Slave) tidak ada
respons (kondisinya sama dengan kondisi sebelumnya). Sebaliknya jika Clock diberi
input “0”, gerbang 3 dan 4 aktif, Slave akan mengeluarkan output di Q dan Q‟,
sementara Master tidak me-respons input, karena gerbang AND 1 dan 2 tidak aktif.
Selain mempunyai input Clock, sebuah JK-FF juga dilengkapi dengan input-input
Asinkron. Kedua input Asinkron ini dikenal sebagai Preset (PS) dan Preclear (PC).
IC JK-FF yang mempunyai input Asinkron adalah 74LS76. Kedua input Asinkron ini
digunakan untuk mengoperasikan JK-FF dimana kondisi perubahan outputnya tidak
hanya bergantung kepada nilai input J dan K-nya, melainkan juga pada nilai input
Asinkron tersebut. Contoh pemakaian input Asinkron ini adalah untuk me-reset JK-FF
ke kondisi “0” maupun men-set JK-FF ke kondisi “1”, tanpa harus menunggu J dan K
bernilai “0” dan “1” atau sebaliknya. Input-input Asinkron akan diaplikasikan dalam
pembuatan Counter dan Shift Register.
51
Rangkaian T-FF dibentuk dari SR-FF dengan memanfaatkan hubungan Set dan
Reset serta output Q dan Q‟ yang diumpan balik ke input S dan R. Sedangkan
rangkaian T-FF yang dibentuk dari JK-FF hanya perlu menambahkan nilai “1” pada
input-input J dan K (ingat sifat Toggle dari JK-FF).
52
D-Flip Flop (Delay/Data Flip-Flop)
Sebuah D-FF terdiri dari sebuah input D dan dua buah output Q dan Q‟.
-FF digunakan sebagai Flip-flop pengunci data. Prinsip kerja dari D-FF adalah sebagai
berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai
yang sama pada output Q. D-FF diaplikasikan pada rangkaian-rangkaian yang
memerlukan penyimpanan data sementara sebelum diproses berikutnya. Salah satu
contoh IC D-FF adalah 74LS75, yang mempunyai input Asinkron.
D-FF juga dapat dibuat dari JK-FF, dengan mengambil sifat Set dan Reset dari JK-FF
tersebut. Rangkaian D-FF ditunjukkan pada gambar berikut ini.
53
- Catu Daya DC, + 5 V
- Flip-Flop R-S, J-K, Master Slave, D, T
- Digital Trainer
- Function Generator
- Oscilloscope
- Kabel penghubung secukupnya
54
5.2 Rangkaian Flip-Flop Type T
55
PERCOBAAN 12
SHIFT REGISTER
56
PS PS
S Q
S Q
CP CP
R Q
Q
R
PC PC
(a) (b)
57
Gambar 1
Gambar 2
58
Gambar 3
59
PERCOBAAN 13
COUNTER UP & DOWN
Istilah shift berarti pemindahan data yang disimpan dalam satu flip-flop ke flip-
flop lainnya. Shift Register pada dasarnya merupakan himpunan flip-flop yang
tersusun kaskade. Setiap saat pulsa shift (pulsa clock) masuk, maka data digeser
masuk atau keluar dari flip-flop. Shift register tidak hanya menyimpan data saja,
tetapi juga menunda data, dan menghasilkan konversi data seri ke paralel atau
konversi data dari paralel ke seri, serta menghitung bilangan.
Data yang dapat ditunjukkan dengan satu bit dibatasi dengan “0” dan “1”. Data
yang sesuai ditunjukkan dengan „Words‟ yang terdiri atas suatu set bit. Bila word
digeser pada satu baris data dalam timed sequence, operasi tersebut disebut shift
seri, sedang bila word tersebut digeser pada baris-baris data yang sesuai dengan
bit-bitnya secara serempak, operasi ini disebut dengan shift paralel.
Counter yang diperoleh dengan shift register mempunyai suatu kekurangan dalam
counter biner untuk penggunaan yang luas. Ring counter ekivalen dengan
rangkaian yang output flip-flop terakhirnya dihubungkan dengan input dari flip-
flop pertama dan memiliki jumlah state yang sama seperti halnya flip-flop. Pada
Ring counter, level “1” atau “0” berputar mengelilingi register. Ring counter
mempunyai kelebihan yang tidak dapat diterjemahkan isi counternya oleh
beberapa rangkaian logika istimewa.
60
Dengan menghubungkan seri empat rangkaian J-K Flip – slop, maka counter
heksadesimal 2 x 2 x 2 x 2 = 16 angkaian counter. Rangkaian ini umumnya
dikenal sebagai counter biner 4 – bit.
Rangkaian counter desimal dapat disusun dengan berbagai metode, dan rangkaian
counter desimal jenis non sinkron biner murni dapat diperoleh. Operasi rangkaian
tersebut yaitu merupakan keluaran A, B, C dan D dari Flip-Flop (seperti kode
BCD 1-2-4-8 nantinya). Seperti tampak pada gambar diagram waktu, A bergerak
dari pulsa masukan pertama, B dari yang kedua, C dari yang keempat dan D dari
yang kedelapan. Bila FF-4 mengembalikan pada pulsa delapan, terminal FF-2 J
yang pada kedudukan “1” kemudian menjadi “0”, dan FF-2 mencapai kondisi
tidak sinkron yang disebabkan oleh karakteristik J-K Flip-Flop.
Gerbang Nand D1 pada saat membuka dan keluaran A secara langsung
menyinkronkan FF-1 dengan kesepuluh pulsa masukan agar keluaran D menjadi
“0”.
Seperti dijelaskan di atas, setiap FF dapat kembali ke kondisi semula dengan 10
pulsa input. FF dapat juga mengembalikan kondisi awalnya (“0”) dengan pulsa
reset.
1 2 3 4 5 6 7 8 9 10 11 12 13
61
Q J Q Q Q
Input T T T T
PC PC PC Q PC Q
A B C D
Rangkaian Logika
- Catu Daya DC
- Digital Trainer
- JK flip-flop
- Function Generator
- Oscilloscop
- Kabel penghubung secukupnya
62
f. Amatilah data tersebut dengan cermat dalam diagram waktu dan buatlah
kesimpulan.
g. Lakukan langkah yang sama dari prosedur a hingga f untuk rangkaian
selanjutnya (Gambar b).
h. Berikan masukan CLK FF 1 dari Function generator dengan frekuensi 1 KHz.
Amatilah keluaran tampilan setelah memberi sinyal 0 ke PS.
i. Gambarkan diaram waktunya.
j. Analisalah jawaban anda dan buatlah kesimpulan dari percobaan yang
dilakukan.
QA QB QC QD
SET
DETAK
K Q K Q K Q K Q
CLR CLR CLR CLR
CLR
(a)
63
QA QB QC QD
SET
DETAK
K Q K Q K Q K Q
CLR CLR CLR CLR
CLR
(b)
64
PERCOBAAN 14
CAR LIGHTING SYSTEM
Suatu rangkaian kontrol untuk system lampu pada mobil dapat dirancang.
Bagian-bagian yang relevan dari sistem tersebut adalah :
a. Head Light/Lampu besar (biasanya lampu pada meja panel ikut menyala
pada saat yang sama.
b. High Beam/Lampu terang (seting dari lampu besar)
c. Fog Light/Lampu kabut (Kiri dan Kanan)
Bila lampu kabut dinyalakan, switch lampu terang harus ditahan. Jika lampu besar
di switch ke lampu terang maka lampu kabut di switch ke on. Lampu besar harus
di switch kepenggerak lampu normal. Lampu kabut dan lampu terang switchnya
hanya dapat digunakan secara bersama-sama dengan switchnya lampu besar.
65
Sebagai indicator, pada interior mobil terdapat 3 lampu yang tersedia yaitu :
Lampu L1 : Head Light/lampu besar
Lampu L2 : Head Beam/lampu terang
Lampu L3 : Fog Light/lampu kabut
- Power supply 5 V
- 3 Switch anti guncangan
- 2 AND/NAND
- 1 Indikator LED
- Kabel penghubung secukupnya
S3 S2 S1 L1 L2 L3
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
66
b. Buatlah persamaan logika dari tabel kebenaran pada langkah a.
c. Lengkapilah diagram rangkaian percobaan dibawah ini dengan menggunakan
persamaan logika dari tabel kebenaran.
d. Ujilah rangkaian percobaan tersebut sesuai dengan kebutuhan system.
1
&
B Dash Panel
High Beam
1
For light
&
67
DAFTAR PUSTAKA
1. Albert Paul Malvino, Tjia May On, PhD, Elektronika Komputer Digital,
Pengantar Mikrokomputer, Edisi Kedua, Erlangga 1993
2. …..; Basic Integreted Digital Circuit ; Syba Tronic
3. Instruction Manual ; “ Logic Circuit Trainer, Simolog LS TTL “, 3rth edition ;
Leybold, 1988.
4. Jacob Millman; “Microelectronics “; McGraw Hill ; 1979.
5. James Buchanan, “CMOS and TTL System Design “; McGraw Hill ; 1990.
6. Malvino, Brown, “ Digital Computer Electronics “; McGraw Hill ; 1992.
7. Roger L. Tokheim ; “ Elektronika Digital “ Edisi ke 2 Bahasa Indonesia ;
Erlangga, 1988.
8. Roger L. Tokheim, Sutisna ; “Prinsip-Perinsip Digital “ Edisi ke 2 seri buku
Schaum Teori dan Soal ; Erlangga, 1994.
9. Takehio Hara, jun Kyokane, “ Praktikum Elektronika Digital “ ; Politeknik
Elektronika Surabaya, EEPIS ; 1994.
68