LAPORAN SEMENTARA

PRAKTIKUM 6
TEKNIK DIGITAL DAN SISTEM KENDALI

Diajukuan untuk memenuhi tugas mata kuliah Praktikum Teknik Digital dan
Sistem Kendali

Dosen Pengampu :
Dandhi Kuswardhana, Ph.D
Muhammad Adli Rizqullah, S.Pd., MT.

Oleh

Akram Nurfauzi Malik 1708063

Faizal Ramadhan S. 1704658

PROGRAM STUDI S1 TEKNIK ELEKTRO

DEPARTEMEN PENDIDIKAN TEKNIK ELEKTRO
FAKULTAS PENDIDIKAN TEKNOLOGI DAN KEJURUAN
UNIVERSITAS PENDIDIKAN INDONESIA
BANDUNG
2021
 PRAKTIKUM 6
BOUNCELESS SWITCH & FLIP FLOP

PERCOBAAN 1 BOUNCELESS SWITCH

A. Tujuan
Setelah melaksanakan praktikum, tujuan yang ingin dicapai pada percobaan ini yaitu:
1. Mahasiswa dapat memahami fungsi dan prinsip kerja rangkaian Bounchless Switch.
2. Mahasiswa dapat menganalisis Timing Diagram dari perubahan logika pada
output rangkaian Bounchless Switch.
3. Mahasiswa dapat mengimplementasikan rangkaian Bounchless Switch pada
rangkaian elektronika digital.

B. Daftar Komponen dan Alat

Komponen: Alat:
 IC CMOS 4049 1 buah
 Avometer 1
 IC CMOS 4001 1 buah
 Power Supply DC 1
 Resistor 100kΩ 2 buah
 Project board 1
 Toogle switch 1 buah
 Kabel penghubung

C. Kajian Teori

Rangkaian bounceless switch atau lebih dikenal dengan istilah debouncer akan
mengenali kondisi yang pertama kali diaktifkan oleh saklar dan latch rangkaian dalam
kondisi ini sampai saklar berubah kondisi. Dengan cara ini, rangkaian hanya
merespon satu kali oleh penekanan saklar dan tidak terjadi kondisi lain yang
disebabkan oleh pentalan kontak.

2
 Rangkaian Saklar Bounching RS Flip-flop

Gambar 1 Keadaan Bouncing dan Bounceless Rangkaian Digital

Rangkaian tersebut bergantung pada keadaan arus dari output, jika tombol set atau
reset ditekan, output akan berubah sesuai dengan cara yang dijelaskan di atas dan
input tambahan yang tidak diinginkan (pentalan atau disebut dengan istilah bouncing)
dari tindakan mekanis saklar tidak akan berpengaruh pada output pada Q.

D. Prosedur Praktikum
1. Persiapkan alat dan komponen yang dibutuhkan dalam praktikum.
2. Rangkailah rangkaian seperti kedua gambar rangkaian di bawah ini.

Gambar 2 Rangkaian Bounceless Switch 1

3. Ujilah rangkaian-rangkaian tersebut dengan mengubah posisi input H ke L,

kemudian L ke H.
4. Ukur tegangan output dengan Avometer pada setiap perubahan logika input dan
3
 isi tabel dari hasil pengujian yang menggambarkan hubungan logika output dan
input saat tegangan output.

Perubahan Logika Input Logika Output Tegangan Output

H-L

L-H

Tabel 1 Tabel Kebenaran Bounceless Switch

5. Lakukan analisa sinyal output dengan menggunakan osiloskop pada setiap

perubahan input.
6. Rangkailah rangkaian kedua seperti pada gambar 6, ulangi langkah ke 3 sampai 5.

Gambar 3 Rangkaian Bounceless Switch 2

7. Buatlah kesimpulan.
8. Kembalikan alat dan komponen praktikum ke tempat semula.

E. Hasil Praktikum
4
 Rangkaian 1
Tabel 2 Hasil Praktikum Rangkaian 1
Perubahan Logika Input Logika Output Tegangan Output Gambar Rangkaian

H-L HIGH = 1 HIGH = 5V

LOW = 0

L-H LOW = 0 LOW = 0

HIGH = 5V

5
 Rangkaian 2
Tabel 3 Hasil Praktikum Rangkaian 2
Perubahan Logika Input Logika Output Tegangan
Output
H-L HIGH = 0 HIGH = 0
LOW = 1 LOW = 3,37 V

L-H HIGH= 1 LOW = 3,37 V

LOW = 0 HIGH = 0

6
 Percobaan 1 Bounchless Switch dengan Osiloskop

Rangkaian 1 Bouncless Switch 1 :

Perubaha Logik
n Logika a Osiloskop
Input Output

H-L H

L-H L

7
 Rangkaian 2 Bounchless Switch 2 :

Perubaha
Logika
n Logika Osiloskop
Output
Input

L=0
H-L
H=1

8
 H=1
L-H
L=0

F. Analisa
Terjadi perubahan output ketika perpindahan dari H ke L, atau Lke H. Dan dilihat dari
sinyal output di osiloskop tidak ada bouncing / input tambahan yang tidak diinginkan.
Sehingga secara real time output sesuai dengan inputnya.

G. Kesimpulan
Rangkaian bounchless switch dengan IC CMOS 4049 dan IC CMOS 4001 sebagai IC
NOT dan IC NOR, bisa menghilangkan efek bouncing, atau input yang tidak
diharapkan karena pentalan dari mekanis saklar sehingga tidak berpengaruh pada
output.

9
PERCOBAAN 2 FLIP FLOP

A. Tujuan
Setelah melaksanakan praktikum, tujuan yang ingin dicapai pada percobaan ini yaitu:
1. Mahasiswa dapat membentuk rangkaian RS Flip flop, Latched RS Flip flop, JK
Flip flop, dan D Flip flop menggunakan IC TTL.
2. Mahasiswa memahami prinsip kerja Flip flop dan membuat tabel kebenarannya.
3. Mahasiswa dapat menganalisis timing diagram dari rangkaian flip flop.
4. Mahasiswa dapat mengimplementasikan rangkaian flip flop pada rangkaian
elektronika digital.

B. Daftar Komponen dan Alat

Komponen: Alat:
 IC TTL 7400 2 buah
 Avometer 1
 IC TTL 7402 1 buah
 Power Supply DC 1
 Resistor 470Ω 2 buah
 Project board 1
 LED 2 buah
 Kabel penghubung

C. Kajian Teori

RS Flip-flop

RS flip-flop merupakan salah satu dasar rangkaian logika sekuensial. yang pada
dasarnya adalah perangkat memori bistable satu bit dua input, satu yang akan "SET"
perangkat (artinya output "1"), dan diberi label S dan yang lain yang akan "RESET"
perangkat (berarti output = “0”), diberi label R.

Gambar 4 RS Flip flop

10
Gerbang NAND RS Flip-flop

Gambar 5 Rangkaian NAND RS Flip flop

Gerbang NOR RS Flip flop

Selain menggunakan gerbang NAND, RS Flip flop bisa dibuat menggunakan

dua gerbang NOR yang digabungkan silang yang terhubung dalam konfigurasi yang
sama.

Gambar 6 Rangkaian NOR RS Flip flop

Gated atau Clocked RS Flip-flop

Dengan menghubungkan gerbang 2-input AND secara seri dengan masing-masing

terminal input dari RS Flip-flop, Gated RS Flip-flop dapat dibuat.

Gambar 7 Gated RS Flip flop

Clocked D Flip-flop

D Flip Flop merupakan rangkaian sekunsial yang paling penting dari rangkaian
clock flip flop, karena memastikan bahwa input S dan R tidak pernah sama pada
waktu yang sama. D Flip flop dibangun dari SR flip-flop, inverter ditambahkan antara
input S dan R untuk memungkinkan satu input D (data) tunggal.

11
 Gambar 8 Rangkaian Dasar D Flip flop

Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control
berupa enable/clock seperti ditunjukan pada gambar berikut.

Gambar 9 D Flip flop dengan Enable/Clock

Clock/Enable D Q Q’ Keterangan

1 0 0 1 Reset Q ke 0

1 1 1 0 Set Q ke 1

Menahan kondisi Q
0 0 1 0
terakhir

Menahan kondisi Q
0 1 1 0
terakhir

Tabel 4 Tabel Kebenaran D Flip flop

Clocked JK Flip-flop

JK Flip flop adalah flip-flop yang paling banyak digunakan dan dianggap sebagai
rangkaian flip-flop universal. JK Flip flop pada dasarnya adalah gated SR flip-flop
dengan penambahan rangkaian input waktu yang mencegah kondisi output ilegal atau
tidak sah yang dapat terjadi ketika kedua input R dan S adalah sama dengan tingkat
logika “1”.

12
 Gambar 10 Simbol dan Rangkaian Clocked JK Flip flop

Input Output
Deskripsi
J K Q q

0 0 0 0
Sama Memori tidak
seperti berubah
0 0 0 1
untuk
0 1 1 0
SR latch Reset Q »0
1 0 1 0

1 0 0 1
Set Q »1
1 0 1 0

toggle 1 1 0 1
Toggle
action

Tabel 5 Tabel Kebenaran JK FF

Master Slave JK Flip flop

Gambar 11 Master Slave JK Flip flop

Sinyal input J dan K terhubung ke gated "master" SR flip flop yang "mengunci" kondisi
masukan sementara input clock (Clk) "tinggi" pada logika "1". Sebagai input clock dari

13
 "slave" flip flop adalah invers (komplemen) dari input clock "master", slave SR tidak
melakukan toggle/beralih. Keluaran dari flip flop "master" hanya "dilihat" oleh slop
"slave" terjaga keamanannya ketika input clock masuk "rendah" ke level logika "0".

D. Prosedur Praktikum
1. Persiapkan alat dan komponen yang dibutuhkan dalam praktikum.
2. Pahami teori tentang Flip flop.
3. Rangkailah rangkaian RS Flip flop seperti pada gambar 19.

Gambar 12 Rangkaian RS Flip flop menggunakan Gerbang NAND

4. Hubungkan output ke LED melalui resistor pembatas arus (470 Ω) dengan

konfigurasi aktif high.
5. Lakukanlah uji coba dan analisis dengan melakukan perubahan input dan
pengamatan output, sesuai dengan tabel 12, kemudian lengkapi tabel kebenaran
tersebut.

S R Q 𝐐̅

L L

L H

H L

H H

Tabel 6 Tabel Kebenaran RS Flip flop menggunakan Gerbang NAND

6. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input,
perhatikan perioda perubahan logika input dan output, bentuk timing diagramnya.
7. Rangkailah rangkaian pada gambar 20, ulangi langkah 3 sampai 6.

14
 Gambar 13 Rangkaian RS Flip flop menggunakan Gerbang NOR

S R Q 𝐐̅

L L

L H

H L

H H

Tabel 7 Tabel Kebenaran RS Flip flop menggunakan Gerbang NOR

8. Rangkaianlah rangkaian Gated RS Flip flop seperti pada gambar 21.

Gambar 14 Rangkaian RS Latched Flip flop

9. Lakukan uji coba dan analisis dengan melakukan perubahan input dan
pengamatan output sesuai dengan tabel 14, lengkapi tabel tersebut.

E S R Q 𝐐̅

L L L

15
 L L H

L H L

L H H

H L L

H L H

H H L

H H H

Tabel 8 Tabel Kebenaran RS Latched Flip flop

10. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input
perhatikan pewaktuan/perioda perubahan logika input output, bentuk timing
diagram.
11. Rangkailah rangkaian Flip flop D seperti pada gambar 22.

Gambar 15 Rangkaian D Flip flop

12. Lakukan uji coba dan analisis dengan melakukian perubahan input dan
pengamatan output, sesuai tabel dengan 15, lengkapi tabel tersebut.

E D Q 𝐐̅

L L

L H

16
 H L

H H

Tabel 9 Tabel Kebenaran D Flip flop

13. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input,
perhatikan perwaktuan/perioda perubahan logika output input, bentuk timing
diagram.
14. Rangkailah rangkaian JK Flip flop seperti pada gambar 23.

Gambar 16 Rangkaian JK Flip flop

15. Lakukan uji coba dan analisis dengan melakukan input dan melakukan
pengamatan output, sesuai dengan tabel 16, lengkapi tabel tersebut.

C J K Q 𝐐̅

↑ L L

↑ L H

↑ H L

↑ H H

Tabel 10 Tabel Kebenaran JK Flip flop

16. Lakukan analisa sinyal output dengan osiloskop setiap perubahan input,
perhatikan perwaktuan/perioda perubahan input output, bentuk timing diagram.
17. Setelah selesai, kembalikan alat dan komponen pada tempat semula.

17
E. Hasil Praktikum
RS Flip Flop
Menggunakan gerbang NAND

Tabel 11 Hasil Praktikum RS Flip flop menggunakan Gerbang NAND

S R Q 𝐐̅ Gambar Rangkaian

L L H H

L H H L

H L L H

H H X X (INVALID)

18
 Menggunakan Osiloskop :
S R Q Q́ OSILOSKOP

L L H H

L H L H

19
H L H L

H H X X (INVALID)

Menggunakan gerbang NOR

Tabel 12 Hasil Praktikum RS Flip flop menggunakan Gerbang NOR

R S Q 𝐐̅ Gambar Rangkaian

L L L H

L H H L

20
 H L L H

H H L L

RS Latched Flip Flop

RS Latched Flip
Flop

E S R Q �
� Gambar Rangkaian
̅

L L L L L

L L H L L

21
L H L L H

L H H L H

H L L L L

H L H L L

H H L H L

H H H H H

Tabel 13 Hasil Praktikum RS Latched Flip flop

22
D FLIP FLOP
E D Q 𝐐̅

L L L L

L H L H

H L H L

H H H L

Tabel 14 Hasil Praktikum D Flip flop

JK Flip Flop

C J K Q 𝐐̅ Gambar Praktikum

↑ L L H H

23
↑ L H H L

↑ H L L H

↑ H H X X Nilai input invalid, sehingga output adalah dari input sebelumnya.

Tabel 15 Hasil Praktikum JK Flip flop

F. Analisa
Pada rangkaian RS Flip Flop karena terdiri dari 2 input tanpa clock, sehingga akan
langsung terjadi perubahan pada output sesuai triger pada inputya. Sedangkan pada RS
Latched Flip Flop dan JK Flip Flop akan terjadi perubahan ketika input clock nya
bernilai high, dan ketika input clock nya bernilai low tidak akan ada output meskipun
milaim input S dan R nya dirubah. Untuk D Flip Flo,hasil outputnya merupakan
kebalikan dari RS Flip Flop dikarenakan untuk inputnya dikomplemenkan terlebih
dahulu, sehingga hasilnya akan berkebalikan dengan RS Flip Flop.

G. Kesimpulan
Pada rangkaian flip flop, hasilnya selalu 2 output dengan logika yang berkebalikan,
untuk mengatur hasil output tersebut yang mana yang ingin berlogika High dan yang
lainnya LOW, terdapat banyak jenis flip flop, dan juga ada yang mempunyai inpu clock
(pengunci), sehingga pengaplikasiannya pada memori penyimpanan semakin aman
karena ketika input clocknya bernilai 0, tidak akan berpengaruh pada output walaupun
input pada R dan S nya dirubah.

24