380071-Teoria de Eletronica Digital

XD101 - Eletr onica Digital . .
Revis ao A B C Principais Autores Marcelo Martins Maia do Couto Jos e Domingos Adriano Frederico Leite Caputo Leonardo Everton da Costa Descri c ao da Vers ao Vers ao Inicial Nova Vers ao Corre c ao da capa T ermino 20/03/2007 21/01/2008 22/07/2013
c Copyright 2013 por Exsto Tecnologia Ltda.
Todos os direitos reservados Desenvolvido e produzido com orgulho no Brasil .
Exsto Tecnologia Ltda Rua Juca Castelo 219 - Centro Santa Rita do Sapuca - MG CEP: 37540-000 +55 35 3471 6898 www.exsto.com.br .
Sum ario
Apostila Te orica 8
1 Introdu c ao ` a Eletr onica Digital 10 1.1 Diferencia c oes entre Anal ogico e Digital . . . . . . . . . . . . . . . . . . . . . . . . 10 1.1.1 Volt metro Anal ogico Vs Volt metro Digital . . . . . . . . . . . . . . . . . . 11 1.2 Vantagens da Eletr onica Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 2 Sistemas de Numera c ao e Convers oes 2.1 Sistema de Numera c ao Decimal . . . . . . . . . . . . . . . . 2.2 Sistema de Numera c ao Bin aria . . . . . . . . . . . . . . . . 2.2.1 Convers ao entre os Sistemas Bin ario e Decimal . . . 2.3 Sistema de Numera c ao Hexadecimal . . . . . . . . . . . . . 2.3.1 Convers ao entre os Sistemas Bin ario e Hexadecimal 2.3.2 Convers ao entre os Sistemas Hexadecimal e Decimal 3 Algebra de Boole 3.1 Introdu c ao . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2 N veis L ogicos . . . . . . . . . . . . . . . . . . . . . . . 3.3 Elementos L ogicos B asicos . . . . . . . . . . . . . . . . . (NOT) ou Inversora . . . . 3.3.1 Fun c ao L ogica NAO 3.3.2 Fun c ao L ogica E (AND) . . . . . . . . . . . . . . 3.3.3 Fun c ao L ogica OU (OR) . . . . . . . . . . . . . . 3.3.4 Fun c ao NAO-E (NAND) . . . . . . . . . . . . . . 3.3.5 Fun c ao NAO-OU (NOR) . . . . . . . . . . . . . 3.3.6 Fun c ao OU-EXCLUSIVO (XOR) . . . . . . . . . 3.3.7 Fun c ao NAO-OU-EXCLUSIVO ou Coincid encia 3.4 Propriedades das Opera c oes L ogicas . . . . . . . . . . . 3.4.1 Representa c oes . . . . . . . . . . . . . . . . . . . 3.4.2 Exemplos de simplica c ao das Equa c oes L ogicas 3.4.3 Fazendo tudo com Portas NAO-E (NAND) . . . 3.5 Mapa de Karnaugh . . . . . . . . . . . . . . . . . . . . . 3.5.1 Introdu c ao . . . . . . . . . . . . . . . . . . . . . 3.5.2 Endere camento de um Mapa de Karnaugh . . . . 3.5.3 Mapa de Karnaugh de tr es vari aveis . . . . . . . 3.5.4 Mapa de Karnaugh de quatro vari aveis . . . . . . 3.6 Conclus ao . . . . . . . . . . . . . . . . . . . . . . . . . . 4 Fam lia de Circuitos L ogicos Digitais 4.1 Fam lia RTL (Resistor-Transistor Logic) e DTL 4.1.1 O transistor como chave eletr onica . . . 4.1.2 Usando a Fam lia DTL . . . . . . . . . . 4.1.3 Melhorando o Desempenho . . . . . . . 4.2 Fam lia TTL . . . . . . . . . . . . . . . . . . . 13 13 14 15 16 17 18 20 20 21 21 22 23 24 25 26 27 28 29 29 31 32 33 33 33 34 36 37 38 39 39 40 41 42
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
(Diode-transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Logic) . . . . . . . . . . . . . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
XD101 - Eletr onica Digital
4.3
4.4
4.2.1 Algumas Caracter sticas da Fam lia TTL . 4.2.2 Circuitos Integrados TTL . . . . . . . . . . Fam lia CMOS . . . . . . . . . . . . . . . . . . . . 4.3.1 Aplica c oes Digitais . . . . . . . . . . . . . . 4.3.2 Algumas Caracter sticas da Fam lia CMOS: 4.3.3 Circuitos integrados CMOS . . . . . . . . . 4.3.4 A Fun c ao Tri-State do 4048 . . . . . . . . . Interfaceamento entre as fam lias TTL e CMOS . . 4.4.1 A sa da TTL deve excitar a entrada CMOS 4.4.2 CMOS excitando uma entrada TTL . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
44 50 52 53 54 55 57 57 57 58 59 60 60 60 61 64 65 67 67 67 68 70 71 71 72 73 74 74 76 77 78 80 82 82 85 87 89 90 90 92 93 94 95 97 98
5 Circuitos L ogicos Combinat orios 5.1 Passos para montagem de um circuito combinacional . . . . 5.1.1 Determina c ao das vari aveis de entrada e sa da: . . . 5.1.2 Identica c ao do problema . . . . . . . . . . . . . . . 5.1.3 Determina c ao das equa c oes l ogicas simplicadas . . 5.1.4 Quais componentes comerciais podem ser utilizados 5.1.5 Desenhar o circuito nal . . . . . . . . . . . . . . . . 6 Multiplexadores e Decodicadores 6.1 Codicadores/Decodicadores . . . . . . . . . . . . . . . 6.1.1 Decodicador de n para 2n linhas. . . . . . . . . 6.1.2 Decodicador BCD para Sete Segmentos . . . . . 6.1.3 Codicador . . . . . . . . . . . . . . . . . . . . . 6.2 Demultiplexador ou DEMUX . . . . . . . . . . . . . . . 6.2.1 Multiplexadores/Demultiplexadores . . . . . . . 6.2.2 Multiplexadores ou MUX . . . . . . . . . . . . . 6.2.3 Multiplexadores e Demultiplexadores Anal ogicos 7 Circuitos Aritm eticos 7.1 Meio Somador (Half Adder) e Somador Completo 7.1.1 Somador Paralelo Tipo Ripple Carry . . . 7.2 Somador/Subtrator . . . . . . . . . . . . . . . . 7.3 Comparador de Magnitude . . . . . . . . . . . . 7.4 Unidade L ogica Aritm etica . . . . . . . . . . . . 8 Circuitos Sequenciais - Flip-ops 8.1 Flip-Flop RS . . . . . . . . . . . . . . . 8.2 Flip-Flop RS com clock e mestre-escravo 8.3 O Flip-Flop JK Mestre-Escravo . . . . . 8.4 O Flip-Flop tipo D . . . . . . . . . . . . 8.5 O Flip-Flop tipo T . . . . . . . . . . . . 8.6 Transformando Flip-Flops . . . . . . . . 8.7 Flip-Flops nos Computadores . . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
. . . . . . . .
(Full Adder) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
9 Contadores 9.1 Contador Ass ncrono . . . . . . . . . . . . . . . . . . 9.2 Contagem programada ou contagem com armadilha 9.3 Contadores Up/Down (Progressivos e Regressivos) . 9.4 Contadores S ncronos . . . . . . . . . . . . . . . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
. . . .
10 Registradores de Deslocamento 100 10.1 Tipos de Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . 101
11 Conversores Anal ogico/Digital 11.1 Introdu c ao . . . . . . . . . . . 11.1.1 Quantiza c ao . . . . . . 11.2 Taxa de Amostragem . . . . . 11.3 Linearidade . . . . . . . . . . 11.4 Desenvolvimento . . . . . . . 11.5 Aplica c ao . . . . . . . . . . .
e . . . . . .
Digital/Anal ogico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
104 104 104 105 106 106 107 110 110 110 110 111 111 112
12 Mem orias 12.1 Introdu c ao . . . . . . . . . . . . . 12.2 Mem oria vol atil . . . . . . . . . 12.2.1 Mem oria vol atil din amica 12.2.2 Mem oria vol atil est atica . 12.3 Mem oria n ao vol atil . . . . . . . 12.4 Estrutura e endere camento . . . 13 Buers, latchs 13.1 Barramento . 13.2 Buer . . . . 13.3 Latch . . . . 14 Gloss ario 15 Componentes da fam lia TTL e . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
. . . . . .
barramentos 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 116 118
Caderno de Experi encias

16 Aulas Pr aticas 16.1 Aula pr atica um . . . . . . . 16.1.1 Objetivos: . . . . . . . 16.1.2 Refer encias: . . . . . . 16.1.3 Material Necess ario: . 16.1.4 Introdu c ao: . . . . . . 16.1.5 Question ario: . . . . . 16.1.6 Exerc cios: . . . . . . . 16.1.7 Exerc cios propostos: . 16.2 Aula pr atica dois . . . . . . . 16.2.1 Objetivos: . . . . . . . 16.2.2 Refer encias: . . . . . . 16.2.3 Material Necess ario: . 16.2.4 Introdu c ao: . . . . . . 16.2.5 Question ario: . . . . . 16.2.6 Exemplo resolvido: . . 16.2.7 Exerc cios: . . . . . . . 16.2.8 Exerc cios Propostos: . 16.3 Aula pr atica tr es . . . . . . . 16.3.1 Objetivos: . . . . . . . 16.3.2 Refer encias: . . . . . . 16.3.3 Material Necess ario: . 16.3.4 Introdu c ao: . . . . . . 16.3.5 Question ario: . . . . . 16.3.6 Exerc cios: . . . . . . . 16.3.7 Exerc cios propostos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
125
126 126 126 126 126 127 127 127 128 130 130 130 130 130 130 131 131 132 133 133 133 133 133 134 134 134
16.4 Aula pr atica quatro . . . . . 16.4.1 Objetivos: . . . . . . . 16.4.2 Refer encias: . . . . . . 16.4.3 Material Necess ario: . 16.4.4 Introdu c ao: . . . . . . 16.4.5 Question ario: . . . . . 16.4.6 Exerc cios: . . . . . . . 16.4.7 Exerc cios propostos: . 16.5 Aula pr atica cinco . . . . . . 16.5.1 Objetivos: . . . . . . . 16.5.2 Refer encias: . . . . . . 16.5.3 Material Necess ario: . 16.5.4 Introdu c ao: . . . . . . 16.5.5 Question ario: . . . . . 16.5.6 Exerc cios: . . . . . . . 16.5.7 Exerc cios Propostos: . 16.6 Aula pr atica seis . . . . . . . 16.6.1 Objetivos: . . . . . . . 16.6.2 Refer encias: . . . . . . 16.6.3 Material necess ario: . 16.6.4 Introdu c ao: . . . . . . 16.6.5 Exerc cios: . . . . . . . 16.6.6 Exerc cio Propostos: . 16.7 Aula pr atica sete . . . . . . . 16.7.1 Objetivos: . . . . . . . 16.7.2 Refer encias: . . . . . . 16.7.3 Material Necess ario: . 16.7.4 Introdu c ao: . . . . . . 16.7.5 Question ario: . . . . . 16.7.6 Exerc cios: . . . . . . . 16.7.7 Exerc cios propostos: . 16.8 Aula pr atica oito . . . . . . . 16.8.1 Objetivos: . . . . . . . 16.8.2 Refer encias: . . . . . . 16.8.3 Material Necess ario: . 16.8.4 Introdu c ao: . . . . . . 16.8.5 Question ario: . . . . . 16.8.6 Exerc cios: . . . . . . . 16.8.7 Exerc cios Propostos: . 16.9 Aula pr atica nove . . . . . . . 16.9.1 Objetivos: . . . . . . . 16.9.2 Refer encias: . . . . . . 16.9.3 Material Necess ario: . 16.9.4 Introdu c ao: . . . . . . 16.9.5 Exerc cios: . . . . . . . 16.10Aula pr atica Dez . . . . . . . 16.10.1 Objetivos: . . . . . . . 16.10.2 Refer encias: . . . . . . 16.10.3 Material Necess ario: . 16.10.4 Introdu c ao: . . . . . . 16.10.5 Exerc cios: . . . . . . . 16.11Aula pr atica onze . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
135 135 135 135 135 135 136 136 138 138 138 138 138 138 138 139 140 140 140 140 140 140 140 141 141 141 141 141 141 142 142 143 143 143 143 143 143 143 144 145 145 145 145 145 145 147 147 147 147 147 147 148
16.11.1 Objetivos: . . . . . . 16.11.2 Refer encias: . . . . . 16.11.3 Material Necess ario: 16.11.4 Introdu c ao: . . . . . 16.11.5 Exerc cios . . . . . . 16.12Aula pr atica doze . . . . . . 16.12.1 Objetivos: . . . . . . 16.12.2 Refer encias: . . . . . 16.12.3 Material Necess ario: 16.12.4 Introdu c ao: . . . . . 16.12.5 Exerc cios: . . . . . . 16.13Aula pr atica treze . . . . . 16.13.1 Objetivos: . . . . . . 16.13.2 Refer encias: . . . . . 16.13.3 Material Necess ario: 16.13.4 Introdu c ao: . . . . . 16.13.5 Exerc cios: . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
148 148 148 148 148 149 149 149 149 149 149 150 150 150 150 150 150
Manual de Opera c ao e Manuten c ao

17 Hardware 17.1 M odulo da Fonte . . . . . . . . . . . . . . 17.2 M odulo dos Potenci ometros . . . . . . . . 17.3 M odulo de Chaves . . . . . . . . . . . . . 17.4 M odulo Gerador de Pulsos . . . . . . . . . 17.5 M odulo de Rel es . . . . . . . . . . . . . . 17.6 M odulo Gerador de Frequ encia . . . . . . 17.7 M odulo de Display . . . . . . . . . . . . . 17.8 M odulo de LEDs . . . . . . . . . . . . . . 17.9 M odulo Detector de N vel L ogico (Schmitt 18 Conte udo do Kit 19 Procedimento de Uso e Testes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Trigger) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
151
154 154 154 155 155 155 155 156 156 157 158 160
20 Resolvendo Problemas 162 Suporte T ecnico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Introdu c ao ao Kit de Eletr onica Digital

Uma caminhada de 200 km sempre come ca com um simples passo. (Prov erbio chin es) Procuremos acender uma vela em vez de amaldi coar a escurid ao. (Prov erbio chin es) Este material did atico tem como fun c ao guiar o aluno durante todo o curso de eletr onica digital b asica implementado pelo Kit de eletr onica digital desenvolvido pela Exsto Tecnologia (www.exsto.com.br). Este Kit trata das principais aplica c oes de circuitos digitais, que v ao desde o conhecimento de sistemas de numera c ao e portas l ogicas, at e a forma c ao de sistemas complexos utilizando componentes integrados compostos de v arias portas l ogicas. Temos o prop osito de explorar os conceitos abordados e imediatamente prover a integra c ao do aluno com o prazer da pr atica, tornando seu aprendizado mais interessante e consistente. Todo o conte udo te orico aqui abordado e acompanhado de experi encias pr aticas, fomentando a vontade do aluno e aplicar o conhecimento de forma imediata, permitindo que ele possa criar a partir dos conhecimentos adquiridos. Em toda apostila foi adotada uma forma de trabalho que permite o aluno visualizar os conte udos te oricos seguido de exerc cios pr aticos e propostos. Eles est ao dispostos no caderno de exerc cios no nal da apostila, permitindo que o aluno possa desenvolver seu pensamento em torno do tema rec em abordado. A apostila e dividida em dez unidades: A unidade um trata de diferen cas entre os termos anal ogicoe digital. A unidade dois trata dos conceitos b asicos de bases e as convers oes entre elas. A unidade tr es trata do conceito el etrico de portas l ogicas e seu funcionamento. A unidade quatro visa o entendimento das fam lias l ogicas TTL, CMOS e as conex oes entre esse dispositivos. A unidade cinco fala sobre os conceitos da l ogica combinacional e suas propriedades. A unidade seis trata do uso das portas l ogicas como multiplexadores e decodicadores. A unidade sete de alguns circuitos aritm eticos, como os somadores. A unidade oito trata da utiliza c ao dos circuitos l ogicos sequenciais. A unidade nove trata de elementos l ogicos contadores s ncronos e ass ncronos e nalmente a unidade dez aborda o funcionamento dos registradores de deslocamento e suas aplicabilidades.
Cap tulo 1
Introdu c ao ` a Eletr onica Digital

O campo da eletr onica atualmente se divide em diversas areas de atua c ao como as areas da el etrica, de telecomunica c oes e aeroespaciais, por exemplo. Contudo, podemos ainda dividir a eletr onica em duas grandes ideias que certamente quase todos, j a ouviram falar: Eletr onica Anal ogica; Eletr onica Digital. O Prop osito desta apostila e estudar de forma concisa os conceitos de eletr onica digital, entendendo ao longo do conte udo quais s ao as capacidades destes conceitos e da implementa c ao dos mesmos para a resolu c ao de problemas.
1.1
Diferencia co es entre Anal ogico e Digital
Podemos come car a an alise destas diferencia c oes atrav es da seguinte pergunta: Quais s ao os par ametros utilizados para denir um equipamento como digital ou deni-lo como anal ogico? Nos dias de hoje s ao encontrados diversos equipamentos com denomina c oes Digital ou Anal ogico, mas na maioria das vezes esta denomina c ao e dada pelos pr oprios fabricantes, ent ao como podemos distinguir o que e anal ogico e o que e digital? Para responder a primeira pergunta, temos que antes vericar as diferencia c oes, denir o que e ANALOGICO e o que e DIGITAL. Para isso vamos tomar alguns exemplos:
Figura 1.1: Rampa versus escada. Tomando por base a gura da esquerda, vemos que se um objeto estiver no meio da rampa e este objeto caminharpara um ponto mais baixo ou para um o ponto mais alto, ele poder a assumir qualquer uma das innitas posi c oes de altura entre a posi c ao central e o caminho tomado. Ao analisarmos a escada podemos ver que o comportamento n ao e da mesma forma, pois o objeto s o poder a estar em um dos degraus, tendo que, para alcan car os demais degraus ter a uma varia c ao grande de altura. Sendo assim, podemos dizer, salvo os elementos rudimentares de compara c ao, que a rampa est a para o anal ogico, assim como a escada est a para o digital. 10
1.1.1
Volt metro Anal ogico Vs Volt metro Digital
Semelhante ao exemplo anterior, podemos vericar que no volt metro anal ogico o valor indicado pelo ponteiro pode ocupar innitas posi c oes entre o inicio e o m da escala. J a no volt metro digital os valores exibidos na tela s ao discretos, signicando que existe um n umero nito de valores entre o maior e o menor valor. Analisando os dois exemplos, conclu mos que a classica c ao anal ogica deve ser dada a qualquer equipamento que apresentar innitas sa das entre dois pontos preestabelecidos, em contrapartida, todo equipamento que apresentar nitas sa das ser a dito digital. Considerando a primeira pergunta feita no in cio, poder amos dizer que cienticamente um dispositivo e anal ogico quando sua sa da e uma fun c ao com elementos cont nuos e podemos dizer que o equipamento e digital quando a sa da for composta por uma fun c ao discreta. Por exemplo, quando ajustamos ` a intensidade de uma l ampada incandescente, usando o bot ao girat orio, voc e ter a innitas posi c oes para escolher atrav es do tempo que car girando o bot ao entre o seu valor m aximo e valor m nimo. Observa-se que esta entrada anal ogica gera uma sa da anal ogica, que e a intensidade de brilho da l ampada incandescente. Contudo, quando pressionamos um bot ao de um controle remoto, vemos a intensidade do audio variar em pequenos saltos e, em alguns modelos, aparece no v deo o valor selecionado, normalmente de 0 a 50. Podemos observar que n ao e poss vel estabelecer o valor de 23,8 para o volume da televis ao via controle remoto, pois os saltos de valores s ao de um em um. Armamos ent ao que a televis ao com controle remoto tem no circuito de audio uma entrada anal ogica, mas que o valor do volume na tela varia de forma digital. Podemos citar outro exemplo, como os dispositivos para reproduzir CDs que t em entradas e sa das anal ogicas e processamento digital, onde o som original e anal ogico por natureza, a grava c ao e feita de forma digital e na reprodu c ao temos novamente o som anal ogico. Analisando todas essas considera c oes podem armar com certeza que a eletr onica anal ogica processa sinais com fun c oes cont nuas e a eletr onica digital processa sinais com fun c oes discretas.
1.2
Vantagens da Eletr onica Digital
Como podemos analisar nos exemplos vistos acima, quando temos um equipamento que possui uma sa da digital, temos uma quantidade nita de valores, tornando o trabalho com esse tipo de sinal mais f acil. J a um dispositivo anal ogico, que pode possuir innitos valores, precisa de uma an alise muito detalhada e um tratamento muito mais elaborado para que o trabalho seja executado sem que se percam partes do sinal. Para simplicar ainda mais o processamento de sinais digitais, foi retomada uma t ecnica de representa c ao chamada numera c ao bin aria, que utiliza em seu sistema apenas dois s mbolos para a representa c ao de n umeros. Como os sinais s ao discretos e, portanto as medi c oes s ao obtidas de forma f acil, se enumerarmos esses valores usando a numera c ao bin aria temos a representa c ao num erica de apenas dois elementos distintos para representarmos os sinais desejados. Podemos concluir ent ao que em um sistema digital teremos o processamento de conjuntos nitos cujos elementos se apresentam em apenas dois valores. Para cada elemento deste, e dado o nome de bit. Podemos ter conjuntos de diferentes quantidades de bits, entretanto para o conjunto mais usado d a-se o nome de byte, que corresponde ao agrupamento de oito bits. 11
Aparentemente, seria melhor ter um sistema com innitos pontos (anal ogico) do que ter um sistema com nitos pontos (digital). Entretanto, vemos que e muito mais simples processar, armazenar e transmitir informa c oes discretas do que informa c oes cont nuas. O nosso escopo se concentra em como os sinais digitais discretos podem ser usados na cria c ao de circuitos digitais complexos e como a determina c ao destes dois elementos num ericos distintos podem ser usados para representa c ao de outros grupos num ericos como o decimal e hexadecimal. No pr oximo cap tulo vamos concentrar nossos esfor cos para entender os diversos grupos num ericos existentes e como fazer a sua convers ao para o sistema bin ario.
12
Cap tulo 2
Sistemas de Numera c ao e Convers oes

Todos n os, quando resolvemos tratar no cotidiano a palavra n umeros, por instinto associamos est a palavra ao sistema decimal o qual usamos diariamente no n umero das casas, no dinheiro que e gasto e na representa c ao da quantidade de dedos nas m aos. Este sistema num erico est a ligado diretamente em certas regras e padr oes que fundamentam qualquer outro modelo de representa c ao num erica. Vamos, portanto, estudar estas regras e aplic a-las aos outros sistemas de numera c ao como a bin aria, octal e hexadecimal. Estes sistemas s ao utilizados em computadores digitais, circuitos l ogicos em geral e no processamento de informa c oes dos mais variados tipos. importante notar que por mais que utilizamos o sistema de numera E c ao bin aria ou qualquer outro, sempre passaremos estes sistemas para o decimal, fazendo com que estes sejam compreendidos de forma f acil para n os.
2.1
Sistema de Numera c ao Decimal
Apesar de sabermos que nossa cultura utiliza o sistema decimal, e f acil para voc e entender o que isso signica? Para facilitar a compreens ao, e s o ver que um d gito no sistema decimal tem na realidade dois signicados. Um, e o valor propriamente dito do d gito e o outro e o que relaciona este d gito com a sua posi c ao em rela c ao ao n umero todo ou o seu peso no n umero inteiro. Podemos citar, por exemplo, se usarmos o n umero 43, o d gito quatro no n umero representa 4 x 10, ou seja, 40, devido ` a posi c ao ou peso que ele ocupa neste n umero e o 3 representa 3 x 100. Esta metodologia e aplic avel a qualquer sistema de numera c ao onde os d gitos possuem pesos determinando sua posi c ao. Sendo assim, um sistema de numera c ao gen erico pode ser expresso da seguinte maneira:
N = dn .B n + ... + d3 .B 3 + d2 .B 2 + d1 .B 1 + d0 .B 0 , d1 .B 1 + d2 .B 2 + .... + an .B n Onde: N = representa c ao do n umero usando a base B; dn = posi c ao n do d gito; B = base do sistema de numera c ao utilizado;
(2.1)
13
n = valor posicional do d gito. Por exemplo, o n umero 3456 no sistema decimal e representado como: N = d3 .B 3 + d2 .B 2 + d1 .B 1 + d0 .B 0 3456 = 3.103 + 4.102 + 5.101 + 6.100 103 3 102 4 101 5 100 6
Tabela 2.1: Indica c ao dos pesos de cada n umero. Como podemos ver, apesar do sistema de numera c ao decimal estar integrado ao nosso cotidiano, para que possamos realmente entender como funciona e necess ario saber que cada d gito de cada n umero possui um peso espec co que o posiciona neste n umero. Temos ainda que denir mais um elemento que e importante para o nosso entendimento deste sistema de numera c ao, a base. A composi c ao da base e dada pela quantidade de d gitos ou s mbolos que cada sistema num erico possui, por exemplo, como estamos analisando o sistema num erico decimal, e correto pensar em uma base composta de dez s mbolos, que s ao:
0, 1, 2, 3, 4, 5, 6, 7, 8 e 9 Portanto, para este sistema num erico temos dez s mbolos formando uma base decimal. Este pensamento pode ser estendido para os outros sistemas de numera c ao atrav es da mesma analogia. Por exemplo, num sistema octal, a base e feita com oito s mbolos que s ao:
0, 1, 2, 3, 4, 5, 6 e 7 Onde cada n umero octal, e composto do posicionamento destes oito s mbolos no n umero octal mais o uso da base oito para represent a-lo. Nos pr oximos itens vamos ver como e formado os dois sistemas de numera c ao muito utilizados na eletr onica, o bin ario e o hexadecimal.
2.2
Sistema de Numera c ao Bin aria
Como podemos ver anteriormente, o sistema decimal e composto de 10 d gitos ou s mbolos que o representam. O sistema bin ario utiliza somente dois d gitos, 0e 1para representa c ao da sua numera c ao, assim sabemos que sua base e de valor dois. Usando este sistema de numera c ao bin ario tamb em podemos representar qualquer quantidade que seria representada no sistema decimal. De acordo com a deni c ao de um sistema de numera c ao qualquer, o n umero bin ario 10010 pode ser representado da seguinte forma:
10010 = 1.24 + 0.23 + 0.22 + 1.21 + 0.20 14
10010 = 16 + 0 + 0 + 2 + 0 = 18 1 bit mais signicativo 0-bit menos signicativo
Observe que os n umeros utilizando a numera c ao bin aria devem ser lidos da direita para a esquerda, partindo do menos signicativo (LSB-Less Signicant Bit) ao mais signicativo (MSBMost Signicant Bit). Esta nomenclatura e dada ao d gito com a menor pot encia associada a uma base e ao d gito com a maior pot encia associada a uma base respectivamente, seja isto na parte inteira ou na parte fracionada do valor. 24 1 MSB 23 0 22 0 21 1 20 0 LSB
Tabela 2.2: Representa c ao bin aria do n umero 18. De acordo com este sistema de numera c ao, um n umero bin ario com N bits pode representar um n umero decimal de 2n objetos, como: 23 = 8 objetos. Veja que os ndices foram especicados em nota c ao decimal, o que possibilita a convers ao bin ario-decimal como descrito acima. Atrav es do exemplo anterior, podemos notar que a quantidade de d gitos necess arios para representar um n umero qualquer no sistema bin ario, e muito maior quando comparada ao sistema decimal. A representa c ao bin aria e perfeitamente adequada para utiliza c ao pelos computadores. No entanto, um n umero representado em bin ario apresenta muitos bits, cando longo e pass vel de erros quando manipulado por seres humanos normais como, por exemplo, os programadores, analistas e engenheiros de sistemas. Para facilitar a visualiza c ao e manipula c ao por programadores de grandezas processadas em computadores, que utilizam o sistema bin ario, s ao usualmente adotadas as representa c oes octal (base oito) e principalmente hexadecimal (base 16). Ressaltamos mais uma vez que o computador opera apenas na base dois e as representa c oes octal e hexadecimal n ao s ao usadas no computador, elas se destinam apenas a manipula ` c ao de grandezas pelos prossionais que trabalham com eletr onica digital.
2.2.1
Convers ao entre os Sistemas Bin ario e Decimal
Dado um n umero bin ario qualquer, para express a-lo em decimal, deve-se escrever cada n umero que o comp oe, multiplicado pela base do sistema. No caso do sistema bin ario o n umero dois elevada ` a posi c ao que ocupa. Uma posi ca o ` a esquerda da v rgula representa uma pot encia positiva e a direita uma pot ` encia negativa. A soma de cada multiplica c ao de cada d gito bin ario pelo valor das pot encias resulta no n umero real representado. Exemplo: 1011 (bin ario) = 1 23 + 0 22 + 1 21 + 1 20 = 11 (decimal)
15
Figura 2.1: Convers ao bin ario-decimal inteiro atrav es de divis oes sucessivas. Com isso, podemos dizer que o n umero 23(10) e igual 10111(2) . Ou, usando a nomenclatura correta, dizemos que: O n umero 23 na base 10 e igual ao n umero 10111 na base dois. Agora, vamos analisar o m etodo de multiplica c ao repetida para a parte fracion aria.
Figura 2.2: Convers ao bin ario-decimal inteiro atrav es de multiplica c oes sucessivas. Como podemos ver na gura acima, foi adotada uma outra nomenclatura chamada carry ou vai - um. Isto signica que para um n umero bin ario ter um carry e necess ario que a capacidade de representa c ao de um determinado n umero bin ario com n bits tenha sido excedida, fazendo com que seja necess ario usar um peso al em da capacidade deste n umero com n bits. Por exemplo, se temos o valor 3(10) , sua representa c ao bin aria seria: 11(2). Agora se quis essemos representar o n umero 4(10) s o com esses dois bits n ao seria poss vel, ent ao temos que usar o vai - umpara represent a-lo fazendo com que o n umero 4(10) seja agora composto de tr es bits: 100(2). Com rela c ao ` a convers ao do n umero fracional decimal em bin ario, deve ser observado que o procedimento de multiplica c ao repetida deve ser interrompido em duas situa c oes: Quando a parte fracional for zero ou quando for alcan cada a precis ao desejada. Contudo, na maioria dos casos, o motivo de interrup c ao ser a quando a precis ao for alcan cada.
2.3
Sistema de Numera c ao Hexadecimal
A ado c ao do sistema hexadecimal veio da necessidade de se representar os n umeros bin arios de forma mais curta ou simples. Isso ca claro quando utilizamos o sistema decimal para representar 16
o valor nove. Para representarmos ele no sistema decimal e s o usar o d gito 9(10) , mas se fossemos representar o mesmo valor no sistema bin ario, ter amos o seguinte n umero em bin ario: 1001(2) usando quatro d gitos! Vale notar que quando menor for a base, mais d gitos ser ao necess arios para representar um determinado valor, isso ca claro no exemplo dado acima. Uma base diferente foi ent ao adotada para que pudesse facilitar aos prossionais de eletr onica na representa c ao dos n umeros bin arios. A base adotada foi a base 16 (base hexadecimal), por ser uma pot encia inteira de dois que facilitar a a convers ao entre o hexadecimal e o bin ario. Com um n umero hexadecimal formado por n d gitos pode fazer a contagem de at e 16n objetos, por exemplo, para n = 1 podemos contar 161 = 16 objetos. Isto pode ser mais bem demonstrado na tabela abaixo: Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Bin ario 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F
Tabela 2.3: Tabela de convers ao decimal-binario-hexadecimal. Como notamos, o sistema de numera c ao hexadecimal utiliza os d gitos que correspondem aos n umeros do sistema decimal e tamb em utiliza algarismos do alfabeto para representar seus valores. Fazendo com que o conjunto de d gitos que represente este sistema seja:
0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F Como em qualquer base num erica, o carry no sistema hexadecimal mostra que a capacidade de representa c ao num erica dos d gitos menos signicativos foi excedida. Por exemplo, continuando a contagem em Hexadecimal iniciada na tabela anterior teremos: 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21...
2.3.1
Convers ao entre os Sistemas Bin ario e Hexadecimal
Uma das principais vantagens do sistema hexadecimal e sua f acil convers ao para o sistema bin ario e vice-versa. De fato, e muito simples converter hexadecimal para bin ario do que bin ario para hexadecimal.
17
Para fazer uma convers ao entre o sistema bin ario e hexadecimal, come camos a isolar da direita para a esquerda grupos de quatro bits, tamb em chamado de nibble, fazendo a convers ao direta destes quatro bits para hexadecimal usando a tabela 2.3. Caso esta separa c ao em grupos de quatro bits seja feita e os u ltimos bits n ao cheguem a formar grupos de quatro e s o adicionar zeros conforme for necess ario at e o preenchimento de quatro bits. Por exemplo, vamos converter o n umero 30(10) =11110(2) para hexadecimal:
Figura 2.3: Convers ao bin ario-hexadecimal. Com o processo descrito acima, vemos que e muito f acil fazer a convers ao de um n umero bin ario em hexadecimal. Por isso a sua maior aplicabilidade em sistemas digitais do que o bin ario, pois representa de forma simples o sistema num erico bin ario. Na gura 2.3, vemos que o n umero 30(10) = 11110(2) = 1E(16) . Para que possamos fazer a convers ao do sistema hexadecimal para o bin ario e s o executar o processo inverso da gura 2.3. Ou seja, fazer com que cada d gito hexadecimal seja convertido pelo nibble bin ario correspondente e depois reagrupado de novo.
Figura 2.4: Convers ao hexadecimal-bin ario. A convers ao entre os sistemas de numera c ao bin ario e hexadecimal e simples e torna f acil o trabalho tanto num sistema como no outro.
2.3.2
Convers ao entre os Sistemas Hexadecimal e Decimal
A convers ao entre os sistemas hexadecimal e decimal e feita atrav es de procedimentos simples, sendo que para a convers ao do hexadecimal para o decimal pode ser adotada duas formas: Fazendo a mudan ca do hexadecimal para bin ario e depois do bin ario para o decimal ou atrav es da substitui c ao de acordo com a equa c ao do sistema num erico. Ao contr ario, quando se vai fazer a convers ao de decimal para hexadecimal, a convers ao e feita de forma direta, usando o m etodo da divis ao repetida.
18
Tomando como exemplo o n umero hexadecimal 3C(16) teremos o seguinte n umero decimal aplicando as duas formas: 1. Equa c ao do sistema num erico: 3C = 3x161 + Cx160 = 3x16 + 12x1 = 60(10) 2. Convers ao hexadecimal para bin aria depois bin aria para decimal: 3C = 3(0011)eC (1100) = 00111100 = 111100 111100 = 1x25 + 1x24 + 1x23 + 1x22 + 0x21 + 0x20 = 32 + 16 + 8 + 4 = 60(10) Como visto, a mudan ca de bases e bem simples se adotarmos sempre a equa c ao do sistema num erico utilizado. Agora vamos ver como se aplica a divis ao repetida ao sistema hexadecimal para obter o n umero decimal, para isso, vamos tomar o n umero 60(10) e pass a-lo para hexadecimal.
Figura 2.5: Convers ao decimal-hexadecimal. Com isso vemos que a convers ao entre as bases 16, 2 e 10 s ao f aceis de serem feitas. E importante salientar que todo este processo de numera c ao tem que ser bem entendido pelo aluno para que n ao ocorram problemas no andamento da apostila. No pr oximo cap tulo, iremos ver a algebra dos sistemas digitais l ogicos, as regras b asicas de Boole que resultaram em alguns postulados.
19
Cap tulo 3
Algebra de Boole
3.1 Introdu c ao
O ponto de partida para o projeto de sistemas de processamento digital e a chamada Algebra de Boole, trabalho de um matem atico ingl es que, em um livro de 1854, prop os dar express ao as leis fundamentais do racioc nio na linguagem simb olica do c alculo. Trata-se, portanto, de uma formaliza c ao matem atica da l ogica em sua forma mais simples, conhecida como L ogica Proposicional. Esta era fundamentada por uma s erie de postulados mostrando como opera c oes simples podem ser usadas para resolver uma innidade de problemas. Apesar da algebra de Boole resolver problemas pr aticos de controle e fabrica c ao de produtos, na epoca em que ela foi idealizada, n ao havia sistemas eletr onicos que pudessem usar toda a teoria. A algebra de Boole veio se tornar importante com o advento da Eletr onica, especicamente, da eletr onica digital, que gerou os modernos computadores. Boole rma atrav es da sua teoria que para qualquer situa c ao s o existam duas possibilidades, condi c oes ou estados, que possam ser escolhidas e cada uma dessas possibilidades s ao inversas uma da outra. Assim, um forno s o pode estar quente ou frio, uma torneira s o pode estar aberta ou fechada, um carro s o pode estar parado ou em movimento, uma fonte s o pode ter ou n ao ter tens ao na sua sa da. Ou seja, cada pergunta s o pode ter como resposta verdadeira ou falsa. Com isso, para facilitar a representa c ao da l ogica de Boole, utilizamos dois estados: zero ou um, Verdadeiro ou Falso, Aberto ou Fechado, Alto ou Baixo (HI ou LO) ou Ligado ou Desligado. Na base da eletr onica digital partimos exatamente do princ pio que um determinado equipamento pode ter seus componentes l ogicos trabalhando com esses dois estados poss veis, ou seja, encontraremos presen ca do sinal de tens ao ou a aus encia do sinal de tens ao, o que se adapta perfeitamente aos princ pios da algebra de Boole. Tudo que um circuito l ogico digital pode fazer est a previsto pela algebra de Boole. Desde as mais simples opera c oes ou decis oes, como ligar uma chave ou acender um LED, quando dois sensores s ao ativados de uma determinada maneira ou ainda ativar uma bomba de agua quando a terra estiver seca.
20
3.2
N veis L ogicos
Como visto, sabemos que os circuitos digitais s o possuem dois estados para representar presen ca ou aus encia de sinal. Contudo, ainda e necess ario ter alguns par ametros importantes para fundamentar nosso entendimento. Nos circuitos digitais a presen ca de eletricidade ser a indicada como um, lembrando que segundo boole s o existe duas possibilidades poss veis, sendo cada uma elas aqui representadas por um n umero bin ario. Ainda podemos chamar de n vel HI (de HIGH ou Alto) a presen ca de eletricidade nos circuitos digitais. O estado oposto deve ser representado pela aus encia de eletricidade, tendo sua indica c ao feita pelo n umero bin ario zero representado pela nomenclatura LO (de LOW ou baixo). O zero ou LO ser a sempre uma tens ao nula, ou aus encia de sinal num ponto do circuito, mas o n vel l ogico um ou HI pode variar de acordo com o circuito considerado. Nos equipamentos eletr onicos, como o computador, a tens ao usada para a alimenta c ao de quase todos os circuitos l ogicos e de 5 V. Ent ao, o n vel um ou HI de seus circuitos ser a sempre uma tens ao de 5V. Nos notebooks e usada uma tens ao de alimenta c ao menor, devido ` a necessidade de um menor consumo por causa da bateria, da ordem de 3.2 V. Para tanto, nestes circuitos um n vel um ou HI corresponder a sempre a uma tens ao desse valor. Ainda temos os circuitos digitais que utilizam componentes de tecnologia CMOS e que s ao alimentados tipicamente por tens oes entre 3 e 15 V. Nestes casos, um n vel l ogico um ou HI poder a ter qualquer tens ao entre 3 e 15 V, dependendo apenas da tens ao de alimenta c ao usada. Atualmente, cada vez mais s ao usadas alimenta c oes de baixa tens ao como 4,2V, 1,8V, 2,5V e especialmente 3,3V. Na verdade, a ideia de associar a presen ca de tens ao ao n vel um e a aus encia ao n vel zero, e mera quest ao de conven c ao, porque o valor zero e facilmente associado a uma coisa nula ou aus encia de algo. Nada impede que se adote um crit erio oposto para isto e se fa ca os projetos dos circuitos usando este tipo de simbologia, pois eles funcionar ao perfeitamente. Por exemplo, nas portas seriais dos computadores 1 e representado por -12V e 0por +12V. Assim, quando dizemos que ao n vel alto (1) associamos a presen ca de tens ao e ao n vel baixo a aus encia de tens ao (0), estamos usando l ogica positiva, pois a transi c ao do n vel baixo para o alto e feito de forma positiva. Se associarmos o n vel baixo ou zero a presen ca de tens ao e o n vel alto ou um a aus encia de tens ao, estaremos falando de uma l ogica oposta, portanto uma l ogica negativa. Durante o uso da nossa apostila, vamos tratar somente da l ogica positiva, seja para aplica c ao da teoria como para qualquer n vel de tens ao usado nos exerc cios, a n ao ser quando especicado o contr ario. Portanto, na nossa l ogica, associaremos o n umero bin ario 0para falso, desligado, LO ou desabilitado e o n umero bin ario 1para verdadeiro, ligado, HI ou habilitado.
3.3
Elementos L ogicos B asicos
N os diariamente executamos diversas a c oes que dependem da l ogica, por exemplo, decis oes como, Se eu car rico eu compro um barco. Ent ao, temos uma condi c ao, pois s o acontecer aa compra do barco se ele car rico, caso n ao que n ao acontecer a a compra do barco. Visto isto, sabe-se que executamos diariamente opera c oes l ogicas, sendo as mais comuns as que envolvem n umeros, ou seja, quantidades que podem variar ou vari aveis, representando uma soma como: S = A + B. Podemos ver que o valor da vari avel S ser a dependente dos valores que A e B assumir ao. 21
Ent ao, podemos dizer que as vari aveis A e B s ao independentes e que S e dependente dos valores de A e B. Porem existe opera c oes mais simples que a soma, e que s ao simplesmente implantadas considerando a algebra booleana. E interessante observar que com um pequeno n umero de opera c oes l ogicas podemos alcan car a uma innidade de opera c oes mais complexas, como as utilizadas nos PCs atuais e que, repetidas em grande quantidade ou levadas a um grau de complexidade muito grande, nos fazem at e acreditar que a m aquina tenha algum n vel de intelig encia. Isso na realidade e a associa c ao de v arios circuitos simples levando ao um comportamento complexo de muitos circuitos digitais. Estes circuitos simples s ao denominados blocos l ogicos ou, mais comumente, portas l ogicas que s ao compostas de uma ou mais entradas e uma ou mais sa das. O resultado proveniente da(s) entrada(s) e executado pelo circuito l ogico gerando uma sa da que depende da(s) entradas. Em outras palavras, a resposta que cada circuito l ogico d a para uma determinada entrada ou entradas depende da regra booleanaque este circuito segue. Com isso, vemos que para chegarmos a entender como um computador funciona, com sua alta capacidade de resolu c ao de problemas, temos que come car entendendo como ele faz as opera c oes elementares usando as portas l ogicas e quais s ao essas portas. Por este motivo, depois de analisarmos o funcionamento das opera c oes l ogicas vamos associ alas a algebra de Boole, estudando cada uma das portas b asicas.
3.3.1
(NOT) ou Inversora Fun c ao L ogica NAO
Esta fun c ao e a mais b asica de todas as fun c oes l ogicas que possamos ver, ela pode ser tamb em nomeada como NOT, atrav es da nomenclatura inglesa da fun c ao da porta. Sua fun c ao e negar uma arma c ao, ou seja, como na algebra booleana s o existem duas respostas poss veis para uma pergunta, esta fun c ao invertea resposta, fazendo uma arma c ao verdadeira car falsa e vice-versa. O circuito l ogico que realiza esta opera c ao e denominado inversor.
Figura 3.1: Representa c ao simb olica da porta l ogica NOT. Analisando o comportamento deste circuito l ogico inversor, vemos que quando a sa da e verdadeira, a entrada e falsa, ou que apresenta n vel zero, quando a entrada e um e vice-versa. Podemos associar a ele uma tabela que ser a muito u til para representar esta fun c ao l ogica e esta tabela ser a usada para todos os outros circuitos l ogicos posteriores para estudarmos melhor seu funcionamento. Entrada 0 1 Sa da 1 0
Tabela 3.1: Tabela verdade da porta NOT. Esta tabela mostra o que ocorre com a sa da da fun c ao quando colocamos na entrada todas as combina c oes poss veis de n veis l ogicos. Dizemos que se trata de uma tabela verdadeou Truth 22
Tableno ingl es. O s mbolo adotado para representar esta fun c ao est a na gura 3.1. Este circuito l ogico pode ter o seu funcionamento demonstrado atrav es de um circuito eletr onico simples e de r apida compreens ao como o abaixo.
Figura 3.2: Circuito exemplicando a fun c ao l ogica NOT. Neste circuito temos uma l ampada que, acesa, indica o n vel 1 na sa da e apagada, indica o n vel 0. Quando a chave estiver na posi c ao A, a chave estar a fechada (n vel um), mas a l ampada estar a apagada (n vel 0), pois o uxo de corrente n ao passar a pela l ampada, mas pelo curto provocado pela chave. Contudo, quando a chave estiver aberta, ou seja, na posi c ao B (n vel zero) o uxo de corrente passara todo pela l ampada fazendo com que ela acenda. Esta maneira de simular fun c oes l ogicas com l ampadas indicando a sa da e chaves indicando a entrada, e bastante interessante pela facilidade com que vemos o funcionamento do circuito l ogico. Ent ao para vericar o funcionamento, e s o comparar os resultados da tabela abaixo. Entrada 0 1 Sa da 1 0 Chave Aberta fechada L ampada Acesa Apagada
Tabela 3.2: Compara c ao entre a fun c ao NOT e o circuito da gura 3.2.
3.3.2
Fun c ao L ogica E (AND)
A fun c ao l ogica E tamb em conhecida pelo seu nome em ingl es AND, pode ser denida como aquela em que a sa da ser a um se, e somente se, todas as vari aveis de entrada forem um. Observe que as fun c oes l ogicas n ao se limitam a um n umero de entradas. Cada fun c ao l ogica pode ter innitas entradas que correspondem as vari aveis independentes, mas s o possuem uma sa da, que demonstra do resultado l ogico da fun c ao. Este tipo de fun c ao l ogica pode ser representada pelo s mbolo mostrado na gura 3.3, sendo que este corresponde a uma fun c ao l ogica E de duas entradas. As fun c oes l ogicas tamb em s ao chamadas de portasou Gates(no ingl es), pois correspondem a circuitos l ogicos que podem controlar ou deixar passar os sinais da entrada para sa da seguindo determinadas condi c oes.
Figura 3.3: Representa c ao simb olica da porta l ogica E. Tomando como exemplo uma porta l ogica ou fun c ao l ogica E de duas entradas (A e B), vamos analisar como seu funcionamento e descrito atrav es de um circuito discreto. 23
Figura 3.4: Circuito exemplicando a fun c ao l ogica E. Procedendo como no exemplo da porta NOT, vamos considerar que as chaves s ao as entradas do circuito e que a l ampada seja a sa da. Ent ao, como e f acil de notar, precisamos ter as chaves A e B fechadas, para que l ampada seja ativada. Considerando o funcionamento do circuito j a podemos ver que a tabela da verdade ser a como abaixo. A 0 0 1 1 B 0 1 0 1 S 0 0 0 0 Chave A Desligado Desligado Ligado Ligado Chave B Desligado Ligado Desligado Ligado L ampada Apagada Apagada Apagada Acesa
Tabela 3.3: Compara c ao entre a fun c ao E (AND) e o circuito da gura 3.4 Observamos que para uma porta E com duas entradas temos quatro combina c oes poss veis para as entradas aplicadas. Para uma porta E de tr es entradas temos oito combina c oes poss veis para o sinal de entrada. Para uma porta de quatro entradas, teremos dezesseis e assim por diante, fazendo com que o n umero de combina c oes cres ca de forma exponencial. Conforme o funcionamento deste circuito, independente de quantas entradas uma porta E tem, verica que a l ampada s o ir a acender caso todas as chaves estejam fechadas, ou seja, se todas as entradas estiverem em n vel l ogico alto ou um.
3.3.3
Fun c ao L ogica OU (OR)
A fun c ao l ogica OU (OR do ingl es) se dene como aquela cuja sa da estar a com n vel l ogico alto ou um, se alguma das suas entradas tamb em estiver com n vel l ogico alto. Podemos representar uma fun c ao l ogica OU atrav es da seguinte simbologia.
Figura 3.5: Representa c ao simb olica da porta l ogica OU. Agora, tomando como exemplo uma porta OU com tr es entradas podemos construir o seguinte circuito discreto.
24
Figura 3.6: Circuito exemplicando a fun c ao l ogica OU. Atrav es da an alise do circuito da gura 3.6, vemos que a sa da estar a no n vel um (l ampada acesa) se uma das entradas, A, B ou C estiverem no n vel um, ou seja, fechada. Quando uma chave estiver fechada a l ampada receber a corrente conforme desejarmos. Para mais de duas vari aveis podemos ter circuitos l ogicos com mais de duas entradas. Para o caso de uma porta OU de tr es entradas teremos a seguinte tabela verdade ou Truth Table. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 1 1 1 1 Chave A Desligada Desligada Desligada Desligada Ligada Ligada Ligada Ligada Chave B Desligada Desligada Ligada Ligada Desligada Desligada Ligada Ligada Chave C Desligada Ligada Desligada Ligada Desligada Ligada Desligada Ligada L ampada Apagada Acesa Acesa Acesa Acesa Acesa Acesa Acesa
Tabela 3.4: Compara c ao entre a fun c ao OU (OR) e o circuito da gura 3.6.
3.3.4
Fun c ao NAO-E (NAND)
s As tr es fun c oes l ogicas vistas at e agora E, OU e NAO ao ` a base de toda a algebra booleana e todas as demais fun c oes l ogicas podem ser consideradas como derivadas delas. Por exemplo, uma fun c ao l ogica importante que vem da combina c ao de algumas portas l ogicas b asicas e a porta ou seja, a sa NAO-E ou NAND. Esta fun c ao e obtida pela associa c ao da fun c ao E com a NAO, da invertida de uma fun c ao E. Sua representa c ao e feita a partir do s mbolo abaixo:
Figura 3.7: Representa c ao simb olica da porta l ogica NAO-E. A simbologia e muito semelhante de uma porta E, contudo devemos ressaltar a exist encia de um pequeno c rculo na sa da da porta para indicar a nega c ao. Podemos dizer que na fun c ao 25
NAO-E, a sa da estar a em n vel zero se todas as entradas estiverem em n vel um, pois ser a a sa da inversa da fun c ao E. A duas tabelas verdades para uma porta NAO-E ou NAND e para um circuito com o mesmo prop osito de tr es entradas e a seguinte:
Figura 3.8: Circuito exemplicando a fun c ao l ogica NAO-E (NAND). ?? A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 1 1 1 1 Chave A Desligada Desligada Desligada Desligada Ligada Ligada Ligada Ligada Chave B Desligada Desligada Ligada Ligada Desligada Desligada Ligada Ligada Chave C Desligada Ligada Desligada Ligada Desligada Ligada Desligada Ligada L ampada Acesa Acesa Acesa Acesa Acesa Acesa Acesa Apagada
Tabela 3.5: Compara c ao entre a fun c ao NAND e o circuito da gura ??. Observe que a l ampada s o apagar a (sa da zero ou LO) quando as tr es chaves estiverem fechadas (n vel l ogico um ou HI), colocando em curto a fonte de alimenta c ao. O resistor e usado para limitar a corrente da fonte, j a que se n ao tivesse este resistor a resist encia tenderia a zero fazendo com que a corrente tendesse ao innito segundo a lei de ohm, causando problemas na fonte. Tamb em neste caso podemos ter a fun c ao NAND com mais de tr es entradas, at e mesmo s o com duas. importante ressaltar que atrav E es da associa c ao desta porta l ogica, e poss vel obter todas as outras fun c oes l ogicas descritas aqui neste item.
3.3.5
Fun c ao NAO-OU (NOR)
Semelhante a fun c ao l ogica NAND, esta fun c ao l ogica representa a invers ao da porta OU. Esta invers ao e feita da associa c ao da fun c ao OU com a fun c ao NAO. Sendo seu s mbolo apresentado abaixo juntamente com sua respectiva tabela verdade para uma porta de duas entradas.
26
Figura 3.9: Representa c ao simb olica da porta l ogica NAO-OU. A 0 0 1 1 B 0 1 0 1 S 1 0 0 0
Tabela 3.6: Tabela verdade da NAO-OU (NOR) e o circuito da gura 3.9. O funcionamento desta porta l ogica corresponde ao seguinte: se a sa da tiver n vel l ogico um, signica que na sua entrada, teremos somente n vel l ogico zero. Agora, para quaisquer outros valores de entrada, a sa da sempre ser a um, fazendo com que a arma c ao de que esta porta e o inverso da porta OU seja verdadeira. Abaixo poderemos vericar como o circuito discreto equivalente abaixo corresponde exatamente ao funcionamento da porta l ogica.
Figura 3.10: Circuito exemplicando a fun c ao l ogica NAO-OU. Podemos analisar o funcionamento deste circuito atrav es das posi c oes de suas chaves, pois se a chave A ou B estiver na posi c ao fechada (n vel l ogico 1) ou as duas estiverem fechadas, o circuito ca curto-circuitado e faz com que a l ampada que desligada. Agora, caso as duas quem em n vel l ogico baixo (posi c ao aberta) a corrente passa a circular pela l ampada acendendo-a.
3.3.6
Fun c ao OU-EXCLUSIVO (XOR)
Uma fun c ao com relevada import ancia para o funcionamento dos circuitos l ogicos digitais e, mais especicamente, para os computadores e a denominada OU-EXCLUSIVO. Esta fun c ao tem a capacidade de promover a soma entre valores bin arios ou ainda encontrar o que se denomina paridade(o que ser a visto futuramente). Abaixo poderemos ver qual e o s mbolo que representa esta fun c ao l ogica.
27
Figura 3.11: Representa c ao simb olica da porta l ogica XOR. Seu funcionamento pode ser denido da seguinte forma: a sa da ser a um somente se as vari aveis de entrada forem diferentes. Com isso temos que, para uma porta OU-EXCLUSIVO de duas entradas, quando a entrada A assumir um a entrada B dever a ser zero ou vice-versa. A 0 0 1 1 B 0 1 0 1 S 0 1 1 0
Tabela 3.7: Tabela verdade da fun c ao XOR para duas entradas. Esta fun c ao l ogica, como dita acima, tamb em e derivada das fun c oes l ogicas b asicas, sendo poss vel mont a-la usando portas conhecidas. Assim, mesmo que esta fun c ao tenha seu pr oprio s mbolo e possa ser considerado um blocoindependente nos projetos, podemos sempre implement a-la com um circuito equivalente como o ilustrado abaixo.
Figura 3.12: Representa c ao de uma porta XOR usando portas l ogicas simples.
3.3.7
Fun c ao NAO-OU-EXCLUSIVO ou Coincid encia
Esta fun c ao l ogica e como o inverso da fun c ao OU-EXCLUSIVO. Sua denomina c ao em ingl es e exclusive XNOR sendo representada pela simbologia abaixo. Observe o c rculo na ponta do s mbolo que indica a invers ao da fun c ao anterior (XOR), entretanto essa terminologia n ao e muito bem empregada nesta situa c ao. Esta fun c ao pode ser denida como a apresenta c ao de uma sa da igual a um se somente as vari aveis de entrada forem iguais.
Figura 3.13: Representa c ao simb olica da porta l ogica XNOR.
28
A representa c ao matem atica desta fun c ao l ogica e dada pelo s mbolo esta fun c ao utilizando portas l ogicas b asicas como abaixo. A 0 0 1 1 B 0 1 0 1 S 1 0 0 1
. Uma tabela verdade
para esta fun c ao e dada adiante, e ainda igual a porta OU-EXCLUSIVO, podemos implementar
Tabela 3.8: Tabela Verdade da fun c ao XNOR usando portas l ogicas simples.
Figura 3.14: Representa c ao de uma porta XNOR usando portas l ogicas simples
3.4
Propriedades das Opera c oes L ogicas
Os circuitos l ogicos fazem opera co es utilizando os valores bin arios aplicados ` as suas entradas. Assim, podemos representar estas opera c oes por uma simbologia apropriada, facilitando o projeto dos circuitos e permitindo visualizar melhor o que ocorre quando associamos muitas fun c oes. No entanto, para que possamos unir v arias portas diferentes, fazendo com que sua fun c ao b asica em conjunto com outras possam desempenhar opera c oes mais complexas, e preciso saber as propriedades que as opera c oes podem realizar. Da mesma forma que acontece com os n umeros decimais, as opera c oes l ogicas booleanas baseiam-se numa s erie de regras, postulados e teoremas conforme j a t nhamos visto antes no in cio do cap tulo. Os principais para o nosso curso s ao vistos aqui e sua valida c ao n ao s ao necess arias no momento, contanto que voc e acredite que as arma c oes s ao corretas. Caso o aluno queira se aprofundar no assunto, recomendamos alguma literatura relacionada a Boole.
3.4.1
Representa co es
s As opera c oes l ogicas E, OU e NAO ao representadas matematicamente por s mbolos usados no equacionamento decimal, contudo, apesar dos s mbolos serem semelhantes, eles possuem signicados diferentes como se pode ver a seguir. 1. Opera c ao E: A opera c ao E tem como s mbolo o ponto nal(.). Ent ao para representar matematicamente a fun c ao E com duas entradas A e B com sa da igual a S, podemos fazer sua representa c ao com: S = A . B;
29
2. Opera c ao OU: A opera c ao OU e representada matematicamente pelo sinal (+). Com isso, a representa c ao da opera c ao de uma porta OU com entradas A e B e sa da S pode ser representada como: A + B = S ou S=A+B; 3. Opera c ao NAO: Esta opera c ao e indicada por uma barra da seguinte forma: A= S ou S = A (A barra igual a S ou S igual a A barrado). 4. Opera c ao XOR: Esta opera c ao e indicada por um s mbolo que tem fun c oes diferentes na algebra booleana, o s mbolo , sua representa c ao e dada por S=A B.
5. Opera c ao XNOR: Esta opera c ao e indicada por um s mbolo que tem fun c oes diferentes na algebra booleana, o s mbolo , sua representa c ao e dada por S=A B.
Tendo em mente estas representa c oes, podemos enumerar as seguintes propriedades das opera c oes l ogicas: aquele que, quando participa de uma opera 1. Elemento Neutro: E c ao com uma vari avel, leva a um resultado igual a pr opria vari avel. No caso da opera c ao E o elemento neutro e 1, isto e, A.1 = A. J a para a opera c ao OU o elemento neutro e 0, ou seja A+0 = A aquele que quando participa de uma opera 2. Elemento Nulo: E c ao com uma vari avel, leva sempre a um mesmo valor, independente de qual seja o valor da vari avel. Na opera c ao E o elemento nulo e 0, portanto A.0 = 0. J a para a opera c ao OU o elemento nulo e 1, assim A+1 = 1 3. Elemento Complementar: O resultado da opera c ao de uma vari avel com seu complemento (seu valor negado) e o elemento nulo da opera c ao. Assim sendo, A+A=1 e A.A=0 4. Propriedade comutativa das opera c oes E e OU: A+B =B+A A.B = B.A 5. Propriedade associativa das opera c oes E e OU: A.(B.C ) = B.(C.A) A + (B + C ) = B + (A + C ) 6. Teorema da Involu c ao:A nega c ao da nega c ao e a arma c ao:A=A. 7. A opera c ao E e distributiva em rela c ao ` a opera c ao OU:A.(B+C)=A.B+A.C a uma opera 8. Teoremas de De Morgan: Aplicando a opera c ao NAO c ao E, a resultante desta consistir a num resultado id entico de uma opera c ao OU aplicada aos complementos da vari avel de entrada. Ou seja:
A.B = A + B
30
a uma opera O mesmo teorema pode ser aplicado a opera c ao NAO c ao OU o resultado e igual ao da opera c ao E aplicada aos complementos das vari aveis de entrada. A + B = A.B
3.4.2
Exemplos de simplica c ao das Equa co es L ogicas
Exemplo 1: S = A.B+A.B A.(B+B) * Colocando A em evid encia A * Complementar: A+A = 1
Exemplo 2: S = A.B.C+A.C+A.B A.(B.C+(B+C)) * Colocando A em evid encia A.(B.C+(B.C)) A * Pelo teorema de Morgan * Complementar: A+A = 1
Exemplo 3: S = (A+B+C).(A+B+C) A.B.C.(A+B+C ) 0+A.B.B.C+0 A.B.B.C A.B.C *Elemento Neutro: A+0 = A *Complementar: B.B=B * Pelo teorema de Morgan A.A.B.C+A.B.B.C+A.B.C.C * Propriedade Distributiva
Exemplo 4 : S = ((A.C)+B+D)+C.(A+C+D) (A.C).B.D+C.(A+C+D) (A.C).B.D+C.A+0+C.D (A.C).B.D+C.A+C.D C.D.(A.B+1)+C.A C.D.(1)+C.A C.D+C.A C.(D+A) C.(A.D) * Pelo teorema de Morgan *Complementar: A.A = 0 * Neutro: A + 0 = A * Colocando C.D em evid encia * Neutro: A + 1 = 1 * Neutro: A . 1 = A * Colocando C em evid encia * Pelo teorema de Morgan (A.C).B.D+C.A+C.C+C.D * Propriedade Distributiva
Exemplo 5: S = ((A+B).C )+(D.(C+B)) ((A+B)+C)+(D.(C+B)) ((A+B)+C)+(D+(C+B)) (A+B)+(C+B)+C+D (A+B)+(C.B)+C+D (A+B)+C.(B+1)+D (A+B)+C.(1)+D (A+B)+C+D (A+B)+(C.D) * Pelo teorema de Morgan * Pelo teorema de Morgan * Propriedade Associativa * Pelo teorema de Morgan * Colocando C em evid encia * Neutro: A + 1 = 1 * Neutro: A . 1 = A * Pelo teorema de Morgan
Exemplo 6: S = A.B.C+A.B.C+A.B.C+A.B.C+A.B.C C.(A.B+A.B+A.B+A.B)+A.B.C * Colocando C em evid encia 31
C.(A.(B+B)+A.(B+B))+A.B.C C.(A.(1)+A.(1))+A.B.C C.(A+A)+A.B.C C.(1)+A.B.C A.B.C+C (A+B+C)+C ((A+B+C).C) (A.C+B.C+C.C) (A.C+B.C+0) (A.C+B.C ) (C.(A+B)) C+(A+B) C+A.B
* Colocando A e A em evid encia
* Complementar: A + A = 1 * Neutro: A . 1 = A * Complementar: A + A = 1 * Neutro: A . 1 = A * Pelo teorema de Morgan * Pelo teorema de Morgan * Propriedade Distributiva * Complementar: A . A = 0 * Neutro A + 0 = A * Colocando C em evid encia * Pelo teorema de Morgan * Pelo teorema de Morgan
3.4.3
Fazendo tudo com Portas NAO-E (NAND)
Como j a comentado anteriormente, temos um tipo de porta que em associa c ao entre elas, podem gerar todas as outras portas devido as suas caracter sticas. Esta propriedade torna essas portas elementos universais nos projetos de circuitos digitais j a que, na forma de circuitos integra dos, as fun c oes NAO-E s ao f aceis de obter e baratas. Com isso, vamos ver de que forma podemos implementar algumas portas l ogicas atrav es da porta NAO-E. 1. Inversora: Para obter uma inversora de uma porta NAO-E basta unir suas entradas ou colocar uma das entradas no n vel l ogico um.
Figura 3.15: Exemplos de portas inversoras com portas NAO-E. A 0 1 B 0 1 S 1 0
Tabela 3.9: Tabela verdade de uma porta NAO-E como inversora. 2. A fun c ao OU (OR) e obtida atrav es da coloca c ao de uma inversora na sa da depois de aplic a-la a uma porta NAO-E. Fica f acil deduzir, pois,S=A.B e aplicando DeMorgan temos: S=A+B.
32
Figura 3.16: Exemplo de portas E com portas NAO-E (NAND) 3. Uma porta E (AND) e feita atrav es da jun c ao entre uma porta NAO-E (NAND) e uma inversora em cada entrada.
Figura 3.17: Exemplo de portas OU com portas NAO-E (NAND)
3.5
3.5.1
Mapa de Karnaugh
Introdu c ao
No item anterior vimos uma boa parte da algebra de Boole, seus teoremas e propriedades de forma simples. Agora vamos ver uma nova metodologia para que possamos fazer as mesmas simplica c oes ou redu c oes das fun c oes l ogicas mais complexas. Esta nova metodologia foi criada com o intuito de tornar simples o nosso trabalho na hora de construir os sistemas l ogicos. Veitch e Karnaugh foram dois estudiosos do s eculo passado que tornaram poss vel as simplica c oes de fun c oes l ogicas por simples observa ca o visual da tabela verdade, quando esta est a transcrita em mapas criados para este procedimento.
3.5.2
Endere camento de um Mapa de Karnaugh
O mapa de Karnaugh tem no seu signicado uma mudan ca na forma com que a tabela verdade e apresentada. Este mapa e composto por um n umero de c elulas igual ao n umero de linhas da tabela verdade e, portanto, tem 2n c elulas, onde n e o n umero de vari aveis que comp oem a fun c ao. Ent ao, antes de come carmos a analisar este tipo de mapa, temos que saber como se transcreve uma tabela verdade para um mapa de Karnaugh e tamb em como e este mapa, isso e visto facilmente pelo jogo batalha naval. Como:
Tabela 3.10: Tabela exemplo do jogo batalha naval. Aqueles que conhecem batalha naval, provavelmente sabem que cada ponto assinalado na cha pertence a um elemento da esquadra inimiga, com isso, se quiser atingir um alvo temos que utilizar os indicativos de linha e coluna para, exatamente, informar a localiza c ao do suposto alvo. 33
Para o mapa acima vemos que se tomarmos a leira vertical composta por quatro asteriscos tem os seguintes endere cos: A2, A3, A4 e A5. Por analogia, as leiras compostas por tr es asteriscos e a leira composta por dois asteriscos na horizontal t em, respectivamente os seguintes endere cos: C3, D3, E3 e E6 e F6. Se entendermos esta forma de endere camento pode-se vericar que num mapa de Karnaugh o processo e muito parecido. Observe o exemplo de um Mapa K (Karnaugh) de quatro vari aveis:
Tabela 3.11: Tabela exemplo do mapa de karnaugh de quatro vari aveis.
O endere co da c elula F e: A = 0, B = 0, C = 0 e D = 1; O endere co da c elula H e: A = 0, B = 1, C = 1 e D = 1; e, ainda, o endere co da c elula J e: A = 1, B = 1, C = 0 e D = 0. Observe a maneira particular que colocamos os valores em bin ario. Esta forma de organiza c ao de utiliza c ao do sistema de numera c ao bin aria e chamada de c odigo gray. O c odigo gray e um c odigo digital com a propriedade que duas palavras-c odigo consecutivas diferem apenas de um bit. Ele se enquadra na classe dos c odigos reetidos, devido ao algoritmo de constru c ao que ele utiliza. Com isso vemos que este c odigo n ao mostra o c odigo bin ario na ordem que estamos acostumados a us a-lo e esta e justamente a maneira particular que caracteriza o mapa de Karnaugh. Para exemplicarmos o endere camento de um mapa K ca mais f acil e mais claro iniciarmos com um mapa de quatro vari aveis, mas didaticamente vamos estudar primeiro o mapas de tr es vari aveis para ent ao chegarmos ao de quatro vari aveis.
3.5.3
Mapa de Karnaugh de tr es vari aveis
Podemos analisar tamb em fun c oes de tr es vari aveis atrav es dos mapas K, e para isso basta usarmos dois mapas de duas vari aveis associados convenientemente. Temos ent ao duas formas de associ a-los que s ao completamente equivalentes:
Figura 3.18: Disposi c oes do mapa de Karnaugh Entretanto, antes de continuar nossa an alise sobre estes mapas e necess ario denir alguns par ametros. E eles s ao: 34
1. Adjac encia: Podemos considerar que duas c elulas de um mapa de Karnaugh s ao adjacentes se as vari aveis que a endere cam apresentarem apenas uma mudan ca de valor. Exemplo:
Figura 3.19: Exemplo de adjac encia As c elulas % e # s ao adjacentes, pois para % A = 0, B = 0 e C = 1 e para #, A = 1, B = 0 e C = 1. Percebemos ent ao que apenas A apresentou mudan ca em seu valor. As c elulas % e @ n ao s ao adjacentes, pois para % A = 0, B = 0 e C = 1 e para @, A = 1, B = 0 e C = 0. Percebemos ent ao que A e C apresentaram mudan cas em seus valores. 2. Enlace: Enlace e o agrupamento que fazemos no mapa K com o intuito de visualizarmos as c elulas adjacentes. Para cada agrupamento ou enlace, teremos uma express ao booleana correspondente e estas nos dar ao o resultado do mapa em uma forma mais simplicada. Os enlaces s o podem ser feitos de forma que agrupem um n umero de c elulas que seja igual a uma pot encia de dois, ou seja, 1, 2, 4, 8, etc. Com isso, um mapa de Karnaugh de tr es vari aveis na sua forma horizontal pode ter apenas os seguintes enlaces:
Figura 3.20: Representa c ao do enlace de uma c elula
Figura 3.21: Representa c ao dos enlaces de duas c elulas
Figura 3.22: Representa c ao dos enlaces de quatro c elulas
35
Figura 3.23: Representa c ao dos enlaces de oito c elulas Observando acima podemos entender que cada enlace dene uma regi ao onde as vari aveis de endere camento apresentam uma propriedade em comum. Portanto para resolvermos um mapa de Karnaugh devemos seguir os seguintes passos: 1. Identicar as c elulas cujos valores s ao um; 2. Fazer os enlaces permitidos (observando as adjac encias e o n umero de c elulas do enlace); 3. Deduzirmos a express ao booleana para cada enlace e agruparmos essas express oes atrav es da fun c ao OU.
3.5.4
Mapa de Karnaugh de quatro vari aveis
Utilizando o mesmo procedimento do mapa anterior, pode-se tamb em analisar as fun c oes de quatro vari aveis atrav es dos mapas K, sendo que para tanto basta usarmos dois mapas de tr es vari aveis associados convenientemente.
Figura 3.24: Mapa de Karnaugh para quatro vari aveis As regras de adjac encias e de enlaces para o mapa de Karnaugh de quatro vari aveis continuam sendo as mesmas, j a que estas regras valem para mapas com qualquer n umero de c elulas. Contudo, devemos fazer algumas considera c oes u teis para facilitar a simplica c ao do mapa. Primeiro, fazer os enlaces com maior n umero de c elulas, pois se n ao proceder assim, possivelmente faremos agrupamentos que poderiam ser substitu dos por um maior. Em segundo lugar, vericar se em cada enlace existe pelo menos uma c elula que perten ca a apenas um enlace, pois corremos o risco de fazermos enlaces redundantes e dispens aveis. Para uma melhor compreens ao da forma com que deve ser feita a utiliza c ao do mapa, come caremos citando um exemplo:
36
Figura 3.25: Exemplo sobre a forma c ao do mapa de karnaugh de quatro elementos Desejamos expressar esta tabela como a soma de produtos, o que signica que os valores importante notar que caso quis adjacentes que devemos procurar na tabela s ao os uns. E essemos considerar os zerosda tabela, ter amos que expressar a tabela como o produto de somas. Voltando ao exemplo, nossa ideia e agrupar os termos adjacentes iguais, havendo para isso diversas possibilidades, entretanto, devemos agrupar uma maior quantidade poss vel de itens adjacentes, pois isso criar a um enlace maior. Assim teremos equa c oes mais simplicadas. hora que for obter as equa c oes do mapa, e necess ario entender que os ndices deste mapa determinam ` a condi c ao l ogica de cada vari avel. Ent ao, como a tabela acima foi expressa atrav es da soma de produtos, quando o ndice for zero, a vari avel l ogica correspondente tem seu n vel barrado, ou invertido. O mesmo racioc nio serve para quando o ndice for um, indicando que a vari avel n ao ter a seu valor l ogico alterado.
3.6
Conclus ao
Os circuitos l ogicos digitais podem parecer algo confuso e de dif cil compreens ao, pois eles utilizam muito da matem atica e isso, a `s vezes, pode parecer mon otono e desestimulante. Contudo, esta teoria b asica e necess aria para que voc e possa entender de forma clara o funcionamento dos cap tulos que se seguem. Isto ainda e o come co, mas o esfor co ser a recompensador a partir do momento que o aluno come car a enxergar estes conceitos em todos os equipamentos que utilizam algum tipo de circuito l ogico. Anal, estes princ pios est ao presentes em tudo que um computador faz. Nos cap tulos que se seguem, estes conceitos j a ser ao abordados de forma mais concreta e nas li c oes pr aticas ser a mais f acil entend e-los. Nas pr oximas li c oes, o que foi estudado at e agora car a mais claro quando encontrarmos sua aplica c ao pr atica.
37
Cap tulo 4
Fam lia de Circuitos L ogicos Digitais

At e 1955, os componentes eletr onicos dispon veis para construir sistemas digitais eram os diodos semicondutores e as v alvulas a v acuo. Os diodos s ao relativamente pequenos, com dimens oes da ordem de mil metros, e consomem relativamente pouca pot encia. As v alvulas, por outro lado, s ao grandes, tendo dimens oes da ordem de v arios cent metros e consomem quantidades relativamente grandes de pot encia, tipicamente da ordem de alguns watts. Embora em sua maioria as portas pudessem ser constru das com diodos e resistores, tamb em era necess ario usar v alvulas em grandes quantidades. Como resultado, qualquer sistema digital era grande, caro, e usava muita pot encia. A situa c ao melhorou consideravelmente com a inven c ao do transistor nos anos 50. Um transistor, normalmente substituindo uma v alvula, consome muito menos pot encia (da ordem de dezenas de mW) e, como o diodo semicondutor, quando encapsulado individualmente, tem dimens oes da ordem de alguns mil metros. Portanto, com a evolu c ao da tecnologia e a inven c ao do transistor, procurou-se padronizar os sinais el etricos correspondentes aos n veis l ogicos. Esta padroniza c ao favoreceu o surgimento das fam lias de componentes digitais com caracter sticas bastante distintas. Os circuitos eletr onicos modernos n ao usam chaves e l ampadas para representar n veis l ogicos na pr atica, mas sim, dispositivos muito r apidos que podem estabelecer os n veis l ogicos nas entradas das fun c oes com velocidades incr veis e isso lhes permite realizar milh oes de opera c oes muito complexas a cada segundo. Aqui veremos que tipos de circuitos s ao usados e como s ao encontrados na pr atica, fazendo com que o seu uso em conjunto possa criar um circuito muito mais complexo, como aqueles encontrados nos computadores atuais em blocos b asicos. Estes blocos, quando unidos, podem levar a elabora c ao de circuitos muito complexos como os encontrados nos computadores de hoje. As fam lias l ogicas diferem basicamente pelo componente principal utilizado por cada uma em seus circuitos. Existem in umeras fam lias que possuem caracter sticas u nicas, podemos citar como algumas fam lias existentes: RTL - L ogica resistor-transistor (obsoleta); DTL - L ogica diodo-transistor (obsoleta); DCTL - L ogica transistor acoplamento direto; TTL - L ogica transistor-transistor (mais popular);
38
ECL - L ogica emissor-acoplado; MOS - Metal Oxide Semiconductor: PMOS - L ogica MOSFETs de canal-p (obsoleta); NMOS - L ogica MOSFETs de canal-n CMOS - L ogica MOSFETs Complementares; Entretanto, nosso objetivo aqui e analisar o funcionamento de tr es fam lias em particular: Fam lia RTL, TTL (Transistor-Transistor Logic) e CMOS. A fam lia RTL s o por uma quest ao did atica, pois j a e uma fam lia obsoleta e as outras duas por serem as mais utilizadas atualmente. No restante deste cap tulo iremos analisar os par ametros t picos de cada fam lia, vericar como e o funcionamento destas fam lias e vericar se e poss vel promover a interconex ao entre elas.
4.1
Fam lia RTL (Resistor-Transistor Logic) e DTL (Diode-transistor Logic)
4.1.1
O transistor como chave eletr onica
O transistor opera em tr es modos diferentes. O primeiro e o funcionamento de corte, que consiste na transforma c ao el etrica do transistor numa chave aberta, impedindo a circula c ao de corrente atrav es de si. O segundo consiste no funcionamento do transistor como amplicador, que consiste na amplica c ao de um sinal injetado na entrada. O terceiro e o modo do transistor no estado de satura c ao, onde o transistor funciona eletricamente como uma chave fechada, fazendo com que circule corrente por ele. Se considerarmos somente a primeira e a terceira forma de funcionamento, vericamos que o transistor pode facilmente substituir uma chave, tornando poss vel a representa c ao de um circuito l ogico simples. Assim, na simula c ao dos circuitos que estudamos e em que usamos chaves, e poss vel utilizar transistores com uma s erie de vantagens. Uma vantagem importante e que o transistor poder a operar com a tens ao ou n vel l ogico produzido por uma outra fun c ao e n ao necessariamente por uma pessoa que acione uma chave. Assim, as fun c oes l ogicas implementadas com transistores t em a vantagem de poderem ser interligadas umas nas outras, pois o sinal que aparece na sa da de cada uma pode ser usado como entrada para outra. Abaixo podemos ver um exemplo simples da utiliza c ao de um transistor para obter uma porta inversora.
Figura 4.1: Representa c ao de uma inversora na fam lia RTL
39
Aplicando o n vel um (5V) na base do transistor ele conduz at e o ponto de saturar, fazendo a tens ao no seu coletor cair a zero. Por outro lado, na aus encia de tens ao na sua base, que corresponde ao n vel zero de entrada, o transistor se mant em cortado e a tens ao no seu coletor se mant em alta, o que corresponde ao n vel um. Tomando este entendimento como base, podemos conseguir outras portas l ogicas simples atrav es da combina c ao de transistores e resistores.
Figura 4.2: Representa c ao de uma porta NAO-E na fam lia RTL
Figura 4.3: Representa c ao de uma porta NAO-OU na fam lia RTL Isso signica que a elabora c ao de um circuito l ogico digital capaz de realizar opera c oes complexas usando transistores e algo que pode ser conseguido com relativa facilidade.
4.1.2
Usando a Fam lia DTL
Uma fam lia que pode ter bastante uso na pr atica e a DTL (l ogica diodo-transistor). Sua principal vantagem e a facilidade de constru c ao em situa c oes onde n ao se justica o uso de um circuito integrado. Por exemplo, caso seja preciso usar uma porta E de tr es entradas podemos optar pelo seguinte circuito:
Figura 4.4: Composi c ao de uma porta E DTL.
40
Onde a sa da S ser a 1 se, somente se, todas as entradas forem um. Tamb em e poss vel construir uma porta OU, conforme apresentado a seguir:
Figura 4.5: Composi c ao de uma porta OU DTL. Utilizando estas simples portas com diodos e ainda uma inversora com transistor e poss vel resolver facilmente alguns problemas de l ogica no circuito. Vale ressaltar, por em, que ao optar por um circuito mais simples deixamos de lado vantagens como padroniza c ao, velocidade, interconectividade, etc.
4.1.3
Melhorando o Desempenho
Entretanto, utilizar estes circuitos transistorizados que corresponde a uma maneira n ao padr ao pode trazer diculdades na cria c ao de sistemas l ogicos mais complexos. Mesmo que antes, durante o desenvolvimento da eletr onica digital, cada porta l ogica fosse montada com seus transistores e resistores para depois ser interligada com as outras, isto foi causando um desconforto por v arios motivos. Um desses motivos foi a alta complexidade que se tinha para montar um circuito com v arias fun c oes l ogicas. Outro motivo era a necessidade de ter um padr ao de funcionamento para cada circuito ou fun c ao. Isso era ideal para ter todos os circuitos operando com a mesma tens ao de alimenta c ao, para que pudessem fornecer sinais que fossem reconhecidos e que fosse sens vel o suciente para reconhecer os sinais dos outros circuitos l ogicos. Para se solucionar este problema, foi desenvolvida a tecnologia dos circuitos integrados, permitindo a coloca c ao de diversos componentes j a interligados dentro de um inv olucro pl astico, permitindo o uso de v arias fun c oes l ogicas simult aneas e em maior quantidade. Assim, foi poss vel diminuir o tamanho dos projetos, pois foi criada uma s erie de circuitos integrados que continham numa u nica pastilha as fun c oes l ogicas digitais mais usadas. Com isso elas passaram a ocupar menos area f sica e foram feitas de tal maneira que todas eram compat veis entre si, operando com as mesmas tens oes e reconheciam os mesmos sinais. Estas s eries de circuitos integrados formaram ent ao as Fam lias L ogicas, a partir das quais os projetistas tiveram facilidade em encontrar todos os blocos para montar seus equipamentos digitais. Ent ao conforme as guras abaixo, cada CI (Circuito Integrado) continham uma quantidade de portas l ogicas de um mesmo tipo.
41
Figura 4.6: Circuito Integrado contendo quatro portas NAO-E Assim, se fosse necess ario montar um circuito que usasse tr es portas E, o projetista teria dispon veis componentes compat veis entre si contendo estas fun c oes e de tal forma que poderiam ser interligadas das maneiras desejadas e num espa co f sico m nimo. O sucesso do advento dessa tecnologia foi enorme, pois al em do menor tamanho dos circuitos havia menor consumo de energia. Apesar da fam lia RTL ser uma precursora da tecnologia digital, hoje ela n ao e mais utilizada devido ` as limita c oes impostas por ela, que j a foram citadas. Nas pr oximas p aginas, nos limitaremos a estudar as duas fam lias em maior destaque hoje, a fam lia TTL e a CMOS.
4.2
Fam lia TTL
A fam lia TTL foi primeiramente desenvolvida pela Texas Instruments, contudo, devido a enorme utilidade desta fam lia, muitos fabricantes de semicondutores tamb em produzem seus componentes. Esta fam lia e facilmente reconhecida durante o seu uso nos projetos principalmente pelo fato de ter duas s eries que come cam pelos n umeros 54 para o uso militar e 74 para o uso comercial. Assim, a associa c ao de qualquer componente que comece pelo n umero 74` a fam lia TTL ca evidente. A caracter stica mais importante desta fam lia est a no fato de que ela trabalha com uma tens ao de alimenta c ao de 5 V. Assim, para os componentes desta fam lia, o n vel l ogico zero e sempre a aus encia de tens ao ou 0 V, enquanto que o n vel l ogico um e sempre uma tens ao de +5 V. Para os n veis l ogicos serem reconhecidos, eles devem estar dentro de faixas bem denidas, pois na fam lia TTL h a uma faixa chamada faixa de ru do. Uma porta TTL reconhecer a como n vel zero as tens oes que estiverem entre 0 e 0,8 V e como n vel um as que estiverem numa outra faixa, entre 2,4 e 5 V. Entre essas duas faixas existe uma regi ao indenida que deve ser evitada. Hoje no mercado existem centenas de circuitos integrados TTL dispon veis para a elabora c ao de projetos eletr onicos. A maioria usa inv olucros DIL de 14 e 16 pinos, conforme visto na gura anterior. As fun c oes mais simples das portas est ao dispon veis numa certa quantidade em cada integrado. No entanto, ` a medida que novas tecnologias foram sendo desenvolvidas permitindo a integra c ao de uma grande quantidade de componentes, surgiu a possibilidade de colocar num integrado n ao apenas umas poucas portas e fun c oes adicionais que ser ao estudadas futuramente como ip-ops, decodicadores e outros mas, tamb em interlig a-los de diversas formas e utiliz a-los em aplica c oes espec cas. Com isso, ca f acil observar que os componentes que comp oem quase todos os equipamentos eletr onicos s ao compostos pelo conjunto de diversos componentes l ogicos. Para que isso fosse poss vel, diversas etapas no aumento da integra c ao foram obtidas e receberam
42
nomes que hoje s ao comuns quando falamos de equipamentos digitais e computadores em geral. Temos as seguintes classica c oes para os graus de integra c ao dos circuitos digitais: SSI - Small Scale Integration ou Integra c ao em Pequena Escala: Que corresponde a s erie normal dos primeiros TTL que cont em de 1 a 12 portas l ogicas num circuito integrado. MSI - Medium Scale Integration ou Integra c ao de M edia Escala: Em que temos num u nico circuito integrado de 13 a 99 portas ou fun c oes l ogicas. LSI - Large Scale Integration ou Integra c ao em Grande Escala: Que corresponde a circuitos integrados contendo de 100 a 999 portas ou fun c oes l ogicas. VLSI - Very Large Scale Integration ou Integra c ao em Escala Muito Grande: Que corresponde aos circuitos integrados com mais de 1000 portas ou fun c oes l ogicas. Em circuitos eletr onicos, na maioria dos casos e poss vel melhorar a velocidade de opera c ao (isto e, fazer com que o circuito comute entre os n veis alto e baixo de forma mais r apida) sacricando a pot encia. Como maior pot encia n ao envolve somente maiores correntes mais tamb em maior consumo de energia e uma dissipa c ao maior de calor, elas tamb em afetam diretamente as capacit ancias parasitas que existem nas jun c oes dos semicondutores sendo carregadas e descarregadas mais rapidamente. Estas capacit ancias parasitas n ao s ao introduzidas deliberadamente no circuito, mas s ao os resultados inevit aveis das dimens oes e geometria do circuito. A disponibilidade de correntes maiores torna poss vel ligar e desligar os transistores mais rapidamente. Quando usamos mais pot encia com a nalidade de obter maior velocidade, sempre e bom avaliar se este aumento de velocidade compensa o acr escimo de pot encia utilizada. Uma gura de m erito u til para se fazer esta avalia c ao e o produto velocidade-pot encia, que e o produto do atraso de propaga c ao pela dissipa c ao de pot encia de uma porta. Quando transistores bipolares comuns funcionam em circuitos digitais e s ao ligados de modo a conduzir corrente, a opera c ao geralmente se d a na regi ao conhecida como satura c ao, como n os j a vimos anteriormente. Em virtude da satura c ao o transistor leva um tempo relativamente longo para ser desligado. Consequentemente, os circuitos digitais padr ao usando transistores comuns sofrem uma desvantagem em rela c ao ` a velocidade. Com uma despesa adicional pode-se, todavia, fabricar um tipo especial de transistor denominado Schottky, que n ao satura, podendo, consequentemente, operar em velocidades mais altas. Devido ao balan co poss vel entre velocidade e pot encia e devido ` a possibilidade de fabricar transistores comuns do tipo Schottky, a fam lia TTL existe em cinco s eries distintas, que s ao listadas, com suas caracter sticas. A raz ao da popularidade da s erie LS toma-se aparente, embora outras s eries possam ser escolhidas caso haja restri c oes quanto ` a velocidade, ` a dissipa c ao poss vel ou ao custo.
43
Tabela 4.1: Caracter sticas t picas da fam lia 54/74 SSI.
4.2.1
Algumas Caracter sticas da Fam lia TTL
Correntes de entrada: Quando uma entrada de uma fun c ao l ogica TTL est a no n vel 0, para uma corrente da base para o emissor do transistor multi-emissor presente dentro do CI TTL da ordem de 1,6 mA. Esta corrente deve ser levada em conta no projeto, pois, ela deve ser suprida pelo circuito que excitar a a porta. Quando a entrada de uma porta l ogica TTL est a no n vel alto, ui uma corrente no sentido oposto da ordem de 40 A. Esta corrente vai circular se a tens ao de entrada estiver com um valor superior a 2,0 V. Estas correntes tamb em s ao conhecidas pelas suas nomenclaturas abaixo: IIH (m nimo) - Corrente de entrada correspondente ao n vel l ogico alto. Valor da corrente que circula na entrada de um circuito digital, quando um n vel l ogico alto e aplicado em tal entrada. Note que os valores de IIL s ao negativos, pois se convencionou que a corrente que entra na porta tem sinal positivo; Estando a entrada em 0, a corrente sai da porta, portanto o sinal -denota o sentido contr ario. IIL (m aximo) - Corrente de entrada correspondente ao n vel l ogico baixo. Valor da corrente que circula na entrada de um circuito digital, quando um n vel l ogico baixo e aplicado em tal entrada. Correntes de sa da: Quando temos a sa da de um circuito TTL indo ao n vel zero (ou baixo), ui uma corrente da ordem de 16 mA. Isso mostra que uma sa da TTL no n vel zero ou n vel baixo pode drenar de uma carga qualquer ligada a ela uma corrente m axima de 16 mA. Por outro lado, quando a sa da de uma fun c ao TTL est a no n vel 1 ou alto, ela pode fornecer uma corrente m axima de 400 A. Veja ent ao que podemos obter uma capacidade muito maior de excita c ao de sa da de uma porta TTL quando ela e levada ao n vel zero do que ao n vel 44
um. Isso justica o fato de que em muitas fun c oes indicadoras, em que ligamos um LED na sa da, fazemos com que ele seja aceso quando a sa da vai ao n vel zero (e, portanto, a corrente e maior) e n ao ao n vel um.
Figura 4.7: Diferen cas entre correntes de sa da dos n veis l ogicos. Ainda, atrav es de sua utiliza c ao, elas podem ser nomeadas como: IOH (m nimo) - Corrente de sa da correspondente ao n vel l ogico alto. Valor da corrente que circula na sa da de um circuito digital, quando um n vel l ogico alto e gerado em tal circuito, respeitadas as limita c oes para carregamento da sa da. IOL (m aximo) - Corrente de sa da correspondente ao n vel l ogico baixo. Valor da corrente que circula na sa da de um circuito digital, quando um n vel l ogico baixo e gerado em tal circuito, respeitadas as limita c oes para carregamento da sa da. Novamente deve ser observado que o sentido positivo e o de entrada, portanto IOH e dado em valores negativos e IOH e dado em valores positivos (corrente entra na porta). Capacidade de Sa da (Fan-Out): A fonte de um sinal digital aplicado ` a entrada de uma porta deve ser capaz de estabelecer naquela entrada uma tens ao correspondente a um ou outro n vel l ogico (zero ou um). Em qualquer um dos n veis a fonte deve satisfazer os requisitos de corrente da porta acionada, ou seja, fornecer o n vel m nimo de corrente e tens ao. Como a sa da de uma porta l ogica e usada como fonte para a entrada de outra porta, e necess ario conhecer a capacidade de acionamento de uma porta, isto e, precisamos saber quantas entradas de portas a serem acionadas podemos ligar ` a sa da de uma porta acionadora. Este par ametro e fornecido nos manuais dos componentes, geralmente com o nome de FAN-OUT. No caso TTL, desde que cada porta acione portas da mesma s erie, a capacidade de sa da e de dez para portas das s eries 74 ou 54 padr ao e de alta pot encia e para as s eries de baixa pot encia o limite e de vinte. Quando uma porta l ogica aciona portas de outras s eries, e necess ario vericar a literatura do fabricante para determinar a necessidade de corrente de entrada, a disponibilidade de corrente de sa da e ter certeza de que n ao h a carga excessiva para a sa da de uma porta. Este fato ser a abordado com mais detalhes adiante. Margem de Ru do Como j a visto, a fam lia TTL opera com uma tens ao de alimenta c ao de 5V, todas as tens oes em um sistema TTL est ao no intervalo de 0 a 5V. Quando uma porta l ogica n ao estiver carregada pela liga c ao a entradas de outras portas, sua tens ao corresponde ao n vel l ogico zero, onde o valor pode ser 0,1 V ou at e menor para a s erie 54/74. A tens ao alta, correspondente ao n vel l ogico um, ca em torno de 3,4 V. Quando a sa da for de n vel l ogico baixo, 45
a porta acionadora deve permitir o uxo de corrente da porta acionada para si pr opria. A porta acionadora e descrita como absorvedora de corrente da carga. Quando a sa da estiver no n vel alto, a porta acionadora servir a como fonte de corrente para a carga e e descrita como fornecedora de corrente. No n vel de sa da baixo, a corrente drenada eleva a tens ao de sa da e no n vel de sa da alto a corrente suprimida diminui a tens ao de sa da. Para a s erie 54/74, o fabricante garante que, mesmo que uma porta esteja carregada at e sua capacidade m axima de sa da, a tens ao de sa da baixa n ao sobe acima de 0,4 V e a tens ao de sa da de n vel l ogico alto n ao desce abaixo de 2,4 V. O fabricante tamb em garante que uma tens ao igual ou menor que 0,8V sempre ser a interpretada por uma porta que est a sendo acionada como correspondendo a tens ao baixa (n vel l ogico zero) e que uma tens ao de entrada maior que 2V sempre ser a interpretada como tens ao alta (n vel l ogico um). As duas tens oes de sa da e as duas tens oes de entrada s ao representadas pelos s mbolos VOH, VOL, VIH e VIL e s ao denidas como: VOH: A tens ao de sa da m nima que uma porta fornece quando sua sa da estiver no n vel alto. VOL: A tens ao de sa da m axima que uma porta fornece quando sua sa da estiver no n vel baixo. VIH: A tens ao m nima que pode ser aplicada ` a entrada de uma porta e reconhecida como n vel alto. VIL: A tens ao m axima que pode ser aplicada ` a entrada de uma porta e reconhecida como n vel baixo. Para as s eries 54 ou 74, estas tens oes s ao as especicadas abaixo. Quando a tens ao de entrada VI estiver no intervalo de 0 a 0,8V ou no intervalo acima de 2,0 Volts, a sa da VO e constante e vale 2,4 ou 0,4 Volts, respectivamente. Para VI no intervalo de 0,8 a 2,0 Volts, a sa da varia de seu n vel alto de 2,4V at e seu n vel baixo de 0,4V.
Figura 4.8: N veis de ru do TTL para entrada e sa da.
Velocidade
46
Os circuitos eletr onicos possuem uma velocidade limitada de opera c ao que depende de diversos fatores. No caso dos circuitos TTL, temos ainda que considerar sua constru c ao que pode apresentar indut ancias e capacit ancias parasitas que inuem na sua velocidade de opera c ao das suas portas l ogicas. Assim, levando em conta a congura c ao t pica de uma porta, veremos que se for estabelecida uma transi c ao muito r apida da tens ao de entrada, a tens ao no circuito n ao subir a com a mesma velocidade porque esta tens ao ter a que carregar capacit ancias parasitas existentes na porta. Isto causar a um aumento gradual da tens ao de entrada, levando tempo que n ao deve ser desprezado. Da mesma forma, ` a medida que o sinal vai passando pelas diversas etapas do circuito, temos de considerar os tempos que os componentes demoram a comutar justamente em fun c ao das capacit ancias e indut ancias parasitas existentes. O resultado disso e que para os circuitos integrados TTL existe um retardo entre o instante em que o sinal passa do n vel zero para um na entrada e o instante em que o sinal na sa da responde a este sinal. Da mesma forma, existe um retardo entre o instante em que o sinal de entrada passa do n vel um para o zero e o instante em que o sinal de sa da passa do n vel zero para o um, no caso de um inversor. Observe que estes tempos s ao determinantes quando se trabalha com sistemas de alta velocidade. Formas de liga c ao - Coletor aberto e Totem-Pole: Os circuitos l ogicos TTL que n os vimos at e agora s ao denominados Totem-Pole, eles tem uma congura c ao que um ou outro transistor da porta TTL conduz a corrente, conforme o n vel estabelecido na sa da seja zero ou um. Este tipo de circuito apresenta um inconveniente caso n os ligarmos duas portas em paralelo. Se uma das portas tiver sua sa da indo ao n vel alto simultaneamente que outra vai ao n vel baixo (0), um curto-circuito e estabelecido na sa da e isso pode causar a queima da porta. Quer dizer que os circuitos integrados TTL com esta congura c ao nunca podem ter suas sa das interligadas da forma indicada na gura.
Figura 4.9: Efeito do n vel l ogico baixo e alto num Totem Pole. Todavia, existe uma possibilidade de elaborar circuitos em que as sa das das portas sejam ligadas entre si. Este m etodo e obtido pela utiliza c ao do Open Collector ou coletor aberto. Os circuitos TTL que tem esta congura c ao s ao indicados como open collector e quando s ao usados, exigem a liga c ao de um resistor externo denominado pull-up com aproximadamente 2000 ohms. Este tipo de m etodo signica que o transistor interno da porta l ogica est a com o coletor aberto(open collector), necessitando de um resistor de polariza c ao. A vantagem desta con47
gura c ao est a na possibilidade de interligarmos portas diferentes num mesmo ponto e a desvantagem est a na diminui c ao de velocidade do circuito l ogico, cando mais lento com o uso do resistor, pois ele inuencia o circuito alterando sua imped ancia.
Figura 4.10: Congura c ao interna de uma porta Open-Collector.
Figura 4.11: Porta l ogica usando m etodo Open Collector.
Tri-State: Tri-state, traduzindo do ingl es, corresponde ao terceiro estado. Esta e uma congura c ao encontrada em alguns integrados TTL, principalmente usados em micro inform atica, como os computadores. Quando duas (ou mais) portas estiverem suas sa das conectadas, deve ocorrer que se uma porta estiver enviando seus n veis l ogicos, a outra porta deve estar numa situa c ao em que na sua sa da n ao tenhamos nem zero e nem um, ent ao ela deve car num estado de circuito desligado, circuito aberto ou terceiro estado. Isso e conseguido atrav es de uma entrada de controle denominada habilita c aoou Enablesendo abreviada por EN. Assim, quando EN estiver em zero, o transistor da porta l ogica n ao conduz e nada acontece no circuito que funciona normalmente. No entanto, se EN for levada ao n vel um, o transistor satura, ou seja, os dois passam a se comportar como circuitos abertos, independentemente dos sinais de entrada. Na sa da teremos ent ao um estado de alta imped ancia.
48
Figura 4.12: Congura c ao externa simplicada de uma porta inversora tri-state. s fun c oes tri-state s ao muito usadas nos circuitos de computadores denominados barramentos de dados ou data bus, onde diversos circuitos devem aplicar seus sinais ao mesmo ponto ou devem dividir a mesma linha de transfer encia desses dados. O circuito que est a funcionando deve estar habilitado e os que n ao est ao funcionando, devem ser levados sempre ao terceiro estado.
Figura 4.13: Liga c ao de duas portas l ogicas ao mesmo barramento. Em virtude da possibilidade da porta assumir um terceiro estado de alta imped ancia. Foi desenvolvido um tipo de porta muito u til, chamada buer tri-state. Em eletr onica digital, um buer e um componente sem fun c ao l ogica, isto e, apresenta na sa da exatamente o mesmo sinal da entrada. Quando este buer e tri-state, a entrada de controle EN comanda se o sinal na entrada deve ser apresentado na sa da ou n ao.
Figura 4.14: Buer Tri-state. A X 0 1 EN 0 1 1 S Alta Imped ancia 0 1
Tabela 4.2: Tabela verdade do Buer Tri-State.
49
4.2.2
Circuitos Integrados TTL
Devido ao grande desenvolvimento da tecnologia TTL, temos uma innidade de componentes integrados para os mais diversos ns. Ser ao citados alguns dos mais importantes, sendo que para obter todas as informa c oes poss veis da fam lia seria necess ario ter um manual para consulta. No m da apostila, tem a lista e a funcionalidade da maioria dos membros da fam lia TTL. Seus componentes integrados mais simples s ao na maioria das vezes, encapsulados em um inv olucro (cont einer ou pastilha) DIP ou DIL, podendo ter diversas portas ou pernas, possui o formato retangular como abaixo.
Figura 4.15: Formato DIP ou DIL da fam lia TTL. Abaixo segue a descri c ao de algumas portas mais comuns da fam lia TTL, com uma breve descri c ao do que elas s ao e seu consumo. 7400 - Quatro Portas NAO-E de duas entradas: Num inv olucro DIL, o consumo m edio por circuito integrado e da ordem de 12 mA.
Figura 4.16: Liga ca o interna do componente integrado 7400. 7402 - Quatro Portas NAO-OU de duas entradas Num inv olucro DIL de 14 pinos, cada unidade exige uma corrente de 12 mA.
Figura 4.17: Liga ca o interna do componente integrado 7402
50
7404 - Seis Inversores (NAO): Os seis inversores deste circuito integrado podem ser usados de forma independente.
Figura 4.18: Liga ca o interna do componente integrado 7404 7408 - Quatro Portas E de duas entradas: Este circuito integrado tem cada unidade exigindo uma corrente de 16 mA.
Figura 4.19: Liga ca o interna do componente integrado 7408 7410 - Tr es portas NAO-E de tr es entradas: Cada uma das tr es portas NAND deste circuito integrado pode ser usada de forma independente. A corrente exigida pelo circuito e de 6 mA.
Figura 4.20: Liga ca o interna do componente integrado 7410 7420 - Duas portas NAO-E de quatro entradas: Este circuito integrado cont em duas portas NAO-E que podem ser usadas de forma independente. O consumo por unidade e de aproximadamente 4 mA.
51
Figura 4.21: Liga ca o interna do componente integrado 7420 7432 - Quatro portas OU de duas entradas: As portas OU deste circuito integrado podem ser usadas de modo independente e a corrente total exigida e da ordem de 19 mA.
Figura 4.22: Liga ca o interna do componente integrado 7432 7486 - Quatro Portas OU-Exclusivo: As portas OU-Exclusivo ou Exclusive OR deste circuito integrado podem ser usadas de forma independente, sendo o seu consumo de 30 mA.
Figura 4.23: Liga ca o interna do componente integrado 7486
4.3
Fam lia CMOS
Depois de termos visto como a fam lia TTL e importante, agora vamos focar sobre uma nova fam lia, a CMOS. A sigla CMOS signica Complementary Metal - Oxide Semiconductorse referindo a utiliza c ao de transistores de efeito de campo ou Field Eect Transistor (FET) no lugar dos transistores bipolares comuns (como nos circuitos TTL). Como em qualquer area da eletr onica, o uso da fam lia CMOS, possui vantagens e desvantagens no uso de transistores de efeito de campo. Entretanto, os fabricantes desta fam lia est ao pouco a pouco eliminando essas diferen cas entre as duas fam lias com o desenvolvimento de tecnologias de fabrica c ao, aumentando ainda a sua velocidade e reduzindo seu consumo. 52
De uma forma geral, podemos dizer que existem aplica c oes em que e mais vantajoso usar um tipo, e aplica c oes em que o outro tipo e melhor. Os transistores de efeito de campo usados nos circuitos integrados CMOS ou MOSFETs t em sua composi c ao elementar vista a seguir onde tamb em aparece seu s mbolo. Vemos que o ponto de controle e a comporta ou gate (g) onde se aqui que teremos a aplica o sinal que deve ser amplicado ou usado para chavear o circuito. E entrada da porta l ogica. O transistor e polarizado de modo a haver uma tens ao entre a fonte ou source (s) e o dreno ou drain (d). Fazendo uma analogia com o transistor bipolar, podemos dizer que a comporta do MOSFET equivale ` a base do transistor bipolar, enquanto que o dreno equivale ao coletor e a fonte ao emissor.
Figura 4.24: Diferen cas entre transistores bipolares e MOS.
4.3.1
Aplica co es Digitais
Semelhante ao uso que fazemos dos transistores bipolares, podemos fazer uso dos transistores MOS. Al em de que as portas l ogicas que utilizam tecnologia CMOS (Complementary MOS) permitem com que dispositivos tenham caracter sticas excelentes para aplica c oes digitais. Alguns dos par ametros da fam lia CMOS ser ao descritos a partir de agora. Consumo e velocidade: Para que possamos analisar o consumo e velocidade desta fam lia, vamos tomar um circuito inversor como base para entendermos.
Figura 4.25: Funcionamento de uma porta l ogica CMOS Podemos ver duas caracter sticas importantes. A primeira e que sempre um dos transistores estar a cortado, independente do sinal de entrada (alto ou baixo) fazendo com que praticamente n ao circule corrente alguma entre o Vdd e o terra (0V). A u nica corrente circulante ser a de um circuito externo alimentado a sa da l ogica. Isso signica um consumo extremamente baixo para este par de transistores em condi c oes normais, j a que na entrada a imped ancia e elevad ssima e praticamente nenhuma corrente circula. Este consumo e da ordem de dez nanowatt. 53
Contudo, na pr atica temos alguns fatores que tornam este consumo maior, como por exemplo, eventuais fugas ou a necessidade de outro componente que precise de uma maior corrente. Mas como dito antes, ele n ao e s o cheio de qualidades. Como problema podemos citar que, ao aplicarmos um sinal de controle a este circuito, a tens ao n ao sobe imediatamente at e o valor desejado, precisando de certo tempo para carregar o capacitorexistente na composi c ao do transistor. Este atraso nada mais e do que a diferen ca de tempo entre o instante em que aplicamos o sinal na entrada e o instante em que ele estar a dispon vel na sa da. Nos circuitos integrados CMOS t picos como os usados nas aplica c oes digitais, como um inversor, este atraso e da ordem de tr es nanossegundos (3ns). Isso pode parecer pouco nas aplica c oes comuns, mas se um sinal tiver de passar por centenas de portas antes de chegar onde ele e necess ario, podemos ter um atraso acumulativo relativamente alto. Entretanto, este problema pode ser contornado com a eleva c ao de tens ao de alimenta c ao. Assim, com mais tens ao, a carga dos elementos capacitivos e mais r apida e isso nos leva a uma caracter stica muito importante dos circuitos CMOS digitais que deve ser levada em conta em qualquer aplica c ao: com maior tens ao de alimenta c ao, os circuitos integrados CMOS s ao mais r apidos. E isso ca mais f acil de obter do que na fam lia TTL porque eles trabalham num valor de tens ao xo enquanto os circuitos CMOS trabalham numa faixa de tens ao mais ampla. Sensibilidade ao manuseio: Devido ` a composi c ao dos transistores usados na tecnologia CMOS, ele e extremamente sens vel a descargas el etricas tornando-os dispositivos muito delicados. De fato, a pr opria carga el etrica acumulada nas nossas ferramentas ou em nosso corpo quando caminhamos num tapete num dia seco ou ainda atritamos objetos em nossa roupa pode ser suciente para danicar de modo irrevers vel os componentes CMOS. Para que se possa ter uma ideia, caminhando num carpete num dia seco, seu corpo pode acumular uma carga est atica que atingem at e 10000V. Se voc e tocar num objeto met alico aterrado, a descarga de seu corpo neste percurso de terra pode lhe causar um forte choque. Ainda, da mesma forma, voc e tocar num terminal de um dispositivo CMOS, a carga do seu corpo que escoa por este dispositivo facilmente destruir a a n ssima camada de oxido que separa o gate do substrato e o componente estar a inutilizado. Em outras palavras, os dispositivos que usam transistores CMOS s ao extremamente sens veis a descargas est aticas. De qualquer forma, para evitar o problema, nunca toque com os dedos nos terminais de componentes CMOS sejam eles circuitos integrados ou transistores.
4.3.2
Algumas Caracter sticas da Fam lia CMOS:
Tens ao de sa da: No n vel l ogico baixo (zero) a tens ao de sa da se aproxima de 0V sendo no m aximo de 0,01V para os tipos comuns com alimenta c ao na faixa de 5 a 10V. No n vel l ogico alto, a tens ao de sa da e praticamente a tens ao de alimenta ca o Vdd ou no m aximo 0,01V menor. Corrente de sa da: Diferentemente dos circuitos integrados TTL em que temos uma capacidade maior de drenar corrente na sa da do que de fornecer, para os circuitos integrados CMOS a capacidade de drenar 54
e de fornecer corrente de sa da e praticamente a mesma. Assim, para uma alimenta c ao de 5V as sa das podem fornecer (quando no n vel alto) ou drenar (quando no n vel baixo) uma corrente de at e 1mA e essa corrente sobe para 2,5mA quando a alimenta c ao e de 10V. Estas correntes s ao designadas por IOL e IOH nas folhas de especica c oes dos circuitos integrados CMOS. Corrente de fuga na entrada: Se bem que a comporta esteja isolada do circuito dreno-fonte, com uma resist encia que teoricamente seria innita, na pr atica pode ocorrer uma pequena fuga. Esta, da ordem de 10pA (1 picoamp` ere = 0,000 000 000 001 amp` ere) para uma alimenta c ao de 10V deve ser considerada quando precisamos calcular a corrente de entrada de um circuito CMOS numa aplica c ao mais cr tica. Pot encia: Os circuitos integrados CMOS consomem muito menos energia que os circuitos integrados TTL. Para os tipos comuns a corrente de alimenta c ao Idd e normalmente da ordem de 1nA tipicamente com um m aximo de 0,05A para alimenta c ao de 5V, o que corresponde a uma dissipa c ao de 5nW em m edia para alimenta c ao de 5V e 10nW para alimenta c ao de 10V. Velocidade: Os tipos comuns CMOS s ao muito mais lentos que os TTL, mas fam lias especiais est ao aparecendo com velocidades cada vez maiores e em muitos casos estas se aproximam dos mais r apidos TTLs. As frequ encias m aximas, conforme j a explicamos, dependem das tens oes de alimenta c ao e das fun c oes, j a que maior n umero de componentes para atravessar signica um atraso maior do sinal. Assim, nos manuais encontramos a especica c ao de velocidade dada tanto em termos de frequ encia quanto em termos de atraso do sinal. Para o caso do atraso do sinal, observamos que ele pode estar especicado para uma transi c ao do n vel alto para o n vel baixo ou vice-versa e em alguns circuitos ou tens oes de alimenta c ao podem ocorrer diferen cas.
4.3.3
Circuitos integrados CMOS
Comparado a fam lia TTL, tamb em podemos contar com uma boa quantidade de circuitos integrados CMOS contendo fun c oes l ogicas. Como no caso do TTL, n ao temos espa co para colocar todas estas fun c oes aqui, entretanto e recomendado recorrer a manual CMOS. Aqui est ao as mais usadas. 4001 - Quatro Portas NAO-OU de duas entradas Este circuito integrado cont em quatro portas NAO-OU em inv olucro DIL de 14 pinos. O consumo por circuito integrado e da ordem de 10nW.
55
Figura 4.26: Liga ca o interna do componente integrado 4001. 4011 - Quatro portas NAO-E de duas entradas Em inv olucro DIL de 14 pinos encontramos quatro portas NAO-E de duas entradas de funcionamento independente.
Figura 4.27: Liga ca o interna do componente integrado 4011.
4012 - Duas portas NAO-E de quatro entradas As duas portas NAO-E de quatro entradas deste circuito integrado podem ser usadas de forma independente.
4025 - Tr es portas NAO-OU de tr es entradas Encontramos neste circuito integrado tr es fun c oes NAO-OU que podem ser usados de forma independente.
56
4.3.4
A Fun c ao Tri-State do 4048
O integrado 4048 tem caracter sticas muito interessantes para projetos CMOS envolvendo fun c oes l ogicas. Com o que j a vimos, sabemos que usando combina c oes apropriadas de fun c oes simples, e poss vel simular qualquer outra fun c ao mais complexa. Este circuito possui 8 entradas, uma sa da e tr es entradas de programa c ao. Dependendo dos n veis l ogicos nas entradas de programa c ao, o circuito se comporta como fun c oes NAO-OU, OU, NAO-E ou E com 8 entradas ou ainda de forma combinada, realizando ao mesmo tempo fun c oes de portas OU e E em cada uma das quatro entradas. Ent ao, se colocarmos as tr es entradas de programa c ao no n vel alto, o circuito comporta-se como duas portas E de quatro entradas ligadas a uma porta OU de duas entradas. importante saber deste detalhe porque esta fun E c ao pode ser facilitadora em muitos projetos, pois consegue simular a opera c ao de diversas combina c oes de outros circuitos integrados CMOS. Internamente, o 4048 e bastante complexo contendo 32 fun c oes independentes programadas, denidos pelos n veis l ogicos nas entradas correspondentes.
4.4
Interfaceamento entre as fam lias TTL e CMOS
Conforme explicamos, mesmo tendo uma faixa de tens oes ampla e caracter sticas diferentes dos circuitos integrados TTL, existe a possibilidade de interfacear circuitos dos dois tipos. H a duas possibilidades de interfaceamento entre circuitos digitais TTL e circuitos digitais CMOS.
4.4.1
A sa da TTL deve excitar a entrada CMOS
Se as duas fam lias l ogicas estiverem com uma tens ao de alimenta c ao de 5 V n ao h a problema e a interliga c ao pode ser direta. Como as entradas CMOS t em uma imped ancia muito alta (n ao exigindo praticamente corrente alguma) da sa da TTL, n ao existe perigo do circuito CMOS 57
carregara sa da TTL. Entretanto, temos que considerar o seguinte problema: As entradas CMOS s o reconhecem como n vel l ogico um ,o valor de tens ao de pelo menos 3,5V, enquanto que no n vel alto, a tens ao m nima que o TTL pode fornecer nestas condi c oes e de 3,3V. Isso signica que e necess ario garantir que a entrada CMOS reconhe ca o n vel alto TTL, o que e conseguido com a adi c ao de um resistor externo de pull-up, observe a gura abaixo. Este resistor de 10K e ligado ao positivo da alimenta c ao de 5V.
Figura 4.31: Interfaceamento TTL e CMOS Se o circuito CMOS a ser excitado por um TTL for alimentado com tens ao maior que 5V, por exemplo 12V, deve ser usado um circuito intermedi ario de casamento de caracter sticas. Este circuito intermedi ario deve manter o sinal, ou seja, deve ser simplesmente um buer n ao inversor, como por exemplo, o de coletor aberto com um resistor de pull-up externo. O valor deste resistor depender a da tens ao de alimenta c ao.
Figura 4.32: Interfaceando TTL e CMOS com tens oes diferentes
4.4.2
CMOS excitando uma entrada TTL
Neste caso, devemos considerar que uma sa da CMOS no n vel baixo pode drenar uma corrente de aproximadamente 0,5mA e no estado alto, a mesma intensidade. No entanto, uma entrada TTL fornece uma corrente de 1,6 mA no n vel baixo, o que n ao pode ser absorvido pela sa da CMOS. Isso signica que entre as duas devemos intercalar um buer CMOS, como por exemplo, os 4049 e 4050 que permitem a excita c ao de at e duas entradas TTL a partir de uma sa da CMOS.
Figura 4.33: Interfaceando CMOS e TTL.
Agora considerando uma porta CMOS e outra TTL ambas com 5V de alimenta c ao. Ao se ligar a sa da de uma TTL a entrada de uma CMOS estando a sa da da TTL em n vel baixo, isto e, ela ir a drenar as entradas CMOS uma corrente de 16mA.
58
Cap tulo 5
Circuitos L ogicos Combinat orios

Neste cap tulo, estudaremos as fun c oes l ogicas de uma forma mais completa. Analisaremos o que acontece quando associamos v arias portas l ogicas, prevendo o que teremos em suas sa das para cada uma das poss veis combina c oes dos n veis de entrada. Os circuitos complexos, como os usados nos computadores, por exemplo, se aproveitam das opera c oes complicadas que muitas portas l ogicas podem realizar em conjunto. Com isso, e muito importante que al em de analisarmos o comportamento individual de cada porta l ogica, n os tamb em consigamos analisar e construir circuitos mais elaborados a partir dela. s As portas E, OU e NAO ao exemplos de circuitos combinat orios simples. Uma restri c ao importante dos circuitos combinat orios e que n ao precisam de nenhum retorno (feedback), isto e, uma entrada para uma porta n ao pode ser um resultado de uma fun c ao que dependa da sa da desta mesma porta. Isto signica que n ao e poss vel obter loops em circuitos combinat orios. Um decodicador um circuito (ser a visto com detalhes adiante) e um bom exemplo de um circuito combinat orio. E que produz uma sa da espec ca (geralmente zero) quando um valor espec co ou um conjunto de valores espec cos s ao aplicados nas suas entradas. Outro conjunto de circuitos combinat orios que deve ser citado s ao as portas E e OU de v arias entradas. Por exemplo, se quisermos calcular o E l ogico de tr es entradas, podemos colocar duas portas E em cascata conforme abaixo.
Figura 5.1: Porta E de tr es entradas a partir de duas com duas entradas. De forma semelhante, podemos construir uma porta E de quatro entradas ou combinar tr es portas E de duas entradas e assim por diante. As portas OU de v arias entradas podem ser feitas usando o mesmo princ pio descrito acima. Como portas E e OU com mais de duas entradas s ao muito comuns, usaremos um u nico s mbolo para representar portas de N entradas.
59
5.1
Passos para montagem de um circuito combinacional
A montagem de um equipamento combinat orio, apesar de ser muito simples, ` as vezes exige que o projetista esteja ciente do problema como um todo. Em um circuito combinacional, n os temos alguns passos que devem ser seguidos para que se possa montar claramente um circuito que atenda a solu c ao do problema analisado. Para estes circuitos, a constru c ao inicia-se na especica c ao do problema e diagrama do circuito (ou no conjunto de equa c oes que o descrevem). Um procedimento gen erico para o projeto envolve os seguintes passos: Determinar as representa c oes para cada vari avel de entrada e sa da; Identica c ao do problema; Determina c ao das equa c oes l ogicas simplicadas; Vericar quais componentes comerciais podem ser utilizados; Desenhar o circuito nal. Estes passos ser ao descritos a seguir de forma sist emica para que o aluno possa compreender a import ancia de cada procedimento e possa adotar estes passos na sua rotina de laborat orio.
5.1.1
Determina c ao das vari aveis de entrada e sa da:
A determina c ao de uma nomenclatura j a vem sendo feita durante o conte udo da apostila. N os adotaremos a nomenclatura que para cada entrada, teremos uma letra do alfabeto, por exemplo, A, B, C e etc. Para a sa da, sempre a indicaremos atrav es do s mbolo S. Veja que S tamb em pertence ao alfabeto, mas neste caso S nunca poder a representar uma entrada.
5.1.2
Identica c ao do problema
Quando iniciamos o projeto de circuitos combinacionais, num primeiro momento somos levados a pensar que o problema de saber o que acontece com a sa da de um circuito quando suas entradas recebem diversas combina c oes de sinais n ao e o mais importante. Na verdade, deve-se fazer o contr ario, que signica identicar que tipo de sa da e desejado. Ent ao na primeira etapa deve ser denido o problema, estabelecendo-se exatamente qual a fun c ao a ser executada, ou seja, quais as entradas e quais as sa das. Como j a vimos no capitulo tr es, quando lidamos com um problema com v arias entradas poss veis e claro que ser a necess aria uma combina c ao de portas l ogicas para que se obtenha uma sa da condizente com o resultado esperado. Os diversos sinais de entrada aplicados a uma fun c ao l ogica, com todas as suas combina c oes poss veis e a sa da correspondente podem ser colocados numa tabela. Ent ao, para que se possa ter uma vis ao do problema como um todo, e necess ario construir esta tabela, chamada de tabela verdade com o objetivo de obter as equa c oes pertinentes ` a solu c ao do mesmo. Para facilitar o aprendizado, vamos desenvolver um problema durante os passos para mostrar melhor o racioc nio que deve ser feito para a obten c ao da solu c ao. Vamos partir de um exemplo simples de l ogica combinacional usando tabelas verdades para saber o que ocorre na sua sa da, com o circuito abaixo. 60
Figura 5.2: Exemplo de circuito combinacional.
5.1.3
Determina c ao das equa c oes l ogicas simplicadas
Antes de come carmos, e necess ario fazer uma revis ao de alguns conceitos j a vistos at e agora. Esses elementos tem que estar na mente todo o tempo para que o andamento do aprendizado n ao seja prejudicado. Fun c ao L ogica Fun c ao E (AND) E (NAND) Fun c ao NAO Fun c ao OU (OR) OU (NOR) Fun c ao NAO (NOT) ou inversora Fun c ao NAO Fun c ao OU EXCLUSIVO (Exclusive OR) Equa c ao alg ebrica S=A.B S=A.B S=A+B S=A + B S=A S=A B
Tabela 5.1: Resumo das fun c oes l ogicas mais simples. Revisando os itens anteriores, ca claro que as express oes l ogicas vistas acima n ao s ao as u nicas e sim uma pequena parte. Existem v arias outras equa c oes que j a foram descritos e que podem ser vistos com mais detalhes nos cap tulos anteriores. Se o aluno estiver com problemas para recordar quais s ao, seria aconselh avel que zesse uma recapitula c ao, inclusive nos itens que citam os Mapas de karnaugh. Continuando o processo de resolu c ao do problema proposto, vamos executar dois procedimentos distintos, o primeiro e a obten c ao da tabela da verdade atrav es do circuito proposto. O segundo ser a fazer o circuito simplicado atrav es da tabela da verdade e os Mapas de karnaugh. Iniciando o primeiro procedimento, vamos montar a tabela da verdade baseada na gura 5.3. Podemos observar que esta gura possui quatro portas l ogicas, uma porta E, uma porta OU e duas portas inversoras ou portas NAO. Para cada porta l ogica desta, existe uma equa c ao matem atica que representa seu funcionamento, por exemplo, a porta OU. Conforme revisamos acima, cada porta tem seu operador alg ebrico e para come car, vamos indicar esses operadores para cada porta l ogica, indicando sua sa da atrav es de suas entradas.
Figura 5.3: Circuito combinacional dividido em express oes simples. Com essa decomposi c ao do circuito combinacional em v arias equa c oes alg ebricas menores, podemos facilmente obter o funcionamento do circuito atrav es da coloca c ao de todas as entradas poss veis na tabela verdade. Esta tabela corresponder a ao funcionamento l ogico do circuito. 61
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S1 0 0 1 1 1 1 1 1
S2 1 0 1 0 1 0 1 0
S3 0 0 1 0 1 0 1 0
S 1 1 0 1 0 1 0 1
Tabela 5.2: Tabela verdade do circuito combinacional da gura 5.3. Para elaborar a tabela verdade para este circuito combinacional e com isso determinar todas as sa das poss veis em fun c ao das entradas, deve-se levar em conta que ele e formado por tr es etapas. na segunda etapa temos a porta E e na terceira Na primeira etapa temos a porta OU e a NAO, etapa temos mais um circuito inversor. Isso signica que as sa das dos circuitos da primeira etapa, que chamaremos S1 e S2 s ao ` a entrada da segunda etapa e que a entrada da terceira etapa, S3 e a invers ao da sa da da segunda etapa. Ent ao temos que levar em considera c ao estas sa das na elabora c ao da tabela verdade que ter a no seu topo todas as vari aveis de entrada, as sa das parciais e a sa da nal. Podemos identicar as vari aveis A,B e C como as entradas dos circuitos. S1, S2 e S3 s ao pontos intermedi arios do circuito que precisam ser analisados para a obten c ao de S, que e sa da nal do circuito. Como falado anteriormente, come camos por colocar em A, B e C todas as suas condi c oes poss veis de entrada, ou todas as combina c oes de n veis l ogicos que podem ser aplicadas ao circuito. O pr oximo passo foi colocar na tabela os valores poss veis de S1 que corresponde ao resultado alg ebrico da fun c ao OU. Assim atrav es de todos os valores poss veis de A e B, podemos saber quais ser ao os valores de S1, simplesmente utilizando ` a equa c ao S1=A+B. Este processo se repete para a sa da S2, que corresponde a invers ao do valor colocado em C. Depois de se ter todos os poss veis valores de S1 e S2, temos o valor de S3 atrav es da inser c ao dos valores de S1 e S2 na porta E. O valor de S3 ent ao estar a denido pela equa c ao alg ebrica da porta E, sendo S3 = S1 . S2. Com isso, podemos completar a coluna S3 da tabela verdade, fazendo com que falte somente o valor realmente importante .Sendo este a sa da do circuito. Esta e obtida atrav es da aplica c ao da inversora ao valor obtido de S3. Assim, podemos nalmente terminar a constru c ao da tabela verdade que corresponde ao circuito da gura 5.3. Esta tabela corresponde ` a tabela 5.2. Veja que este exemplo n ao constituiu um exemplo de constru c ao de circuitos combinacionais mesmo porque ele j a estava pronto, contudo e importante saber como e obtida a tabela verdade a partir do circuito para que seja poss vel analisar seu funcionamento. Outro detalhe que deve ser considerado e que esta tabela verdade n ao eu nica. Podemos ter v arias outras combina c oes l ogicas que representariam a mesma tabela. Ainda poder amos evitar o uso de portas como a porta inversora ligada a S, se utilizasse uma porta NAO E ao inv es de uma porta E. Note que o projeto de circuitos combinacionais tem uma s erie de formas de serem feitos, contudo, para que o aluno n ao que perdido entre qual forma adotar, seguiremos a regra apresentada aqui. Agora vamos atuar de forma reversa, sendo esta forma mais utilizada para cria c ao de projetos 62
porque geralmente tem que se construir um equipamento dependendo das suas entradas e sa das, fazendo assim a express ao l ogica e depois o circuito que a representa. Para exemplicar, a tabela 5.2 foi dada para se vericar qual e a equa c ao l ogica que corresponde a ela. Primeiramente, temos que ver quais colunas ser ao usadas para criar esta tabela. Como o que nos interessa s ao sempre as entradas e as sa das, usaremos as colunas A, B, C e S. Depois temos que vericar quais linhas geram sa das com n vel l ogico um, pois s ao elas necess arias para a montagem da equa c ao l ogica. As sa das com n vel um representam que as entradas geram um valor um na sa da, contudo, vemos que v arias linhas causam tamb em este tipo de sa da. Isso quer dizer que a tabela 5.4 e o resultado da opera c ao OU entre as tabelas que s o possuem uma sa da com n vel um.
Figura 5.4: Tabela verdade simplicada e expandida da tabela 5.2 Em segundo lugar, se nos interessa somente as linhas onde o n vel l ogico da sa da tem n vel um e sabemos que quando a entrada tiver o n umero zero signica que a entrada e barrada. Temos a nomenclatura da entrada representada pelo inverso da entrada e quando tiver o n umero um signica que a entrada e sem nenhuma modica c ao. Ent ao, continuando a an alise do exemplo proposto, podemos retirar da tabela verdade a seguinte equa c ao:
S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C Esta equa c ao representa na forma da simbologia l ogica a tabela verdade acima, signica que se nesta equa c ao tivermos o valor de entrada semelhante ao da tabela acima, sempre ter a a sa da respectiva. Agora baseado nesta equa c ao, n os ter amos o seguinte circuito l ogico equivalente:
Figura 5.5: Representa c ao l ogica da equa c ao.
63
Conforme voc e j a deve ter observado, este circuito n ao e nada parecido com a gura 5.2. Isto ressalta duas armativas, a primeira e que uma tabela verdade pode ser representada por v arias combina c oes l ogicas diferentes e a segunda e que este circuito combinat orio pode ser simplicado de forma a usar uma quantidade menor de portas l ogicas cando do tamanho do circuito da gura 5.2 ou at e menor. Para a segunda armativa, existe o m etodo que permite simplicar as express oes l ogicas fazendo com que elas tenham equivalentes menores. Esta redu c ao e obtida atrav es do uso dos Mapas de Karnaugh j a vistos aqui. Para se fazer a simplica c ao deste circuito, vamos transportar as informa c oes da tabela verdade para o mapa.
Figura 5.6: Mapa de Karnaugh da tabela 5.2. Conforme j a vimos antes, quando montamos o mapa e vemos que alguma entrada nas areas selecionadas muda de ndice, zero para um ou vice-versa, ela n ao inuencia naquela sa da. Com isso, atrav es do mapa obtemos a seguinte equa c ao:
S = A.B + C Temos assim a seguinte representa c ao l ogica da equa c ao acima:
Figura 5.7: Representa c ao l ogica da equa c ao. Fa ca os testes, montando a tabela verdade deste circuito da forma que t nhamos visto antes, voc e ver a que, no nal, voc e ter a a mesma tabela da verdade.
5.1.4
Quais componentes comerciais podem ser utilizados
Depois de denido quais s ao as portas l ogicas que representam a tabela verdade, devemos denir tamb em quais ser ao os componentes integrados que representar ao este circuito. No mercado existem v arios fabricantes que disponibilizam toda a fam lia TTL, geralmente utilizada para este tipo de projeto. Podemos ver a nomenclatura e a composi c ao de alguns membros desta fam lia a seguir ou consultando o ap endice. Atendo-nos somente ao nosso problema vemos que precisamos de pelo menos uma porta E e uma porta OU, conforme nosso desenho. Entretanto, podemos ainda vericar que esta porta E n ao tem um equivalente comercial, com suas entradas barradas, pode precisar de um outro 64
s mbolo l ogico bem conhecido. Este s mbolo seria a porta inversora, fazendo com que a montagem real desta express ao l ogica fosse:
Figura 5.8: Circuito resultante da simplica c ao. Vemos que apesar da simplica ca o resultar uma mudan ca do equacionamento, a quantidade de portas l ogicas necess arias continua a mesma. Fazendo uso de tr es CIs TTL (7404, 7408 e 7432), mas eles possuem v arias portas l ogicas que cariam ociosas, causado desperd cio. Uma das solu c oes que podem ser implementadas seria a substitui c ao destas portas por suas equivalentes usando NAO-E (NAND), fazendo uma maior utiliza c ao dos componentes no circuito integrado (CI). Abaixo temos uma destas solu co es para o circuito da gura 5.8.
Figura 5.9: Circuito da gura 5.8 representado com portas NAO-E.
5.1.5
Desenhar o circuito nal
Intuitivamente, sabemos ent ao que qualquer circuito pode ser feito de v arias formas poss veis e utilizar diversas portas l ogicas para represent a-lo. Utilizando os componentes eletr onicos existentes no mercado, vamos ver como caria a representa c ao dos circuitos da gura 5.8 e da gura 5.9.
Figura 5.10: Circuito comercial da gura 5.8 . Nota-se claramente o desperd cio de componentes l ogicos nesta montagem, pois temos somente duas portas inversoras em uso de seis! A falta de uso, al em de desperd cio, ocupa um espa co maior na hora de confeccionar o circuito e gastam uma quantia maior na produ c ao dos equipamentos. 65
Figura 5.11: Circuito comercial da gura 5.9. Vemos que na montagem da gura 5.11, baseada no circuito da gura 5.9, a quantidade de componentes integrados foi diminu da a dois ter cos do circuito anterior e ainda utilizou-se um maior n umero de portas l ogicas por componente integrado, fazendo com que o projeto tivesse uma menor utiliza c ao de espa co e reduzindo os custos de fabrica c ao. Devemos fazer algumas observa c oes com rela c ao ao uso real dos componentes, por exemplo, devemos usar capacitores de desacoplamento na alimenta c ao e ainda devemos ligar ` a terra todas as entradas n ao usadas. No nosso estudo vemos a partir de agora como essas associa c oes s ao importantes para dar as portas l ogicas fun c oes u teis que manipulam os bits conforme necess ario.
66
Cap tulo 6
Multiplexadores e Decodicadores
Depois de vermos os conceitos mais simples da l ogica bin aria, suas portas l ogicas b asicas e suas principais equa c oes, estamos prontos para estudar a utiliza c ao pr atica da eletr onica digital. Isto consiste na implementa c ao destes componentes l ogicos para executarem a c oes que proporcionem utilidade pr atica. Os circuitos combinacionais s ao os respons aveis pelas opera c oes l ogicas e aritm eticas dentro de um sistema digital. Ent ao al em das opera c oes l ogicas e aritm eticas como adi c ao, subtra c ao complementa c ao, etc. existem outras fun c oes necess arias para a realiza c ao de conex oes entre os diversos operadores. Dentre essas fun c oes est ao a multiplexa c ao e a decodica c ao. Os elementos que realizam essas u ltimas opera c oes s ao denominados multiplexadores e decodicadores. A seguir, veremos como tais circuitos s ao constitu dos.
6.1
Codicadores/Decodicadores
As informa c oes que os circuitos digitais produzem est ao na forma bin aria ou em outras formas que n ao s ao compreendidas facilmente pelo usu ario, ou ainda que n ao possam ser utilizadas pelos circuitos seguintes do equipamento. Isso implica na necessidade de se ter circuitos que processem uma informa c ao codicada de modo a transform a-la em outra que possam ser usada por dispositivos ou circuitos. Podemos ter, por exemplo, a necessidade de apresentar um valor num erico na forma decimal a partir de um valor bin ario ou produzir um impulso em determinado endere co numa mem oria a partir de uma informa c ao bin aria deste endere co. Nas aplica c oes digitais encontramos diversos tipos de circuitos decodicadores, que ser ao vistos agora.
6.1.1
Decodicador de n para 2n linhas.
Aqui temos circuitos que decodicam um sinal bin ario de n d gitos para uma de 2n sa das. Com isso, para dois d gitos ou linhas de entrada, temos 2 x 2 linhas de sa da. Para tr es linhas de entrada, temos 2 x 2 x 2 linhas de sa da ou 8, e assim por diante. Agora para compreender como este tipo de decodicador funciona, vamos pegar sua congura c ao mais simples com duas linhas de entrada e quatro de sa da, usando quatro portas NAO-E e dois inversores NAO. Este circuito aciona apenas uma das sa das a partir das quatro combina c oes poss veis do sinal de entrada.
67
Figura 6.1: Decodicador com quatro sa das a partir de dois bits de endere co. A 0 0 1 1 B 0 1 0 1 S1 0 1 1 1 S2 1 0 1 1 S3 1 1 0 1 S4 1 1 1 0
Tabela 6.1: Tabela verdade da gura 6.1 . Observe que no seu funcionamento segundo a tabela verdade, a sa da ativada vai ao n vel baixo quando o valor bin ario correspondente e aplicado ` a entrada. Quando estiver desenvolvendo circuitos decodicadores na pr atica, n ao ser a preciso programar circuitos decodicadores como este a partir de portas l ogicas, pois existem circuitos integrados que j a realizam estas fun c oes. Entretanto, o ideal e que observe o funcionamento de cada porta l ogica e suas combina c oes, pois isto facilitar a a compreens ao do funcionamento do circuito como um todo. Nunca devemos esquecer de como s ao formados os componentes integrados que usamos para que n ao quemos dependentes de uma s o implementa c ao. Aplica c oes poss veis para este circuito podem ser facilmente imaginadas como, por exemplo, um circuito em que um contador bin ario e ligado a um destes decodicadores de modo a fazer o acionamento sequencial de l ampadas. Para determinar a velocidade com que as l ampadas acendem, e s o modicar o tempo de clock, atrav es da modica c ao do circuito oscilador.
6.1.2
Decodicador BCD para Sete Segmentos
Um tipo de decodicador muito usado nos projetos que envolvem eletr onica digital e um que faz a convers ao dos sinais BCD (Decimais Codicados em Bin ario) para acionar um mostrador de sete segmentos. Podemos formar qualquer algarismo de zero a nove usando uma combina c ao de sete segmentos de um mostrador. Assim, se quisermos fazer surgir o algarismo cinco, bastar a acenderos segmentos a, c, d, f, g. Como os sinais codicados em bin ario n ao servem para alimentar diretamente os mostradores, e preciso contar com um circuito que fa ca a convers ao. Este tipo de circuito decodicador conta com quatro entradas, por onde entra a informa c ao BCD e sete sa das que correspondem aos sete segmentos do display que mostrar a o d gito correspondente. A combina c ao de n veis l ogicos aplicados ` as entradas produzir a n veis l ogicos de sa da que, aplicados aos segmentos de um display fazem aparecer o d gito correspondente. 68
Figura 6.2: Display de sete segmentos.
Figura 6.3: Esquema de interliga c ao BCD - Display de sete segmentos. Um display e um dispositivo que apresenta uma informa c ao numa forma que possa ser lida por uma pessoa usu aria daquele equipamento. Podemos ter displays simples que operam na forma digital como sequ encias de LEDs, displays que apresentam n umeros (num ericos) e displays que apresentam tamb em s mbolos gr acos (letras e sinais) denominados alfa-num erico. Alguns mais sosticados podem at e apresentar imagens de objetos ou formas, como os usados em equipamentos informatizados. O tipo mais comum de display usado nos projetos b asicos de digital e o num erico de sete segmentos, conforme o estudado a pouco. A combina c ao do acionamento de sete segmentos possibilita o aparecimento dos algarismos de zero a nove e tamb em de alguns s mbolos gr acos. O tipo mais comum usado nos projetos digitais e o mostrador de LEDs, onde cada segmento e um diodo emissor de luz. Os LEDs podem ser ligados de modo a ter o anodo conectado ao mesmo ponto, caso em que dizemos que se trata de um display de anodo comum, ou podem ter os catodos interligados, caso em que dizemos que se trata de um display de catodo comum.
Figura 6.4: Esquema el etrico do display de sete segmentos. As correntes nos segmentos variam tipicamente entre 10 e 50 mA conforme o tipo, o que nos leva a concluir que o consumo m aximo ocorre quando o d gito oito e projetado (todos os segmentos 69
acesos) e pode chegar a 400 mA por d gito. Outro tipo de display tamb em utilizado com certa frequ encia nos projetos e o de cristal l quido. Este display n ao acendequando excitado. A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 a 1 0 1 1 0 1 1 1 1 1 b 1 1 1 1 1 0 0 1 1 1 c 1 1 0 1 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 1 e 1 0 1 0 0 0 1 0 1 0 f 1 0 0 0 1 1 1 0 1 1 g 0 0 1 1 1 1 1 0 1 1
0 1 2 3 4 5 6 7 8 9
Tabela 6.2: Tabela dos leds do display de sete segmentos. Eletrodos transparentes ao serem excitados eletricamente pelo sinal do circuito fazem com que o l quido com que ele est a em contato torne-se opaco, deixando assim de reetir a luz. Desta forma, o fundo branco do material deixa de ser visto, aparecendo em seu lugar uma regi ao preta. As regi oes formam os segmentos conforme sua combina c ao tem o aparecimento dos d gitos. No entanto, e mais dif cil trabalhar com estes mostradores, pois eles exigem circuitos de excita c ao especiais que tamb em s ao mais caros. A principal vantagem do mostrador de cristal l quido (LCD) e seu consumo, que e centenas de vezes menores do que o de um mostrador de LEDs. Para as aplica c oes em que o aparelho deve ser alimentado atrav es de pilhas ou car permanentemente ligado, e muito vantajoso usar o mostrador LCD.
6.1.3
Codicador
Este circuito executa a fun c ao inversa do decodicador, ou seja, produz um c odigo diferente em suas sa das para cada entrada diferente ativada. Podemos analisar o projeto do circuito atrav es de uma tabela verdade constru da a partir da sua deni c ao.
Tabela 6.3: Tabela verdade de um circuito codicador. A tabela verdade pode parecer um pouco estranha, pois apesar de ter quatro vari aveis de entrada n ao tem a esperadas dezesseis linhas. O problema e que as quatro entradas s o podem ser ativadas uma de cada vez e com isso temos que eliminar todas as outras combina c oes poss veis para elas, mas para resolvermos o circuito atrav es dos Mapas de Karnaugh teremos que ter todas as linhas. Vamos ent ao introduzir o conceito de irrelev ancia: Em alguns casos de circuitos combinacionais temos situa c oes que nunca acontecem e, portanto n ao nos importaremos com os valores das entradas destes casos. Dizemos ent ao que s ao casos 70
irrelevantes, ou seja, tanto faz as entradas terem n vel l ogico um ou n vel l ogico zero. A grande vantagem desta situa c ao e que para resolvermos os Mapas de Karnaugh destes circuitos podemos considerar os n veis l ogicos como um ou como zero levando em considera c ao apenas os que forem mais conveniente para conseguirmos um maior enlace do mapa sem nos esquecer das regras que regem esses enlaces. Analise ent ao como ca o projeto deste codicador:
Figura 6.5: Funcionamento de um codicador. Observe que a entrada I0 n ao e conectada no circuito propriamente dito e que pela l ogica isto est a certo, pois quando esta estiver ativada devemos ter nas sa das A = 0 e B = 0. Um exemplo de aplica c ao para os codicadores e decodicadores s ao os teclados de computadores. Voc e j a notou, durante o uso do seu computador que um teclado deste tipo tem normalmente 105 teclas, mas o o que os conecta com o gabinete da CPU e muito no para conter 105 os. Na verdade as teclas s ao codicadas atrav es de um codicador para economizar os. Veja que um codicador com sete sa das pode ter 128 entradas. Isso signica que podemos transmitir por uma via de sete os 128 valores diferentes, onde cada valor representa uma tecla. O circuito respons avel pela codica c ao de teclados dos computadores atuais e mais complexo que este estudo, mas o princ pio de funcionamento e o mesmo.
6.2
6.2.1
Demultiplexador ou DEMUX
Multiplexadores/Demultiplexadores
A congura c ao l ogica estudada no item 6.1.1 pode ser usada para realizar uma fun c ao muito interessante e u til: o direcionamento de dados num circuito. O uxo de informa c oes (tanto anal ogicas como digitais) aplicado a uma entrada pode ser direcionado para qualquer uma das sa das, conforme o comando aplicado ` a linha de sele c ao de dados. Por exemplo, se na linha de sele c ao de dados ou controle for aplicado o valor 10(2), os dados de entrada ser ao encaminhados para a terceira linha de sa da. Na gura 6.6 mostramos um circuito 71
deste tipo implementado com portas TTL e que, portanto, s o funciona com dados digitais. Neste DEMUX os dados aplicados na entrada DADOS (DATA) s ao encaminhados para uma das sa das (S1 a S4), conforme o endere coaplicado nas entradas A e B. No entanto, os dados s o podem passarno momento em que a entrada de habilita c ao EN (de enable) for levada ao n vel alto.
Figura 6.6: Demultiplexador de quatro sa das com enable. Tamb em e poss vel encontrar diversos circuitos integrados em tecnologia CMOS ou TTL que cont em estas fun c oes, alguns operando at e com sinais anal ogicos.
6.2.2
Multiplexadores ou MUX
O nome parece complicado, mas sua fun c ao e muito simples: Circuitos multiplexadores possuem v arias entradas, um controle e uma u nica sa da, permitindo que o usu ario mostre na sa da o valor de qualquer das vari aveis de entrada dependendo do valor que introduzir no controle. Parece complicado? Imagine uma central telef onica moderna, todas as informa c oes que trafegam por ela s ao compostas de bits zero e um. Algumas dessas centrais utilizam um forma de multiplexa c ao no tempo para que numa mesma sa da (comumente chamado de canal), eu tenha os sinais de entrada cada um no seu tempo. Com isso, temos partes do tempo em que a sa da car a com uma entrada, e depois com outra e outra, fazendo a multiplexa c ao das entradas em uma s o sa da. Circuitos multiplexadores s ao empregados nos circuitos digitais sempre que se deseja usar o mesmo condutor el etrico (ou o mesmo barramento) para transportar, de cada vez, um dentre diversos sinais poss veis. Observe abaixo o seguinte circuito multiplexador
Figura 6.7: Circuito multiplexador de oito entradas. Do lado esquerdo est ao as entradas, E0 a E7 . Acima, os tr es terminais do dispositivo de controle, que podem receber valores (em bin ario) variando de zero (000) a sete (111). Os valores 72
de cada terminal de controle C0 , C1 e C2 , assim como seus complementos (resultados da sa da de cada um deles submetido a uma porta NAO) e os valores das entradas s ao encaminhados a oito portas E cujas sa das se juntam na entrada de uma porta OU. a` a entrada E5 receber a tr es entradas VERDADEIRAS oriundas do controle. Essa ser aau nica porta E cuja sa da poder a variar (pois as sa das das demais ser ao sempre FALSAS por receberem pelo menos um sinal FALSO). Se, no exemplo, a entrada E5 tiver um valor VERDADEIRO, a sa da da porta E correspondente tamb em ser a VERDADEIRA, posto que as outras tr es (do controle) ser ao igualmente VERDADEIRAS. Por outro lado, se a entrada E5 contiver um sinal FALSO, a sa da da porta E correspondente tamb em ser a FALSA, pois a combina c ao das tr es entradas VERDADEIRAS do controle com o valor FALSO de E5 resultar a em FALSO. Portanto, a sa da da porta E ligada a E5 reetir a o estado de E5 : VERDADEIRO se E5 for VERDADEIRO, FALSO se E5 for FALSO. Como os resultados de todas as portas E s ao combinados atrav es de uma porta OU e como todas as demais portas E ter ao a sa da FALSA (devido a uma entrada FALSA proveniente do controle), quando se entra com o valor 5no controle, a sa da do circuito multiplexador reetir a o estado da entrada E5 : VERDADEIRO se E5 for VERDADEIRO, FALSO se E5 for FALSO. Uma situa c ao an aloga ocorrer a com qualquer outro valor que se entre no controle.
6.2.3
Multiplexadores e Demultiplexadores Anal ogicos
Diferente dos multiplexadores e demultiplexadores que n os vimos at e a pouco, os multiplexadores anal ogicos n ao s ao usados para propagar sinais digitais mais sinais anal ogicos. Para tanto, as portas l ogicas comumente utilizadas neste tipo de circuito n ao s ao portas E e sim transistores que trabalham nas areas de corte e satura c ao, permitindo que o sinal ua da entrada selecionada para a sa da. Por exemplo, imagine que voc e seja o respons avel pela seguran ca de um pr edio com oito andares. Para melhor observar quem circula pelos corredores, instalou em cada andar uma c amara de v deo. Mas, em vez de instalar oito monitores em sua sala, resolveu trabalhar com um u nico monitor, que mostrar a na tela a imagem de uma c amera de cada vez, dependendo de sua escolha. Para isso voc e instalou um circuito multiplexador com oito entradas (cada uma captando o sinal de uma c amara), uma sa da (que ser a encaminhada ao u nico monitor) e um controle no qual voc e pode entrar com valores que variam de zero a sete, capaz de selecionar, portanto qualquer uma das oito c amaras (n ao esque ca que o t erreo e o pavimento zero). Digamos que voc e quer ver o que se passa no t erreo: basta entrar com zerono dispositivo de controle que o circuito multiplexador enviar a para o monitor o sinal da c amara de n umero 0, exibindo a imagem do corredor do andar t erreo. Se desejar vericar o que se passa no sexto andar, entre com 6no controle e o sinal da c amara instalada no sexto andar ser a encaminhado ao monitor. E assim por diante.
73
Cap tulo 7
Circuitos Aritm eticos

Um circuito combinacional aritm etico executa opera c oes aritm eticas como adi c ao, subtra c ao, multiplica c ao e divis ao com n umeros bin arios. A opera c ao aritm etica mais simples e a adi c ao de dois d gitos bin arios, que consiste de quatro poss veis opera c oes elementares. As tr es primeiras opera c oes produzem um d gito de soma. Entretanto, quando ambos os operandos s ao iguais a 1, s ao necess arios dois d gitos para expressar seu resultado. Neste caso, o transporte (vai-um ou carry, em ingl es) e somado ao pr oximo par mais signicativo de bits. Um circuito combinacional que implementa a adi c ao de dois bits e chamado meio-somador (half adder, em ingl es). Um circuito que implementa a adi c ao de tr es bits (dois bits signicativos e um carry) e chamado de somador completo (full adder, em ingl es). Estes nomes decorrem do fato de que com dois meio-somadores pode-se implementar um somador completo. O somador completo e um circuito aritm etico b asico a partir do qual todos os outros circuitos aritm eticos s ao constru dos.
7.1
Meio Somador (Half Adder) e Somador Completo (Full Adder)
A opera c ao aritm etica mais simples e a adi c ao de dois d gitos bin arios (bits), a qual pode ser vista como a adi c ao de dois n umeros bin arios de um bit cada. Considerando-se todas as 4 combina c oes de valores que podem ocorrer, os resultados poss veis dessa adi c ao s ao: 0 + 0 = 0; 0 + 1 = 1; 1 + 0 = 1; 1 + 1 = 10 Repare que no u ltimo caso acima, o resultado da adi c ao e o valor dois, que em bin ario necessita de dois d gitos para ser representado (10(2)). No caso, um circuito l ogico aritm etico para realizar a adi c ao de dois bits deve operar corretamente para qualquer combina c ao de valores de entrada. Isso signica que o circuito para a adi c ao de dois bits deve possuir duas entradas e duas sa das, conforme ilustrado na gura 7.1.
Figura 7.1: Disposi c ao de entradas e sa das de um meio somador. Denomina-se meio-somador a opera c ao de adi c ao de dois bits. O circuito mostrado na gura 7.1 e denominado meio somador (half adder, em ingl es). As duas entradas, A e B, representam 74
os dois bits a serem adicionados. A sa da S representa o d gito menos signicativo do resultado, enquanto que a sa da S representa o d gito mais signicativo do resultado, o qual tamb em e conhecido por transporte de sa da (carry out, em ingl es). Uma vez que ele assume valor um somente quando o resultado da soma de A e B n ao pode ser representado num u nico d gito. A m de se projetar o circuito do meio somador, devemos montar uma tabela verdade para as sa das S e C utilizando-se os valores que resultam da adi c ao de dois d gitos bin arios, da forma a seguir: A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 C 0 0 0 1
Tabela 7.1: Tabela verdade de um meio somador. Note que a sa da S nada mais e do que uma opera c ao OU - Exclusivo entre A e B. J a a sa da C e o E entre A e B. Ent ao, um circuito para o meio somador usa apenas uma porta OU - Exclusivo de duas entradas e uma porta E de duas entradas.
Figura 7.2: Representa c ao de um meio somador. Entretanto, quando ao somarmos dois n umeros bin arios que possuem mais de um d gito cada ocorrer transporte diferente de zero para a soma de um par de d gitos intermedi arios, a soma do par seguinte dever a considerar esse transporte proveniente do par anterior, conforme ilustra o exemplo a seguir.
Figura 7.3: Adi c ao de dois n umeros bin arios de quatro d gitos. O circuito capaz de realizar a soma de tr es bits (A, B e Cn), gerando o resultado em dois bits (S e C) e denominado somador completo (full adder, em ingl es). Apesar da entrada Cn normalmente receber o transporte proveniente da soma imediatamente anterior (carry in, em ingl es), a rigor as tr es entradas s ao absolutamente equivalentes sob o ponto de vista funcional. A tabela verdade para a soma completa e mostrada a seguir, juntamente com o Mapa de Karnaugh e as equa c oes m nimas resultantes para S e Cn+1 . A seguir temos um circuito para o somador completo. 75
Figura 7.4: Mapa K (Karnaugh) de um somador completo.
Figura 7.5: Esquema l ogico de um somador completo. Este circuito l ogico representa um somador completo sendo representado por portas l ogicas simples. Esta soma e de somente dois bits, entretanto seria invi avel se toda vez que fosse fazer um circuito somador de 2 bits fosse necess ario o uso de tantas portas l ogicas. Com isso, depois de aplicar a tabela verdade do circuito no Mapa de karnaugh, podemos ver que o seu circuito ca simplicado.
Figura 7.6: Diagrama l ogico simplicado de um somador completo.
7.1.1
Somador Paralelo Tipo Ripple Carry
Utilizando-se n somadores completos, pode-se realizar um somador capaz de operar dois n umeros bin arios de n bits. Particularmente, o d gito de ordem i do resultado, Si, ser a obtido pela adi c ao de Ai, Bi e Ci, onde Ci e o transporte proveniente do d gito anterior. O somador de ndice i recebe como entradas Ai, Bi e Ci, gerando a soma Si e o valor de transporte Ci+1, o qual ser a entrada para o somador completo do d gito seguinte (i+1). Uma forma de facilitar a visualiza c ao do somador seria coloc a-lo representado da mesma forma como foi representado o meio somador.
Figura 7.7: Representa c ao gr aca de um somador completo.
76
Figura 7.8: Representa c ao gr aca de um somador paralelo de 4 bits. Repare que o somador completo mais a direita, podendo tamb em ser chamado de FAD0 (Full Adder 0), tamb em possui uma entrada Cin. Como inicialmente n ao existe um valor de transporte a ser somado aos d gitos menos signicativos, A0 e B0, esta entrada dever a estar constantemente ligada a zero, atrav es do terra do circuito. J a a sa da de transporte Cout do d gito do somador completo mais a esquerda, serve para indicar se o resultado da adi c ao entre A e B pode ser representado em quatro bits ou cinco bits. Caso o resultado n ao possa ser representado em quatro bits, Cout ir a exibir o valor 1; Essa situa c ao e chamada de overow. Observe tamb em que, uma vez que um novo par de valores A e B e fornecido ao circuito somador, as u ltimas duas sa das a se estabilizarem s ao S3 e o Cout mais a esquerda, uma vez que estas dependem de Cout do anterior, sendo este dependente da estabiliza c ao de Cout do seu anterior e assim por diante. Desta forma, pode-se aproximar o atraso deste somador como sendo proporcional ao n umero de est agios (n umero de somadores completos em cascata). Com efeito, a propaga c ao do transporte ou carry ao longo da cadeia de somadores e o ponto fraco deste tipo de somador. Existem outros tipos de somadores capazes de operar mais rapidamente, mas que n ao ser ao abordados aqui. A constru c ao de um somador para operar dois n umeros bin arios de n bits requer o uso de n so importante madores completos, conectados segundo a mesma topologia mostrada na gura 7.5. E ressaltar que tal somador pode operar dois n umeros inteiros quaisquer, positivos ou negativos, desde que ambos estejam representados em complemento de 2.
7.2
Somador/Subtrator
A subtra c ao de dois n umeros inteiros em bin ario pode ser feita utilizando-se a seguinte f ormula:
S =AB =A+B+1 Onde todas as opera c oes s ao aritm eticas, exceto B , que representa a complementa c ao de B, bit a bit. A gura ?? mostra um circuito somador/subtrator de quatro bits. Esse circuito e originado do somador paralelo de quatro bits, por em com a adi c ao de portas ou-exclusivo nas entradas associadas a B, de modo a permitir a nega c ao individual de cada bit de B.
77
Figura 7.9: Representa c ao de um somador/subtrator de quatro bits. A tabela que segue mostra o funcionamento deste circuito, em fun c ao dos sinais de controle seletor e Carry in A. Seletor 0 1 Carry in A 0 1 Opera c ao S=A+B+0 S = A +B + 1 Descri c ao Soma A e B sem Carry Subtrai B de A com carry
Tabela 7.2: Tabela de funcionamento do somador/subtrator. O exemplo do que ocorre com o somador paralelo apresentado na se c ao anterior, tamb em o somador/subtrator pode operar dois n umeros inteiros quaisquer, positivos ou negativos, desde que tais n umeros estejam representados em complemento de dois. Caso os dois n umeros a serem operados estivessem representados em sinal-magnitude, por exemplo, seria necess ario existir um circuito para testar o sinal de cada n umero e comparar as magnitudes, para s o ent ao realizar a soma ou a subtra c ao. Como isso representaria a necessidade de um hardware mais complexo, e possivelmente mais caro e mais ent ao, a representa c ao em complemento de dois e dominantemente utilizada nos computadores atuais. O uso do complemento dois signica a soma do bit 1a uma palavra em complemento um. E ainda a palavra em complemento um signica que ela tem seus bits invertidos, ou seja, se na palavra original era 1com o complemento passar a a ser 0.
7.3
Comparador de Magnitude
Existem circuitos capazes de comparar valores bin arios e apresentar informa c oes sobre eles. Esses circuitos s ao chamados somadores e apresentam em suas sa das valores que indicam se dois valores de entrada s ao iguais ou n ao e, n ao sendo, qual dos dois e maior. Em primeiro lugar, a verica c ao de que dois valores s ao iguais e feita usando a propriedades da porta n ao-ou-exclusiva. Conforme pode ser observado na tabela abaixo, quando os dois bits de entrada s ao iguais, a sa da e 1. A 0 0 1 1 B 0 1 0 1 S 1 0 0 1
Tabela 7.3: Tabela-verdade da fun c ao n ao-ou-exclusiva.
78
Assim sendo, para comparar dois valores basta aplicar os bits correspondentes das duas palavras em portas n ao-ou-exclusivas e aplicar o resultado de todas as portas em uma porta E. Abaixo temos um exemplo de circuito para comparar se dois valores de 4 bits (A e B) s ao iguais, apresentando 1 na sa da A=Bcaso sejam.
Figura 7.10: Comparador de igualdade de palavras 4 bits J a para identicar qual dentre dois valores A e B de 4 bits e maior, usa-se o seguinte racioc nio: 1. Se o bit mais signicativo A.3 e 1 enquanto B.3 e 0, A > B; 2. Sen ao, se o bit A.2 e 1 enquanto B.2 e 0, A > B; 3. Sen ao, se o bit A.1 e 1 enquanto B.1 e 0, A > B; 4. Sen ao, se o bit A.0 e 1 enquanto B.0 e 0, A > B; 5. Sen ao, temos A = B ou A B; Esse mesmo racioc nio pode ser aplicado para quantos bits se queira comprar e pode ser implementado atrav es de circuitos combinacionais. Um exemplo de circuito integrado para comparar valores de 8 bits e o 74682, cujo circuito interno e apresentado a seguir.
79
Figura 7.11: Diagrama interno do integrado 74682.
7.4
Unidade L ogica Aritm etica
Como se pode observar, ` a medida que a complexidade das opera c oes matem aticas e maior os circuitos necess arios aumentam. Isso ocorre tamb em com o aumento do n umero de bits envolvidos na opera c ao. Para solucionar esses problemas foram desenvolvidos circuito integrados capazes de realizar diversas opera c oes l ogicas e aritm eticas, envolvendo palavras de 4 ou 8 bits. Esse circuito e chamado de ULA - Unidade L ogica Aritm etica (em ingl es ALU - Arithmetic Logic Unit). Por esse nome tamb em se designa o bloco interno respons avel por opera c oes l ogicas e aritm eticas em processadores e microcontroladores. Uma ULA tipicamente tem duas palavras de entrada (4 ou 8 bits) e uma palavra de sa da (4 ou 8 bits, respectivamente). A sele c ao da opera c ao a ser realizada e feita atrav es de entradas com esses ns. Adicionalmente, podem ser encontrados sa das que indicam se o resultado e igual a zero, se ouve estouro da capacidade de representa c ao, compara c ao se os valores de entrada s ao iguais, qual o maior, etc... Quando se trata de opera c oes aritm eticas, as palavras de entradas s ao consideradas como
80
valores inteiros, isto e, internamente existe carry que o resultado de um bit inuencie o resultado do seguinte. No caso das opera c oes l ogicas, os bits s ao tratados individualmente, respeitando-se apenas a posi c ao dos bits nas duas palavras. Como exemplo de circuito integrado ULA, temos a 74181, capaz de realizar opera c oes de soma, subtra c ao, OU, E, OU-Exclusivo, complemento (invers ao dos bits) com palavras de 4 bits. Al em disso o componente tamb em informa se as duas palavras de entrada s ao iguais, se houve estouro da capacidade de representa c ao e possui entrada e sa da de carry (para liga c ao em cascata).
81
Cap tulo 8
Circuitos Sequenciais - Flip-ops

Os ip-ops s ao elementos l ogicos que podem apresentar em seu funcionamento apenas dois estados est aveis. N ao existem estados intermedi arios entre estes dois estados. A aplica c ao de um sinal de entrada pode mudar o dispositivo de um estado para outro e como a qualquer momento podemos saber qual e o estado em que ele se encontra, e poss vel considerar este circuito como uma mem oria capaz de armazenar um bit. O ip-op e o elemento b asico das chamadas mem orias est aticas. Existem diversos tipos de ip-ops encontrados nos circuitos digitais e o analisaremos adiante.
8.1
Flip-Flop RS
O Flip-Flop RS (de Reset e Set) tem sua congura c ao com transistores mostrada na gura 8.1 e funciona da seguinte maneira: Quando alimentamos o circuito, dada ` as poucas diferen cas que podem existir entre as caracter sticas dos dois transistores, um deles conduzir a mais do que o outro. Supondo que este transistor seja Q1, h a uma queda de tens ao no seu coletor que reduz em consequ encia a corrente que polariza a base de Q2 via R2. Nestas condi c oes, a tens ao do coletor de Q2 se mant em alta, realimentando a base de Q1 via R3 e a situa c ao nal do circuito e estabelecida: Q1 satura e Q2 ca no corte. O ip-op encontra seu estado est avel inicial. O ip-op R-S tem duas sa das representadas por Q e Q, assim, na condi c ao inicial est avel, com Q1 conduzindo, Q estar a no n vel baixo (0) e Q estar a no n vel alto (1).
Figura 8.1: Circuito equivalente a um ip-op RS. O processo que leva o ip-op a este estado inicial pronto para funcionar e muito r apido, n ao demorando mais do que alguns microssegundos. Quando o ip-op se encontra na situa c ao indicada, com Q=0 e Q = 1, dizemos que ele se encontra resetado ou armado. A mudan ca de estado do ip-op pode ser obtida aplicando-se um sinal conveniente na entrada. Como usamos
82
transistores NPN para comutar o ip-op, temos de fazer conduzir por um instante o transistor que est a cortado, ou seja, devemos aplicar um pulso positivo na entrada correspondente. Assim, estando o ip-op na condi c ao indicada, se desejarmos mudar o estado, aplica-se o pulso na entrada SET. O transistor Q2 conduz por um instante, realimentando via R3 a base de Q1 que e cortado. Com o corte, a tens ao na base de Q2 sobe via polariza c ao de R2 e mesmo que o pulso de disparo desapare ca, o circuito se mant em no novo estado gra cas ` a realimenta c ao. Sua sa da Q vai ao n vel (1) e a sa da Q vai ao n vel (0). Para trocar novamente de estado o ip-op R-S, aplicamos um pulso positivo na entrada RESET, levando Q1 ` a satura c ao e Q2 ao corte, situa c ao que se rma mesmo depois de desaparecido o pulso gra cas ` a realimenta c ao proporcionada pelos resistores. Veja que um pulso aplicado ` a entrada SET, correspondendo a um bit 1, faz com que a sa da Q que estava em zero passe a um, armazenando este bit. O ip-op funciona realmente como uma mem oria para este bit. Da mesma forma como utilizamos transistores bipolares NPN para obter um ip-op, podemos tamb em empregar outros tipos de componentes em congura c oes semelhantes podemos elaborar ip-ops usando transistores PNP, caso em que a polaridade dos sinais de disparo vai ser invertida. Da mesma forma, podemos usar transistores de efeito de campo, tanto de canal N como canal P (bipolares ou JFETs) como tamb em transistores de efeito de campo MOS com os dois tipos de canal (N ou P). O que mudar a em cada caso e o sentido de circula c ao das correntes e as polaridades dos sinais aplicados. Como observamos os ip-ops tamb em podem ser feitos com v alvulas e na realidade os primeiros que existiram eram justamente montados com estes componentes. Naquela epoca n ao existiam transistores e nem circuitos integrados. Os ip-ops podem ser elaborados com portas l ogicas e o RS que estudamos pode ser facilmente obtido a partir de duas portas NAO-E de duas entradas.
Figura 8.2: Flip-Flop RS com portas NAO-E. Levando em conta as tabelas verdade das portas NAO-E vemos que a sa da da primeira porta realimenta a segunda e vice-versa, garantindo assim a continuidade dos estados obtidos quando o ip-op comuta. No entanto, a comuta c ao deste circuito ocorre quando as entradas passam do n vel alto para o baixo, ou seja, de um para zero. Esta condi c ao e indicada pelos s mbolos R e S nas entradas. Ent ao, quando as entradas est ao ambas no n vel baixo, o ip-op se mant em no estado em que foi colocado por ser ligado ou por uma comuta c ao anterior. Por outro lado, se as entradas forem levadas simultaneamente ao n vel alto, o ip-op ir a para um estado indeterminado que deve ser 83
evitado. Na pr atica, a aplica c ao de n veis altos nas duas entradas pode destruir o dispositivo. O diagrama de tempos mostrados abaixo nos permite mostrar o que ocorre no funcionamento de um ip-op por etapas, sendo analisados da seguinte forma:
Figura 8.3: Diagrama de tempo do ip-op RS.
1. (a) Flip-op resetado; (b) S vai ao n vel 1 e o ip-op e setado; vel 0 e o ip-op permanece setado; (c) S vai ao n vel 1 e o ip-op e resetado; (d) R vai ao n (e) R volta ao n vel 0 e o ip-op permanece resetado; Tudo isso pode ser representado por uma tabela verdade, da mesma forma que fazemos com as fun c oes l ogicas. Nesta tabela temos algumas nomenclaturas que devemos nos familiarizar e que s ao amplamente usadas, a saber: Primeira possibilidade: Qn1 = representa o estado da sa da Q ANTES da aplica c ao dos sinais. Qn = representa o estado da sa da Q DEPOIS da aplica c ao dos sinais. Segunda possibilidade: Q = representa o estado da sa da Q ANTES da aplica c ao dos sinais. Qn+1 = representa o estado da sa da Q DEPOIS da aplica c ao dos sinais. Os dois tipos de representa c ao s ao usados. Nas colunas e linhas em que s ao colocados os n veis l ogicos zero e um, quando aparece o termo Qn ou Qn signica que a sa da vai para um estado indeterminado. R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 X Qn+1 Qn 0 1 X
Tabela 8.1: Tabela verdade do Flip-Flop RS. Temos ainda que ver que a u ltima condi c ao n ao e aceita pois poderia danicar o equipamento. Ainda, igualmente com o que zemos na representa c ao dos somadores, existe uma forma de representar este tipo de circuito l ogico atrav es de uma gura simples.
84
Figura 8.4: Representa c ao do ip-op RS.
8.2
Flip-Flop RS com clock e mestre-escravo
Estes circuitos chamados de ip-op RS controlados por clock e mestre escravo encontram uma gama de aplica c oes muito grande nos circuitos digitais mais complexos, j a que estes s ao sempre comandados por um clock, ou seja, s ao circuitos l ogicos sincronizados. O uso de um circuito de controle (mestre) que determina quando o ip-op (escravo) muda de estado e importante para permitir que as mudan cas de estado do ip-op s o ocorram em determinados instantes. Usando portas NAO-E podemos implementar um ip-op RS controlado por clock (Master-Slave).
Figura 8.5: Flip-op RS controlado por clock com portas NAO-E. Analisemos seu funcionamento: Partindo da situa c ao em que a entrada de clock (rel ogio) esteja no n vel baixo, as sa das Q e Q permanecer ao no estado inicial em que se encontravam e insens veis a qualquer varia c ao que ocorra nas entradas S e R. Quando a entrada de clock for levada ao n vel 1, o circuito passa a responder aos sinais das entradas R e S. No entanto, conforme o diagrama de tempos abaixo, este circuito tem um inconveniente.
Figura 8.6: Diagrama de tempo do ip-op RS com clock. Como as sa das acompanham as entradas, durante o tempo em que o clock as habilita, estas sa das podem mudar de estado mais de uma vez, voltando assim ao estado inicial, o que n ao e desejado de forma alguma. Um modo de contornar este problema consiste na utiliza c ao de duas etapas numa congura c ao mais complexa.
85
Figura 8.7: Flip-op RS mestre-escravo completo. Este circuito e denominado Flip-Flop RS Mestre-Escravo ou Flip-Flop RS Master-Slave e faz uso de portas NAO-E e de um inversor, cuja nalidade e inverter o pulso de clock. Neste caso, quando a entrada de clock for ao n vel um, o ip-op mestre mudar a de estado, mas o ip-op escravo permanecer a insens vel, mantendo seu estado. Quando a entrada de clock passar para o n vel l ogico zero, a sa da do ip-op mestre ser a levada para o escravo. Isso signica que o ip-op em seu todo n ao e sens vel ao n vel do sinal de clock, ou seja, se ele e zero ou um, mas sim ` a sua transi c ao. As sa das Q e s o v ao mudar de estado no instante em que ocorrer a transi c ao do sinal de clock do n vel alto para o n vel baixo. Com esta congura c ao e poss vel garantir que s o vai ocorrer uma mudan ca de estado na presen ca de um pulso de clock. Os ip-ops que funcionam desta forma s ao denominados Edge Triggeredou Disparados pela borda. Se a mudan ca de estado ou disparo (engatilhamento) ocorrer quando o sinal de clock passa de zero para um, os ip-ops s ao denominados positive edge-triggered, enquanto que, se o disparo ocorre quando o clock vai do n vel um para zero, na queda do n vel l ogico, os ip-ops chamam-se negative edge-triggered. Neste tipo de circuito e muito importante levar em conta, num projeto de maior velocidade, o tempo gasto para todo o processo, porque temos que levar em considera c ao o tempo que o circuito demora para sair de um n vel l ogico e ir para outro. Assim, partindo do diagrama de tempos da gura ??, vemos que a sa da do ip-op s o completa sua mudan ca de estado depois de certo tempo, do pulso de clock ter sido aplicado. Dois tempos s ao importantes neste tipo de circuito.
Figura 8.8: Temporiza c ao no Flip-op RS mestre-escravo. tH: Hold Time ou Tempo de Manuten c ao e o tempo em que a entrada deve permanecer ainda no circuito para que seu n vel l ogico seja reconhecido pelo ip-op. tS: Setup Time ou tempo em que a entrada do ip-op deve permanecer no estado desejado antes da transi c ao do clock que vai provocar a mudan ca de estado do circuito. Duas entradas podem ser acrescentadas neste circuito, dotando-o de recursos importantes para aplica c oes pr aticas. Uma das entradas e denominada PRESET (PR) ou pr e-ajuste e tem por fun c ao levar imediatamente as sa das do circuito a um estado determinado (Q=1 eQ=0), independentemente do 86
que estejam acontecendo nas demais entradas. Sua ativa c ao ocorre quando PR estiver em zero e CLR em um, no caso apresentado, pois o s mbolo sobre a identica c ao indica que ela est a ativa no n vel baixo.
Figura 8.9: Liga c ao das entradas preset e clear. A outra entrada denominada CLEAR ou apagamento tem por fun c ao levar as sa das aos estados Q=0 e Q=1, independentemente do que estiverem ocorrendo nas demais entradas. Como as entradas PRESET e CLEAR produzem resultado independente do estado da entrada de clock, estas s ao chamadas de entradas ass ncronas; Em oposi c ao, as entradas R e S que s ao s ncronas, isto e, sincronizadas com o sinal de clock. importante observar que estas duas entradas n E ao podem ser ativadas ao mesmo tempo, pois isso levaria o circuito a um estado indeterminado que inclusive poderia causar problemas aos seus componentes. Ao construirmos a tabela verdade para este circuito, teremos tr es novos s mbolos que s ao normalmente usados em representa c oes de eletr onica digital. Xrepresenta uma condi c ao irrelevante qualquer que ela seja n ao haver a inu encia no que ocorre na sa da. A seta para cima indica a transi c ao do n vel baixo para o n vel do sinal na entrada ou sa da representadas. J a a seta apontando para baixo indica uma transi c ao do n vel alto para o n vel baixo do sinal correspondente.
8.3
O Flip-Flop JK Mestre-Escravo
O ip-op JK mestre-escravo ou master-slavepode ser implementado por fun c oes l ogicas comuns, adquirindo a congura c ao b asica mostrada abaixo.
Figura 8.10: Flip-op JK Um problema observado no ip-op RS e que temos uma situa c ao proibidaque ocorre quando as entradas R e S v ao ao n vel alto ao mesmo tempo e que pode levar o circuito a um estado indeterminado. Esta situa c ao acontece principalmente nas aplica c oes em computa c ao, quando uma parte do sinal de sa da e usada para realimentar a entrada.
87
Nestas condi c oes podem ocorrer as situa c oes de conito com a produ c ao de oscila c oes indesejadas. Esta situa c ao pode ser contornada com a utiliza c ao de uma nova congura c ao, que e justamente a do ip-op JK utilizada nas aplica c oes pr aticas e que analisaremos a seguir. Podemos ter quatro combina c oes poss veis para os sinais aplicados nas entradas J e K e analisemos cada uma das combina c oes: J=0 e K=0: Quando a entrada de clock (CLK) passa por uma transi c ao negativa do sinal, o ip-op mant em sua condi c ao original, ou seja, n ao muda de estado. J=1 e K=0: Quando a entrada de clock (CLK) passa por uma transi c ao negativa, o ip-op e setado. Se j a estiver setado, ele permanece nesta condi c ao. J=0 e K=1: Quando a entrada de clock (CLK) passa por uma transi c ao negativa, o ip-op e resetado. Se j a estiver nesta condi c ao, ele permanece. J=1 e K=1: Nesta condi c ao, ao receber uma transi c ao negativa na entrada de clock (CLK), o ip-op muda de estado (TOGGLE). Se estiver setado, ele reseta e se estiver resetado, ele e setado. Podemos elaborar a tabela verdade para indicar o que ocorre com este ip-op. Observe o uso das setas para indicar as transi c oes de sinal na entrada de clock que comandam o funcionamento deste tipo de circuito. Da mesma forma que nas outras congura c oes estudadas, podemos tamb em incluir as entradas de PRESET e CLEAR neste circuito.
Tabela 8.2: Tabela verdade do Flip-op JK. Uma maneira melhor de analisarmos o funcionamento deste circuito e atrav es de um diagrama de tempos, em que observamos as formas de onda nos diversos pontos de entrada e sa da. Este diagrama de tempos para o ip-op J-K e mostrado abaixo.
Figura 8.11: Diagrama de tempo do ip-op JK com preset e clear. Analisemos alguns trechos importantes deste diagrama mostrando o que acontece: 88
Neste instante CLR e PR est ao no n vel baixo, Q e Q est ao no n vel alto, que e uma condi c ao n ao permitida; Aplica-se ent ao o sinal PR, que indo ao n vel alto, faz com que o ip-op seja setado; A aplica c ao de um pulso na entrada CLR que vai ao n vel alto, e a ida de PR ao n vel baixo fazem agora com que o ip-op seja resetado; CLR e PR s ao mantidos no n vel alto a partir deste instante. Com J=0 neste trecho e K indo ao n vel alto, o ip-op ser a resetado na pr oxima transi c ao negativa do sinal de clock; Ainda com CLR e PR no n vel alto (esta condi c ao se manter a daqui por diante) e a sa da J=0 e k=1, o ip-op permanecer a resetado; Com J=1 e K=0, o ip-op e setado na transi c ao seguinte do pulso de clock; Com J=1 e K=0, n ao ocorrem mudan cas de estado; Com J=1 e K=1 na transi c ao seguinte do pulso de clock, o ip-op muda de estado (complementa ou toggle). Se estiver resetado, como neste caso, ele e setado; Mantendo J=1 e K=1 com nova transi c ao do pulso de clock, o ip-op muda de estado outra vez, ou seja, complementa. Veja que quando as entradas J e K est ao no n vel alto, o circuito se comporta como um disparador, mudando de estado a cada transi c ao negativa do pulso de clock.
8.4
O Flip-Flop tipo D
Este e tamb em um circuito de ip-op muito usado, cujo s mbolo e mostrado a seguir. Este ip-op possui uma u nica entrada que comanda todo o circuito. Esta entrada e que lhe d a nome. Denominada Data(dados), e abreviada por D, da o nome do dispositivo. Este ip-op opera de uma maneira muito simples: no pulso de clock, ele assume o estado da entrada, conforme podemos ver pela sua tabela verdade: D 0 1 Qn+1 0 1
Tabela 8.3: Tabela verdade do ip-op D.
Figura 8.12: Representa c ao gr aca do ip-op D. O Flip-op D e capaz de armazenar um bit, portanto e a base para a cria c ao de um dispositivo imprescind vel para os sistemas computacionais, a mem oria.
89
8.5
O Flip-Flop tipo T
O nome vem de Toggleou complementa c ao, seu s mbolo e mostrado na gura 8.14. O que este circuito faz pode ser entendido facilmente pelo diagrama de tempos mostrado na gura ??. Quando a entrada T deste circuito est a no n vel baixo, o ip-op se mant em em seu estado anterior, mesmo com a aplica c ao do pulso de clock.
Figura 8.13: Representa c ao gr aca do ip-op T. No entanto, quando a entrada T est a no n vel alto, o ip-op muda de estado. Se estiver setado, ele reseta e se estava resetado, ele seta. Este comportamento signica na realidade a divis ao da frequ encia de clock por dois. Em outras palavras, este circuito se comporta como um divisor de frequ encia, encontrando aplica c oes pr aticas bastante importantes em eletr onica digital.
Figura 8.14: Comportamento do ip-op T com rela c ao ao clock. Um exemplo de aplica c ao e dado quando associamos diversos ip-op do tipo T em s erie, de modo que passando atrav es de cada um, a frequ encia do sinal de entrada e divida por dois. Usando quatro ip-op, podemos dividir a frequ encia por 2, 4, 8 e 16. Este tipo de divisor de frequ encia e muito usado, existindo at e circuitos integrados que possuem sequ encias de mais de dez ip-op ligados desta forma. Na pr atica n ao temos os ip-op tipo T como componentes prontos para uso. Estes ip-ops podem ser obtidos a partir de outros.
Figura 8.15: Flip-op T como divisor de frequ encia.
8.6
Transformando Flip-Flops
Da mesma maneira como podemos obter qualquer fun c ao l ogica complexa a partir de fun c oes simples, o que foi visto em li c oes anteriores, tamb em podemos brincarcom os ip-ops, obtendo 90
outros tipos a partir de um tipo b asico. Assim, usando ip-ops R-S ou J-K que s ao comuns e algumas portas l ogicas, podemos obter ip-ops de outros tipos.
Figura 8.16: Transformando Flip-ops RS. Acima temos algumas convers oes que podem ser feitas utilizando-se ip-ops do tipo RS. O modo de funcionamento de cada um pode ser facilmente entendido se associarmos as tabelas verdade dos ip-ops estudados ` as tabelas verdade das portas agregadas, considerando os sinais de realimenta c ao. De outra forma tamb em podemos obter ip-ops tipo D e T a partir de ip-ops do tipo JK. Veja que a simples conex ao da entrada K ao J no ip-op do tipo J-K o transforma em um ip-op tipo T. Esta possibilidade e muito interessante, j a que ip-ops J-K s ao dispon veis em tecnologia TTL e CMOS e podem ser usados em circuitos divisores de frequ encia.
Figura 8.17: Transformando ip-ops JK. E ainda, temos outras duas transforma c oes importantes de ip-ops mostradas na gura 8.18. No primeiro caso temos uma transforma c ao de um ip-op tipo D em ip-op tipo T, bastando para isso que a sa da complementar Q seja ligada ` a entrada D, realimentando o circuito. A segunda transforma c ao, que leva um ip-op tipo D a funcionar como tipo T exige o emprego de uma porta E adicional na realimenta c ao do sinal que e retirado da sa da complementar Q.
91
Figura 8.18: Transformando ip-op D.
8.7
Flip-Flops nos Computadores
Encontramos os ip-ops nos computadores como elementos fundamentais de muitos circuitos. Uma aplica c ao e na pr opria divis ao de frequ encia dos clocks. Existem setores de um PC que devem o caso dos barramentos operar com velocidades menores que a fornecida pelo clock principal. E onde s ao ligados as placas de expans ao, os modems e as sa das de dados paralela e serial. Assim, em lugar de usar um clock para cada frequ encia desejada, o que se faz e empregar um clock u nico e dividir sua frequ encia conforme as exig encias de frequ encias mais baixas, conforme na gura 8.15. No caso dos computadores, tanto o pr oprio clock como a sequ encia de ip-ops divisores podem ser obtidos num u nico circuito integrado. Um ponto importante que deve ser levado em conta e a possibilidade de ligar os ip-ops em conjunto com outras fun c oes, de modo que a frequ encia possa ser dividida por qualquer n umero e n ao somente por pot encias de 2 (2, 4, 8, 16, 32, 64, etc.). Outra aplica c ao importante e como c elula de mem oria. Oito ip-ops ligados lado a lado podem armazenar um byte inteiro. Todos os ip-op armazenam um bit. Existem diversas mem orias internas de um PC que nada mais s ao do que ip-ops que podem ser habilitados tanto para a leitura de dados como para introdu c ao (grava c ao de dados). Conforme se pode imaginar, vimos que os ip-ops s ao blocos muito importantes da eletr onica digital, eles podem ter diversos tipos de comportamento e que, quando reunidos, poderiam apresentar comportamentos interessantes como, por exemplo, a capacidade de dividir frequ encias, de armazenar informa c oes (bits), al em de outras.
92
Cap tulo 9
Contadores
Quando usamos a eletr onica digital, devemos separar os circuitos l ogicos sem sincronismo daqueles que possuam algum tipo de sincronismo externo, ou seja, que usam um sinal de CLOCK. Existem aplica c oes em que tudo o que importa para o circuito e fazer uma opera c ao com determinados n veis l ogicos aplicados ` a sua entrada, quando eles est ao presentes, n ao importando quando isso ocorra. Tais circuitos n ao precisam de sincronismo algum e s ao mais simples de serem utilizados. No entanto, com circuitos muito complexos, como os utilizados em computadores, o instante em que uma opera c ao deve ser realizada e muito importante e isso implica em que os circuitos devam ser habilitados no instante em que os n veis l ogicos s ao aplicados em sua entrada. Isso signica que tais circuitos devem ser sincronizados por algum tipo de sinal vindo de um circuito externo. E este circuito nada mais e do que um oscilador que produz um sinal de clock ou rel ogio. Os circuitos que operam com estes sinais s ao denominados circuitos com l ogica sincronizada ou contadores. Os contadores s ao dispositivos l ogicos cuja fun c ao e realizar a contagem bin aria, seja em ordem crescente ou decrescente. Para os contadores temos ent ao diversas classica c oes que levam em conta estes e outros fatores, por exemplo: 1. Classica c ao com rela c ao ao sincronismo: Os contadores podem ser ass ncronos, quando existe o sinal de clock aplicado apenas ao primeiro est agio. Os est agios seguintes utilizam como sinal de sincronismo a sa da de cada est agio anterior. Estes contadores tamb em s ao denominados Ripple Counters. Os contadores tamb em podem ser s ncronos, quando existe um sinal de clock u nico externo aplicado a todos os est agios ao mesmo tempo. 2. Classica c ao com rela c ao ao modo de contagem: Os contadores podem ser progressivos ou crescentes, quando contam numa sequ encia de n umeros crescentes, ou seja, dos valores mais baixos para os mais altos, como (1, 2, 3, 4...). S ao tamb em chamados em ingl es de up-counters. Os contadores podem ser regressivos ou decrescentes, quando a contagem e feita dos valores mais altos para os mais baixos como (4, 3, 2, 1...), tamb em chamados de down-counters. Se bem que possamos fazer contadores usando fun c oes l ogicas comuns e mesmo ip-ops discretos, podemos contar na pr atica com circuitos integrados em l ogica TTL ou CMOS que j a possuam contadores completos implementados.
93
9.1
Contador Ass ncrono
Conforme explicamos, neste tipo de contador, o sinal de clock e aplicado apenas ao primeiro est agio, cando os demais sincronizados pelos est agios anteriores. Temos a estrutura b asica de um contador deste tipo usando ip-ops do tipo JK. Usamos tr es est agios ou tr es ip-ops ligados de tal forma que a sa da Q do primeiro serve de clock para o segundo, e a sa da Q do segundo serve de clock para o terceiro. Sabemos que os ip-ops ligados da forma indicada funcionam como divisores de frequ encia. Assim, o sinal de clock aplicado ao primeiro tem sua frequ encia dividida por dois.
Figura 9.1: Contador ass ncrono. A frequ encia estar a dividida por quatro na sa da do segundo e por oito na sa da do terceiro. Mas, se elaborarmos uma tabela verdade com os n veis l ogicos obtidos na sa da de cada um dos ip-ops, a cada pulso do clock aplicado, a partir do instante em que todas as sa das sejam zero, teremos algo interessante a considerar: Clock 0 1 2 3 4 5 6 7 Qc 0 0 0 0 1 1 1 1 Qb 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1
Tabela 9.1: Tabela verdade de um contador ass ncrono. Veja que a sequ encia de valores obtidos 000, 001, 010, 011, 100, 101, 110 e 111 corresponde justamente ` a contagem em bin ario dos pulsos de zero at e sete. Isso signica que este circuito conta os pulsos de entrada e fornecem sa das que e a representa c ao bin aria desta contagem. Veja tamb em que ele faz a contagem crescente, ou seja, de zero at e sete. Se, em lugar de tr es ip-ops, usarmos quatro, teremos a contagem de 0000 a 1111, ou seja, uma contagem crescente de zero a quinze pulsos. Oito desses ip-ops ligados em s erie podem contar at e 256 pulsos e com isso fornecer uma sa da de 8 bits ou 1 byte. Vamos supor agora que em lugar de usarmos como sa das de contagem as sa das Q de todos os ip-op, us assemos as sa das complementares Q. E f acil perceber que, partindo da situa c ao em que todos os ip-ops estejam resetados, a tabela verdade obtida ter a nas sa das os complementos da tabela anterior. Esta tabela ser a:
94
Clock 0 1 2 3 4 5 6 7
Qa 1 1 1 1 0 0 0 0
Qb 1 1 0 0 1 1 0 0
Qc 1 0 1 0 1 0 1 0
Valor Bin ario 7 6 5 4 3 2 1 0
Tabela 9.2: Tabela verdade de um contador ass ncrono decrescente. Portanto, este contador fornece em sua sa da, valores bin arios que correspondem ` a contagem decrescente dos pulsos de entrada, partindo de sete. Trata-se de um contador decrescente ou DOWN COUNTER. Como no caso anterior, se tivermos mais ip-ops, podemos contar a partir de valores mais altos. Com quatro ip-ops podemos partir a contagem de quinze e com oito ip-ops, de 255. Veja que a quantidade m axima que podemos contar com um contador deste tipo depende da quantidade de ip-ops usados. Um problema que ocorre com este tipo de ip-op e que cada um precisa de certo tempo para mudar de estado. Isso signica que ` a medida que usamos mais ip-ops em sequ encia num contador, os tempos de mudan ca de estado s ao somados e o conjunto precisa cada vez de mais tempo para chegar ao estado nal desejado. Se aplicarmos um novo pulso de clock para contagem ` a entrada do circuito, antes de ocorrer a mudan ca de estado do conjunto, pode ocorrer um funcionamento err atico. Assim, a frequ encia m axima de opera c ao de um contador e dada pelo tempo necess ario para cada est agio mudar de estado multiplicado pelo n umero de est agios usados no contador.
9.2
Contagem programada ou contagem com armadilha
Conforme vimos, os ciclos de contagem dos circuitos dados como exemplos no item anterior s ao sempre pot encias de dois, ou seja, s ao circuitos que contam at e 2, 4, 8, 16, 32 etc. O que fazer se precisarmos de um circuito que tenha um ciclo de contagem diferente desses valores, que n ao seja uma pot encia de 2? Podemos usar a entrada CLEAR para reiniciar a contagem, zerando-a, quando chegar ao valor desejado. Por exemplo, podemos reiniciar a contagem depois do cinco se quisermos um contador que conte de zero a cinco, ou seja, que tenha seis estados de sa da, conforme a tabela verdade dada a seguir: Clock 0 1 2 3 4 5 6 (Estado Inst avel) Qc 0 0 0 0 1 1 0 Qb 0 0 1 1 0 0 0 Qa 0 1 0 1 0 1 0
Tabela 9.3: Tabela verdade de um contador m odulo cinco.
95
No sexto pulso que corresponde ao estado 110(2) , o circuito vai a um estado que ativa a entrada clear e leva todos os ip-ops a serem resetados. Para este circuito que est a ma faixa seguinte a solu c ao e simples. Veja que a situa c ao em que devemos ter a volta ` a zero da contagem e, portanto, a ativa c ao da linha CLR (clear) ocorre com uma u nica combina c ao de sinais: QC e QB no n vel alto. Se usarmos ip-ops que tenham entradas clearativadas pelo n vel alto, basta usar uma porta AND de duas entradas com as entradas ligadas nas sa das QB e QC e a sa da na linha comum de CLEAR de todos os ip-ops, conforme abaixo.
Figura 9.2: Contador ass ncrono de m odulo seis. Se os ip-ops usados tiverem um clear ativado no n vel baixo, basta usar uma porta NAO-E em lugar de E. Se quis essemos um contador at e quatro, por exemplo, o estado em que deveria ocorrer a ativa c ao da entrada clear ocorreria com a quinta combina c ao de sa das, 101(2) , o que signica QC=1 e QA=1. Bastaria ent ao ligar as entradas da porta E nessas sa das, conforme a gura.
Figura 9.3: Contador ass ncrono de m odulo cinco. Seguindo a mesma analogia dos circuitos anteriores, observe que, quando as sa das chegarem ao estado 101(2) , que seria a contagem do quinto pulso no circuito da gura 9.3, um pulso de reset de curta dura c ao e produzido. Esta curta dura c ao e dada justamente pelo tempo que os ip-ops demoram a mudar de estado resetando, pois eles realimentamas entradas da porta E. Nos exemplos dados, zemos a programa c ao da contagem usando as entradas de clear de cada ip-op. Uma outra maneira de projetarmos um contador consiste em usarmos as entradas presetem lugar de clear. Para isso, fazemos com que no momento em que for atingida a contagem do valor, imediatamente anterior ` aquele em que deve ocorrer a volta a zero, tenhamos a ativa c ao das entradas de preset. Desta forma, no pulso seguinte de clock teremos a volta a zero (reset) do
96
contador. Para um contador de seis estados, que depois do quinto pulso reseta, teremos a seguinte tabela verdade. Pulsos 0 1 2 3 4 5 6 7 Qc 0 0 0 0 1 1 x 0 0 Qb 0 0 1 1 0 0 x 0 0 Qa 0 1 0 1 0 1 x 0 1
O Preset e acionado Volta a Zero na transi c ao de clock
Tabela 9.4: Tabela verdade de um contador de m odulo usando preset. Veja que a detec c ao da condi c ao de produ c ao do pulso de presetdeve ser reconhecida com os n veis 101(2) nas sa das dos est agios dos contadores e com o pulso indo ao n vel alto na entrada de contagem. Para obtermos a congura c ao 1111(2) que nos permitiria usar uma NAO-E de quatro entradas, basta levar em conta a sa da QB em lugar de QB. Assim, basta usar a porta E e lig a-la nas entradas de presetdos ip-ops. Se as entradas forem ativadas no n vel baixo (PR), basta trocar a porta E por uma porta NAO-E de quatro entradas.
Figura 9.4: Porta NAO-E
9.3
Contadores Up/Down (Progressivos e Regressivos)
Usando alguns artif cios, como por exemplo, porta apropriada, e poss vel programar um contador de modo que ele tanto conte progressivamente como regressivamente. Usando 3 est agios, podemos ter um contador UP/DOWN, conforme a gura 10. Uma entrada (UP/DOWN) pode ser usada para determinar o sentido da contagem. Trata-se de uma entrada seletora de dados ou DATA SELECTOR, que pode ser usada para mudar o modo de funcionamento dos est agios deste circuito. Funcionamento: Se usarmos as sa das Q dos ip-ops de um contador, a contagem ser a crescente, mas se usarmos as sa das Q, a contagem ser a decrescente. Assim, o que fazemos e colocar um circuito seletor nessas sa das, de tal modo que ele coloque a sa da Q de todos os ip-ops na entrada de clock do seguinte, quando a contagem deve ser progressiva, e coloque a sa da Q na entrada do seguinte, quando na contagem decrescente. Tr es portas NAO-E para cada est agio podem fazer isso a partir do sinal de comando UP/DOWN.
97
Figura 9.5: Contador Up/Down.
9.4
Contadores S ncronos
Sincronizar a contagem por um clock u nico aplicado a todos os est agios n ao e apenas uma necessidade dos circuitos mais complexos, principalmente, os usados em Inform atica e Instrumenta c ao. O sincronismo de todos os est agios pelo mesmo clock tem ainda vantagens operacionais importantes. Conforme vimos, nos contadores ass ncronos, os tempos de comuta c ao dos ip-ops inuem no funcionamento nal do circuito, pois eles s ao cumulativos. Em outras palavras, cada est agio precisa esperar o anterior completar a opera c ao antes de iniciar a sua. Usando l ogica sincronizada, ou seja, um contador em que todos os est agios s ao sincronizados por um clock u nico, este problema n ao existe e podemos ter contadores muito mais r apidos, na verdade, contadores cuja velocidade independe do n umero de etapas. Para mostrar como isso pode ser feito, vamos tomar como exemplo o circuito da gura 9.6. Este circuito utiliza ip-ops tipo JK ligados de uma forma denominada PARALLEL CARRY. Nesta forma de liga c ao, J e K do primeiro ip-op s ao mantidas no n vel alto por meio de um resistor ligado ao positivo da alimenta c ao (Vcc). Assim, o primeiro ip-op muda de estado a cada pulso de clock. No entanto, J do segundo ip-op est a ligado ` a sa da Q do primeiro.
Figura 9.6: Contador s ncrono. Isso signica que o segundo ip-op s o mudar a de estado quando o primeiro ip-op for resetado, ou seja, a cada dois pulsos de clock. Da mesma forma, com o uso de uma porta E, o terceiro ip-op s o vai mudar de estado quando as sa das Q do primeiro e segundo ip-op forem ao n vel um, ou seja, a cada quatro pulsos de clock. Para quatro bits, utilizando quatro est agios podemos ter um problema que ocorre com este tipo de congura c ao, pois e que a partir de tr es est agios, a cada est agio que acrescentamos no contador devemos adicionar uma porta E cujo n umero de entradas vai aumentando. Assim, para quatro est agios, a porta deve ter tr es entradas, para cinco est agios, quatro entradas e assim por diante. Uma maneira de n ao termos este problema consiste em usar uma congura c ao diferente de contador apresentada abaixo e denominada RIPPLE CARRY. 98
Figura 9.7: Contador RIPPLE CARRY. Neste circuito as portas usadas sempre precisam ter apenas duas entradas, o que e importante para a implementa c ao pr atica do contador. No entanto, como desvantagens deste circuito, t em uma limita c ao da velocidade de opera c ao, pois como o sinal para os est agios vem da porta anterior, temos de considerar seu atraso.
99
Cap tulo 10
Registradores de Deslocamento
Um registrador de deslocamento ou shift-registerno ingl es, consiste num conjunto de ipops que podem ser interligados de diversas formas, algumas delas s ao mostradas na gura 10.1. Estes circuitos podem deslocar uma informa c ao (bit) aplicada na entrada de uma posi c ao a cada pulso de clock.
Figura 10.1: Exemplos de montagem de alguns registradores de deslocamento. Por exemplo, o bit um aplicado na entrada aparece na sa da do primeiro ip-op no primeiro pulso de clock, depois se desloca, aparecendo na sa da do segundo ip-op no segundo pulso de clock e assim por diante, at e aparecer na sa da do nal da sequ encia. Na congura c ao mostrada na gura 10.1, todos os ip-op tipo D t em sua sa da conectada ` a entrada do ip-op seguinte e todos eles s ao controlados pelo mesmo clock. Para entender como funciona este circuito, vamos partir da situa c ao inicial em que todos eles estejam desativados ou com suas sa das Q no n vel baixo. Inicialmente vamos aplicar ` a entrada de dados um n vel alto (1). Conforme podemos ver, esta entrada e feita pela entrada J do primeiro ip-op (FF1). Com a chegada do pulso de clock a este ip-op, ele muda de estado e com isso armazenao pulso aplicado ` a entrada, o qual aparece em sua sa da depois de um curto intervalo de tempo. Veja que este sinal e armazenado com o anco positivo do sinal de clock, quando ent ao o n vel alto deve estar presente na entrada do ip-op. O intervalo de tempo que decorre entre a aplica c ao do sinal na entrada de dados e seu aparecimento na sa da do ip-op e da ordem de alguns nanossegundos nos integrados das fam lias l ogicas comuns, mas e importante que em muitas aplica c oes mais r apidas ele seja levado em conta. 100
No pr oximo pulso de clock, a entrada do primeiro ip-op j a n ao tem mais o n vel alto, e, portanto FF1 n ao muda de estado. No entanto, na sa da de FF1, temos n vel alto, e esta sa da est a ligada ` a entrada do segundo ip-op (FF2). Com isso, a chegada do segundo pulso de clock, o n vel l ogico a sa da do primeiro se transfere para a sa da do segundo depois de um pequeno intervalo de tempo. A sequ encia de bits aplicados ` a entrada aparece na sa da depois de certo n umero de clock. Isso signica que o bit um aplicado na entrada se deslocar amais um pouco no circuito, passando para a sa da do segundo ip-op. E claro que, se nessa segunda passagem, tivermos aplicado um novo n vel um na entrada do circuito, ao mesmo tempo em que o primeiro se transfere para o segundo ip-op, o segundo se transfere para a sa da do primeiro ip-op. Chegando agora um terceiro pulso de clock, teremos nova transfer encia e o n vel alto ou bit um se transfere para a sa da do ip-op seguinte, ou seja, FF3. Em outras palavras, a cada pulso de clock, os n veis existentes nas sa das dos ip-ops, sejam eles zero ou um, se transferem para o ip-op seguinte. Assim, supondo que apliquemos em sequ encia, na entrada de um shift-register como o indicado, os n veis 0101, teremos a seguinte sequ encia de condi c oes de sa da para um shift-register que use quatro deles: Clock In cio 0 1 2 3 4 Entrada 0 1 0 1 0 0 FF1 0 0 1 0 1 0 FF2 0 0 0 1 0 1 FF3 0 0 0 0 1 0 FF4 0 0 0 0 0 1
Tabela 10.1: Funcionamento do Shift-Register. Veja ent ao que no quinto pulso de clock, o primeiro pulso de clock, o primeiro n vel l ogico, aparece na sa da do u ltimo ip-op (FF4) e se lermos a sa da dos ip-ops teremos registrado os n veis aplicados na entrada: 0101(2) Com isso, vemos que aplicando um dado bin ario num shift-register, depois do n umero apropriado de pulsos de clock, ele pode armazenar este dado. Para retirar a sequ encia, basta continuar aplicando pulsos de clock ao circuito. Veja ent ao que para armazenar um dado de quatro bits num registrador devemos aplicar quatro pulsos de clock e para ler em sequ encia, mais quatro pulsos de clock. Para apagaros dados registrados num shift-register, como o indicado, basta aplicar um pulso na entrada CLEAR. Todos os ip-ops ter ao suas sa das levadas ao n vel baixo ou zero.
10.1
Tipos de Registradores de Deslocamento
Dependendo da maneira como a informa c ao entra e como ela pode ser obtida num registrador de deslocamento, podemos ter diversas congura c oes que nos levam a muitos tipos de circuitos. Assim, existem circuitos em que temos uma entrada serial ou duas, e tamb em podemos ter uma ou duas linhas de sa da. A seguir, veremos os principais tipos como suas denomina c oes. 1. SISO - Serial-in/Serial-out:
101
Os dados foram aplicados ` a entrada do registrador na forma de n veis l ogicos um atr as do outro, acompanhando o sinal de clock. Dizemos que este registrador opera com a carga de dados serialou em s erie. Em outras palavras, este circuito tem entrada serial ou serial-in. Exatamente como ocorre com a porta serial de um computador, o dado e enleiradoe entram um ap os outro e v ao sendo armazenados em ip-ops. Este tipo de registrador de deslocamento j a foi mostrado na gura 10.1. 2. PISO - Parallel-in/Serial-out: No entanto, existe uma segunda possibilidade de opera c ao para os shift-registers, que ea de operar com a entrada de dados em paralelo e sair com estes mesmos dados em s erie. Dizemos que se trata de um shift-register com entrada paralela e sa da serial.
Figura 10.2: Registrador de deslocamento PISO. Analisemos como ele funciona: Os dados s ao colocados ao mesmo tempo na entrada, pois ela opera em paralelo. Por exemplo, se vamos armazenar o dado 0110(2) , esses dados s ao aplicados ao mesmo tempo nas entradas correspondentes (S) dos ip-ops No primeiro pulso de clock, os ip-ops armazenamesses dados. Assim, os ip-ops que possuem n vel um em sua entrada passam esse n vel ` a sa da (FFB, FFC). Por outro lado, os que possuem n vel zero na sua entrada, mant em este n vel na sa da (FFA e FFD). Isso signica que, ap os o pulso de clock, as sa das dos ip-ops apresentar ao os n veis 0110(2). 3. SIPO - Serial-In/Parallel-out Da mesma forma, podemos carregar os dados em s erie e fazer sua leitura em paralelo atrav es de Qa, Qb, Qc e Qd. Os registradores que operam desta forma podem ser tamb em denominados conversores s erie-paralelo ou paralelo-s erie, conforme o modo de funcionamento.
Figura 10.3: Registrador de deslocamento SIPO. 4. PIPO - Parallel-in/Parallel-out Estes s ao circuitos em que os dados s ao carregados ao mesmo tempo e depois lidos ao mesmo tempo pelas sa das dos ip-ops.
102
Figura 10.4: Registrador de deslocamento PIPO. Os registradores de deslocamento podem ainda ser classicados quanto ` a dire c ao em que os dados podem ser deslocados. Dizemos que se trata do tipo shift-right, quando os dados s ao deslocados para a direita e que se trata de um tipo shift-left, quando os dados s ao deslocados somente para a esquerda. Existem ainda os tipos bidirecionais em que os dados podem ser deslocados nas duas dire c oes. Este e um registrador do tipo SISO. Observa-se que o sentido de deslocamento e determinado por uma entrada que atua sobre portas que modicam o ponto de aplica c ao dos sinais em todos os ip-ops, exatamente como visto nos contadores up e down anteriores. Com a aplica c ao de um n vel l ogico conveniente na entrada LEFT/ RIGHT, podemos determinar o sentido de deslocamento dos dados no circuito.
103
Cap tulo 11
Conversores Anal ogico/Digital e Digital/Anal ogico

11.1 Introdu c ao
A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, intensidade luminosa, posi c ao, tens ao, corrente e etc. fornecem sinais anal ogicos, ou seja, uma tens ao que e proporcional ` a grandeza medida e que varia de forma cont nua numa faixa de valores. No entanto, a maioria dos equipamentos modernos que fazem a aquisi c ao de dados destes sensores, trabalha com t ecnicas digitais. Isso signica que o dado anal ogico, preciso ser convertido para a forma digital. Para fazer esta convers ao s ao utilizados circuitos denominados conversores anal ogico-digital, ou simplesmente A/D, como seu pr oprio nome indica, realiza a convers ao de sinais, cuja amplitude varia continuamente em sinais digitais correspondentes ` a amplitude do sinal original. Para converter se faz o uso de um comparador de tens ao ou corrente - variando de acordo com a aplica c ao - que ir a comparar o sinal anal ogico com o valor de refer encia. Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu desempenho que s ao: Quantiza c ao; Taxa de Amostragem; Linearidade.
11.1.1
Quantiza c ao
Entre os dois valores extremos da escala de valores anal ogicos que devem ser convertidos para a forma digital existem innitos valores intermedi arios, o que justamente caracteriza uma grandeza que varia de forma an aloga ou anal ogica. Entretanto, quando passamos um valor qualquer entre os dois valores extremos incluindo-os, n ao podemos representar qualquer quantidade, pois precisar amos para isso de um n umero innito de bits. Assim, por exemplo, se utilizarmos na convers ao 4 bits, teremos a possibilidade de representar apenas 16 valores na escala total de valores anal ogicos, e se usarmos 8 bits poderemos representar 256 valores, conforme indica a gura 11.1. 104
Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a convers ao, os degrausda escada de convers ao ter ao 0,5 V de altura, o que signica que este conversor ter a uma resolu c ao de 0,5 V. Se usarmos um conversor A/D de 8 bits (256 degrausde resolu c ao) para fazer um volt metro de 0 a 10 V, por exemplo, a resolu c ao deste volt metro ser a de 10/256 ou pouco menos de 0,04 V.
Figura 11.1: Escala de Convers ao Este comportamento digitalpode ser observado em muitos instrumentos comuns, tais como os mult metros digitais em que, se a grandeza medida estiver num valor intermedi ario entre dois degraus da resolu c ao do conversor A/D, o valor apresentado no display oscilar a entre eles. Evidentemente, tanto maior e a precis ao na convers ao mais bits ser ao utilizados pelo conversor. Tipos com 8 a 16 bits s ao comuns nas aplica c oes industriais e em medidas, dependendo da quantidade de passosdesejados na convers ao ou a resolu c ao.
11.2
Taxa de Amostragem
Muitos processos de aquisi c ao de dados de sensores, de processos ou de outras aplica c oes precisam ser r apidos. Uma placa de aquisi c ao de dados de um instrumento de medida que projete uma forma de onda, desenhe um gr aco na tela de um PC representando um processo din amico ou mesmo um instrumento digital simples como um mult metro, devem estar constantemente em andamento. Um oscilosc opio digital, por exemplo, deve medir as tens oes instant aneas de um sinal em diversos pontos ao longo de um ciclo para poder desenharesta forma de onda com precis ao na tela. Se a freq u encia do sinal for alta, isso implica a necessidade de se fazer amostragens num tempo extremamente curto. Os conversores A/D podem ser encontrados em tipos que t em frequ encias de amostragem numa ampla escala de valores. Os tipos mais r apidos t em suas velocidades especicadas em MSPS (Mega Samples Per Second ou Mega Amostragens Por Segundo). Uma m aquina industrial ou um instrumento de uso geral como um mult metro pode usar conversores A/D relativamente lentos com taxas ou velocidades de amostragens de at e algumas unidades por segundo. Um mult metro digital comum, por exemplo, faz de 1 a 10 amostragens por segundo apenas, dependendo do tipo. Todavia, um oscilosc opio digital ou virtual que precise observar uma forma de onda de 10 MHz, deve, para ter uma deni c ao razo avel, realizar pelo menos 100 milh oes de amostragens por segundo. Segundo o Teorema de Nyquist, a freq u encia de amostragem de um sinal anal ogico, para que possa posteriormente ser reconstitu do com o m nimo de perda de informa c ao, deve ser igual ou maior a duas vezes a maior freq u encia do
105
espectro desse sinal.
o 2
11.3
Linearidade
A curva de convers ao da grandeza anal ogica para a forma digital deve ser linear para um bom conversor. Isso signica que n ao existem desvios na correspond encia entre o valor anal ogico e a sa da digital ao longo da escala de valores em que o conversor deve trabalhar. No entanto, na pr atica podem ocorrer pequenos desvios, de acordo com o que mostra a gura 11.2.
Figura 11.2: Grau de Linearidade de Convers ao
11.4
Desenvolvimento
Para fazer uma convers ao de sinais anal ogicos para a forma digital existem diversas t ecnicas que s ao empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados que s ao embutidos(embedded) em aplica c oes mais complexas, os quais fazem o controle de m aquinas e equipamentos. Analisamos as tecnologias mais empregadas para esta nalidade come cando com o bloco comum a todos os conversores, que e o circuito de amostragem e manuten c ao (sample and hold). O valor dos sinais anal ogicos que devem ser convertidos para a forma digital corresponde a um determinado instante, cuja dura c ao, em alguns casos, n ao vai al em de alguns milion esimos de segundo. Assim, um primeiro bloco importante do conversor e um circuito que l e o valor do sinal a ser convertido num determinado instante e o armazena de um modo onde, mesmo que o sinal varie depois, os circuitos que fazem a convers ao tenham em alguma mem oria seu valor. Este circuito e ilustrado em blocos na gura 11.3. O sinal a ser amostrado e amplicado por um buer de entrada cuja nalidade e n ao carregar o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de convers ao. Na sa da deste circuito temos uma chave eletr onica ou chaveador, que determina o instante exato em que a leitura do sinal deve ser feita. A chave fecha ent ao por uma fra c ao de segundo (numa freq u encia que depende da velocidade de amostragem) permitindo que o sinal carregue o capacitor C.
106
Figura 11.3: Diagrama em Blocos de Conversor A/D Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor da grandeza anal ogica a ser convertida. Esta tens ao no capacitor e mantida no circuito conversor atrav es de um buer de sa da durante o tempo que ele necessita para isso. Na gura 11.4 temos um gr aco que indica de que modo ` a tens ao de entrada varia e o circuito de amostragem e reten c ao mant em a sa da constante durante os intervalos de convers ao (que correspondem aos degraus).
Figura 11.4: Escala de Convers ao.
11.5
Aplica c ao
Quando um pequeno programa no Matlab 6.0 podemos exemplicar melhor toda a teoria aqui mostrada. A onda fundamental tem uma freq u encia de 120 Hz e est a defasada em 60o , atribu mos valores de quantiza c ao de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz (respeitando a freq u encia de Nyquist). Primeiramente o nosso programa vai marcar os tempos que ser ao armazenados com seus respectivos valores anal ogicos para posteriormente serem quantizados e assim aplicando a transformada discreta de Fourier reconstituir o sinal amostrado. Nos gr acos abaixo, podemos vericar que em um sinal digital n ao existe valores negativos na quantiza c ao, o que pode ocorrer e que vemos em mult metros digitais ou outros aparelhos, um bit a mais inserido posteriormente a quantiza c ao para sinaliza c ao. Se aquele valor corresponde a um valor negativo ou positivo, este fato n ao interfere em nada na convers ao, como mencionado, e apenas uma sinaliza c ao para o usu ario.
107
Figura 11.5: Quantiza c ao em 4 Bits de Resolu c ao
Figura 11.6: Quantiza c ao em 8 Bits de Resolu c ao
Figura 11.7: Quantiza c ao em 12 Bits de Resolu c ao Existem v arias formas de se construir conversores A/D, sendo que cada um tem a sua caracter stica de funcionamento que deve ser levada em conta, na hora de se construir sua aplica c ao.Ent ao temos uma rela c ao de poss veis combina c oes: Conversor A/D com comparador em paralelo; Conversor A/D com rampa em escada; Conversor A/D de aproxima c oes sucessivas; 108
Conversor A/D de rampa u nica; Conversor A/D de rampa dupla e; Sigma-Delta. O Sigma-Delta e uma importante t ecnica de convers ao A/D, utilizada em que se deseja uma alt ssima velocidade de convers ao, como nos DSPs (Digital Signal Processing). Portanto, vimos que a convers ao do sinal anal ogico para o digital sempre existe uma perda de informa c ao seja ela de amplitude - caracter stica da quantidade de bits utilizados - ou de fase do sinal - caracter stica da taxa de amostragem empregada. Vimos que o erro m aximo que pode ocorrer na quantiza c ao e de metade do valor de n vel da quantiza c ao assim sendo quanto maior for o n umero de bits do conversor menor ser a o seu erro. O erro de Aliasing e facilmente evitado utilizando o teorema da amostragem que Para que uma determinada freq u encia f1 do sinal anal ogico seja ou possa ser completamente reconstitu da a taxa amostral, no processo de digitaliza c ao, deve ser no m nimo igual a 2*f1 Conhecidas as imperfei c oes da convers ao podemos ent ao saber quais os fatores que inuem na escolha de um conversor A/D e assim prever melhor os ajustes que o sistema dever a sofrer, pois j a s ao conhecidas as suas fraquezas.
109
Cap tulo 12
Mem orias
12.1 Introdu c ao
Mem orias s ao dispositivos semicondutores usados para armazenar dados. Esses dados geralmente encontram-se organizados em palavras de 4, 8, 16 ou 32 bits, n ao havendo restri c oes para outros formatos de organiza c ao. Cada palavra de informa c ao ocupa um endere codentro da mem oria, de forma que e poss vel referenciar o dado a ser acessado. A mem oria e uma parte importante na arquitetura de sistemas computacionais, pois cabe a ela armazenar tanto o programa a ser executado, quanto os dados utilizados durante a execu c ao do mesmo. A evolu c ao da tecnologia de semicondutores proporcionou a confec c ao de dispositivos de mem oria cada vez mais r apidos, maior capacidade de acesso e com menor tamanho f sico. As mem orias podem ser classicadas por dois modos distintos devido ao tipo de armazenamento de dados, s ao eles o tipo vol atile o tipo n ao vol atil.
12.2
Mem oria vol atil
A mem oria vol atil e caracterizada pela necessidade de alimenta c ao para a manuten c ao dos dados armazenados, uma vez que a alimenta c ao e cessada todos os dados armazenados s ao perdidos. A mem oria vol atil ainda se sub-divide em dois grupos: mem oria din amica e mem oria est atica.
12.2.1
Mem oria vol atil din amica
O nome din amica e referente ` a tecnologia utilizada para armazenar programas e dados e n ao ` a forma de acess a-los. De modo simplista ela funciona como uma bateria que deve ser recarregada sempre que apresentar carga insuciente para alimentar o equipamento. Todas as vezes que a mem oria for acessada, para escrita ou para leitura, cada c elula dessa mem oria e atualizada. Se ela tem n vel l ogico 1 armazenado, sua bateriaser a recarregada; se ela tem 0 l ogico, a bateriaser a descarregada. Este procedimento e chamado de refresco de mem oria, em ingl es, refresh. Esses tipos de mem oria tornaram-se populares pelo seu emprego em computadores pessoais, devido a seu baixo custo, tornando se popularizadas como mem oria RAM. Este nome e devido ao nome adotado em ingl es Randomic Access Memory (Mem oria de acesso rand omico), que nos garante acesso aos dados armazenados a partir de qualquer endere co.
110
Figura 12.1: Exemplo de mem oria RAM aplicada em Computadores
12.2.2
Mem oria vol atil est atica
A mem oria est atica n ao necessita ser analisada ou recarregada a cada momento. Fabricada com circuitos eletr onicos conhecidos como latch, guardam a informa c ao por todo o tempo em que estiverem recebendo alimenta c ao.
12.3
Mem oria n ao vol atil
S ao aquelas que guardam todas as informa c oes mesmo quando n ao estiverem a receber alimenta c ao. Como exemplos, podemos citar as mem orias conhecidas por ROM e FLASH, bem como os dispositivos de armazenamento em massa, disco r gido, CDs e disquetes. As mem orias somente para leitura, do tipo ROM (sigla de Read Only Memory), permitem o acesso aleat orio e s ao conhecidas pelo fato de o usu ario n ao poder alterar o seu conte udo, uma vez gravada o usu ario n ao ter a acesso a possibilidade de fazer altera c oes nos dados ali contidos. Para gravar uma mem oria deste tipo s ao necess arios equipamentos espec cos conhecidos como gravadores de mem oria, que devem levar em considera c ao o tipo de tecnologia empregada na constru c ao da mem oria, o tamanho e o fabricante. Dentre as mem orias do tipo ROM destacam-se as seguintes:
Tabela 12.1: Diferentes tipo de mem orias.
111
12.4
Estrutura e endere camento
Uma mem oria pode ser entendida como um arm ario, onde cada prateleira representa um poss endere co de mem oria. E vel ent ao guardar (escrever) ou retirar (ler) o conte udo de cada prateleira. Para isso existe uma forma de informar a prateleira a ser acessada (endere co) e qual o tipo de acesso (leitura ou escrita). A gura abaixo apresenta um diagrama gen erico de uma mem oria semicondutora.
Figura 12.2: Funcionamento de uma mem oria No diagrama podemos identicar as principais partes de uma mem oria. Os pinos de endere cos apontam qual posi c ao da mem oria ser a acessada. Internamente um decodicador faz a convers ao para que apenas um endere co seja acessado por vez. Os pinos de dados s ao por onde as informa c oes s ao lidas e escritas. O sinal de controle WR (write) permite indicar se o acesso ` a mem oria ser a uma opera c ao de leitura (WR = 1) ou escrita (WR = 0). O sinal OE (Output Enable) e usado para ativar o buer de sa da da mem oria em opera c ao em barramentos. O sinal CE (Chip Enable) permite selecionar qual chip est a ativo se a mem oria for usada em conjunto com outras mem orias ou outros dispositivos. A capacidade de uma mem oria indica quantos bits ela e capaz de armazenar e e dado pela express ao:
cos Capacidade = palavra 2endere Sendo: Palavra: o n umero de bits da palavra no qual a mem oria est a organizada Endere cos: n umero de bits de endere cos. Exemplos: 1. Uma mem oria com 10 bits de endere co organizada em palavras de 8 bits tem 8kb (8 kilobits ou 8192 bits); 112
2. Uma mem oria com 12 bits de endere co organizada em palavras de 16 bits tem 64kb (64 kilobits ou 65536 bits); 3. Uma mem oria com 16 bits de endere co organizada em palavras de 8 bits tem 512 kb (512 kilobits ou 524288 bits) Observa c oes: 1. A capacidade sempre dever a ser expressa em n umero de bits, e n ao em n umero de bytes; 2. Para saber quantos bytes t em a mem oria em bytes, basta dividir a capacidade por 8; usual se expressar a mem 3. E oria em m ultiplos de kb (kilobits), sendo que um kilobit corresponde a 210 = 1024 bits. Portanto, 1kb = 1024 bits, 4kb = 4096 bits, 64kb = 65536 bits. 4. A unidade para indicar bits e b(min usculo) enquanto para indicar byte e B(mai usculo). Assim, 8kb = 1kB.
113
Cap tulo 13
Buers, latchs e barramentos

13.1 Barramento
H a situa c oes onde se deseja conectar diversos dispositivos entre si, de forma que apenas dois deles troquem informa c oes por vez. Nestes casos, pode ocorrer de um dispositivo escrever em v arios outros, um dispositivo ler v arios outros ou existir acesso bidirecional em v arios dispositivos. O meio de uni ao geral por onde trafegam os dados de controle e informa c ao e denominado de Barramento. O barramento e um meio comum de comunica c ao a todos os dispositivos de um sistema combinacional ou computacional. Mas devido a diculdades de conex oes el etricas entre esses dispositivos n ao executam acesso direto ao meio, eles o fazem a partir de dois dispositivos que executam a escrita e leitura de dados no barramento, s ao eles os Buers Tri-state e os Latchs.
13.2
Buer
Como j a foi visto, existem componentes com a fun c ao de buer tri-state, isto e, o driver de sa da do dispositivo que pode ser desligado por um pino de controle. Dessa maneira, o sinal presente na entrada do buer e transferido para a sa da se o controle estiver ativo ou se a sa da permanecerem em estado de alta imped ancia (Hi-Z) Caso controle estiver desativado. Isso nos permite ligar diversas sa das entre si e acionar apenas uma por vez, por operar em estado de alta imped ancia (Hi-Z) est ao asseguradas as interconex oes el etricas de v arios dispositivos no mesmo barramento. A gura abaixo demonstra essa ideia.
Figura 13.1: Buer Tri-state
114
EN1 0 0 1 1
EN2 0 1 0 1
OUT Hi-Z I2 I1 Proibido
Tabela 13.1: Tabela verdade de um Buer Tri-State
13.3
Latch
Denomina-se latch o componente formado por ip-ops tipo D que ret em em sua sa da o estado encontrado em sua entrada a partir da u ltima atualiza c ao. Esse dispositivo e comumente utilizado como meio de acesso controlado ao barramento, podendo ter suas entradas interligadas as demais outros dispositivos, sendo que pode controlar-se o dispositivo a ser acionado, ressalta ainda o efeito mem oria apresentado por esse dispositivo que manter a o u ltimo valor assumido at e a pr oxima atualiza c ao. Sua aplica c ao no barramento e como porta de acesso ao meio de comunica c ao, em outras palavras porta de leitura de dados.
Figura 13.2: Esquema de liga c ao do Latch tipo D
Figura 13.3: Latch tipo D E 0 1 1 D X 1 0 OUT Qant 1 0
Tabela 13.2: Tabela verdade do Latch tipo D
115
Cap tulo 14
Gloss ario
Buer/Driver: Circuito projetado para fornecer uma corrente de sa da alta e/ou tens ao tamb em alto se comparadas aos par ametros normalmente associados aos circuitos l ogicos comuns; CIs bipolares: Circuitos Digitais integrados nos quais transistores PNP ou NPN s ao os principais formadores do circuito; CIs Unipolares: Circuitos Integrados digitais nos quais um transistor unipolar por efeito de campo (MOSFET) e o principal elemento para a constru c ao dos circuitos; Dispositivo L ogico Program avel (PLD): Circuito integrado que cont em um grande n umero de fun c oes l ogicas interconectadas. O usu ario pode programar o CI para uma fun c ao espec ca, abrindo as conex oes apropriadas; Entrada utuante ou em utua c ao: Sinal em alta imped ancia, apresentado como entrada de um circuito digital. Atua como se estivesse logicamente desconectado ao circuito; L ogica absorvedora de corrente: Fam lia l ogica na qual a sa da de um circuito l ogico drena corrente da entrada de um outro circuito l ogico; L ogica acoplada pelo emissor (ECL): Tamb em conhecida como l ogica em modo de corrente; L ogica fornecedora de corrente: Fam lia l ogica na qual a sa da de um circuito l ogico fornece corrente para a entrada de um outro circuito l ogico; Sa da a coletor aberto: Tipo de estrutura de sa da de alguns circuitos TTL (TransistorTransistor Logic), no qual s o e usado um transistor com seu coletor em utua c ao; Sa da de tr es estados (tristate): Tipo de estrutura que permite que uma sa da seja colocada em um dos tr es estados: alto, baixo ou alta imped ancia; Sa da totem-pole: Termo usado para descrever a forma na qual dois transistores bipolares s ao ligados na sa da de alguns circuitos TTL; Resistor de pull-up: Assegura em uma entrada (que pode ser compartilhada) de uma porta l ogica o n vel l ogico 1;
116
Resistor de pull-down: Assegura em uma entrada (que pode ser compartilhada) de uma porta l ogica o n vel l ogico 0; Spike: Mudan ca moment anea e esp uria em um n vel de tens ao; Strobing: T ecnica utilizada para elimina c ao de spikes; Substrato: Peda co de material semicondutor, onde s ao colocados os componentes eletroeletr onicos de um circuito integrado; Transientes de corrente: Picos de corrente gerados pela sa da totem-pole de um circuito TTL. Causados quando ambos os transistores conduzem simultaneamente; Unasserted: Termo usado para descrever o estado de um sinal l ogico, sin onimo de inativo;
117
Cap tulo 15
Componentes da fam lia TTL

7400: Quatro portas NAND de duas entradas 7401: Quatro portas NAND de duas entradas com coletor aberto 7402: Quatro portas NOR de duas entradas 7403: Quatro portas NOR de duas entradas com coletor aberto 7404: Seis inversores (porta NOT) 7405: Seis inversores (porta NOT de sa das com coletor aberto) 7406: Seis Buer/Driver inversores com sa das de 30V com coletor aberto 7407: Seis Buer/Driver com sa das de 30V com coletor aberto 7408: Quatro portas AND de duas entradas 7409: Quatro portas AND de duas entradas com coletor aberto 7410: Tr es portas NAND de tr es entradas 7411: Tr es portas AND de tr es entradas 7412: Tr es portas NAND de tr es entradas com coletor aberto 7413: Duas portas NAND de quatro entradas Schmitt trigger 7414: Seis inversores Schmitt trigger 7415: Tr es portas AND de tr es entradas com coletor aberto 7416: Seis Buer/Driver inversores com sa das de 15V com coletor aberto 7417: Seis Buer/Driver com sa da de 15V com coletor aberto 7419: Seis inversores Schmitt trigger 7420: Duas portas NAND de quatro entradas 7421: Duas portas AND de quatro entradas 118
7422: Duas portas NAND de quatro entradas com coletor aberto 7423: Duas portas NOR de quatro entradas com strobe expans veis 7425: Duas portas NOR de quatro entradas com strobe 7426: Quatro portas NAND de duas entradas com sa das de 15V com coletor aberto 7427: Tr es portas NOR de tr es entradas 7428: Quatro portas NOR de duas entradas 7430: Uma porta NAND de oito entradas 7431: Seis elementos de atraso 7432: Quatro portas OR de duas entradas 7433: Quatro portas NOR buer de duas entradas com coletor aberto 7436: Quatros portas NOR de duas entradas (pinagem diferente do 7402) 7437: Quatro portas NAND de duas entradas 7438: Quatro portas NAND de duas entradas com coletor aberto 7439: Quatro portas NAND buer de duas entradas 7440: Duas portas NAND buer de quatro entradas 7441: Driver BCD para Decodicador Decimal/NIXIE Tube 7442: Decodicador BCD para Decimal 7443: Decodicador Excesso-3 para Decimal 7444: Decodicador Gray-Excesso-3 para Decimal 7445: Decodicador BCD para Decimal 7446: Decodicador BCD para 7 segmentos com sa das de 30V com coletor aberto 7447: Decodicador BCD para 7 segmentos com sa das de 15V com coletor aberto 7448: Decodicador BCD para 7 segmentos com parada 7449: Decodicador BCD para 7 segmentos com coletor aberto 7470: Flip-Flop J-K com Preset e Clear com porta AND ativado por borda de subida 74H71: Flip-op JK mestre escravo com Preset com porta AND-OR 74L71: Flip-op RS mestre escravo com Preset e Clear com porta AND 7472: Flip-Flop JK mestre escravo com Preset e Clear com porta AND 7473: Dois Flip-Flops JK com Clear 119
7474: Dois Flip-Flops tipo D com Preset e Clear ativos por borda de subida 7475: Latch biest avel de 4-bits 7476: Dois Flip-Flops JK com Preset e Clear 7477: Latch biest avel de 4-bits 74H78, 74L78: Dois Flip-Flops JK com Preset, Clear comum e Clock comum 74LS78A: Dois ip-ops JK com Preset, Clear comum e clock comum ativos por borda de descida 7479: Dois ip-ops D 7480: Somador completo com disparo 7482: Somador completo de 2 bits 7483: Somador completo de 4 bits 7484: Mem oria RAM de 16 bits 7485: Comparador de magnitude de 4 bits 7486: Quatro portas XOR (ou exclusivo) de duas entradas 7487: Elemento Verdadeiro/Complemento/Zero/Um de quatro bits 7488: Mem oria ROM de 256 bits 7489: Mem oria de leitura/escrita de 64 bits 7490: Contador de d ecada (se co es divide por 2 e divide por 5 separadas) 7491: Registrador de deslocamento de 8 bits com entrada serial, sa da serial e entradas com disparo 7492: Contador divisor por 12 (se c oes divide por 2 e divide por 6 separadas) 7493: Contador bin ario de 4 bits (se c oes divide por 2 e divide por 8 separadas) 7494: Registrador de deslocamento de 4 bits, dois Presets ass ncronos 7495: Registrador de deslocamento de 4 bits, entrada paralela, sa da paralela, bidirecional 7496: Registrador de deslocamento com entrada paralela, sa da paralela e Preset ass ncrono 7497: Multiplicador bin ario s ncrono de 6 bits 7498: Registrador de armazenamento/sele c ao de dados de 4 bits 7499: Registrador de deslocamento de 4 bits bidirecional universal 74100: Dois latch biest aveis de 4 bits
120
74101: Flip-Flop JK ativo por borda de descida com Preset e com disparo por porta ANDOR 74102: Flip-Flop JK ativo por borda de descida com Preset e Clear com disparo por porta AND 74103: Dois Flip-Flops JK ativos por borda de descida com Clear 74104: Flip-Flop JK Mestre Escravo 74105: Flip-Flop JK Mestre Escravo 74106: Dois Flip-Flops JK ativos por borda de descida com Preset e Clear 74107: Dois Flip-Flops JK com Clear 74107A: Dois Flip-Flops JK ativos por borda de descida com Clear 74108: Fois Flip-Flops JK ativos por borda de descida com Preset, Clear comum e Clock comum 74109: 8Dois Flip-Flops J-Not-K ativos por borda de subida com Preset e Clear 74110: Flip-Flop JK Mestre Escravo com disparo por porta AND com trava de dados 74111: Dois Flip-Flops JK Mestre Escravo com trava de dados 74112: Dois Flip-Flops JK ativos por borda de descida com Clear e Preset 74113: Dois Flip-Flops JK ativos por borda de descida com Preset 74114: Fois Flip-Flops JK ativos por borda de descida com Preset, Clock comum e Clear 74116: Dois latches de 4 bits com Clear 74118: Seis Latches set/reset 74119: Seis Latches set/reset 74120: Dois Excitadores/Sincronizadores de pulso 74121: Multivibrador monoest avel 74122: Multivibrador monoest avel reativ avel com Clear 74123: Dois multivibradores monoest aveis reativ aveis com Clear 74124: Dois osciladores controlados por tens ao 74125: Quatro buers com sa das tristate, ativos por sinal negativo 74126: Quatro buers com sa da tristate, ativos por sinal positivo 74128: Quatro portas NOR de duas entradas excitadores de linha 74130: Quatro portas AND de duas entrada buers com sa das de 30V com coletor aberto 121
74131: Quatro portas AND de duas entrada bubbers com sa das de 15V com coletor aberto 74132: Quatro portas NAND de duas entradas com Schmitt Trigger 74133: Porta NAND de treze entradas 74134: Porta NAND de doze entradas com sa da tristate 74135: Quatro portas NOR/XOR de duas entradas 74136: Quatrp portas XOR (ou exclusivo) de duas entradas com coletor aberto 74137: Decodicador/Demultiplexador de 3 para 8 linhas com Latch de endere co 74138: Decodicador/Demultiplexador de 3 para 8 linhas 74139: Dois Decodicadores/Demultiplexadores de 2 para 4 linhas 74140: Duas portas NAND de quatro entradas com excitador de linha 74141: Decodicador/Excitador de BCD para decimal 74142: Contador de d ecada/Latch de 4 bits/Decodicador de 4 bits para 7 segmentos/Excitador 74143: Contador de d ecada/latch/decodicador/ excitador com corrente de 15 mA constante 74144: Contador de d ecada/latch/decodicador/ excitador com sa da de 15V com coletor aberto 74145: Decodicador BCD para decimal/Excitador 74147: Codicador de prioridade de 10 linhas para 4 linhas 74148: Codicador de prioridade de 8 linhas para 4 linhas 74150: Seletor de dados/Multiplexador de 16 linhas para 1 linha 74151: Seletor de dados/Multiplexador de 8 linhas para 1 linha 74152: Seletor de dados/Multiplexador de 8 linhas para 1 linha 74153: Dois Seletores de dados/Multiplaxadores de 4 linhas para 1 linhas 74154: Demultiplexador de 4 linhas para 16 linhas 74155: Dois demultiplexadores de 2 linhas para quatro linhas 74156: Dois demultiplaxadores de 2 linhas para quatro linhas com coletor aberto 74157: Dois multiplexadores/seletores de dados de 2 linhas para 1 linha sem invers ao de sa da 74158: Dois seletores de dados/multiplaxadores de 2 linhas para 1 linha com invers ao de sa da 74159: Demultiplaxador de 4 linhas para 16 linhas com coletor aberto 122
74160: Contador de d ecada s ncrono de 4 bits com Clear ass ncrono 74161: Contador bin ario de 4 bits s ncrono com Clear ass ncrono 74162: Contador de d ecada s ncrono de 4 bits com Clear s ncrono 74163: Contador bin ario de 4 bits com clear s ncrono 74164: Registrador de deslocamento em s erie de 8 bits com sa da paralela com clear ass ncrono 74165: Registrador de deslocamento em s erie de 8 bits com cargas paralelas e sa das complementadas 74166: Registrador de deslocamento de 8 bits 74167: Multiplicador de taxa de d ecada s ncrono 74168: Contador de d ecada de 4 bits ascendente/descendente s ncrono 74169: Contador bin ario de 4 bits ascendente/descendente s ncrono 74170: Banco de registradores 4 por 4 com sa das com coletor aberto 74172: Banco de registradores com portas m ultiplas de 16 bits com sa das tristate 74173: Quatro ip-ops D com sa das tristate 74174: Seis ip-ops D com clear comum 74175: Quatro ip-ops D ativos por borda com sa das complementares e clear ass ncrono 74176: Contador de d ecada/Latch pr e-ajust avel 74177: Contador de d ecada/Latch pr e-ajust avel 74178: Registrador de deslocamento de 4 bits com acesso paralelo 74179: Registrador de deslocamento de 4 bits com acesso paralelo, clear ass ncrono e sa das complementares 74180: Gerador e vericador de paridade Par/ Impar de 9 bits 74181: Unidade l ogica aritm etica e gerador de fun c oes de 4 bits 74182: Gerador de carry futuro 74183: Somador completo com dois carry-save 74184: Decodicador de BCD para bin ario 74185: Decodicador de bin ario para BCD 74186: Mem oria ROM de 512 bits (64x8) com coletor aberto 74187: Mem oria ROM de 1024 bits (256x4) com coletor aberto
123
74188: Mem oria PROM de 256 bits (32x8) com coletor aberto 74189: Mem oria RAM de 64 bits (16x4) com sa das tristate inversoras 74190: Contador de d ecada ascendente/descendente s ncrono
124
Cap tulo 16
Aulas Pr aticas
16.1
16.1.1
Aula pr atica um
Objetivos:
Deni c oes de portas l ogicas b asicas; M etrica de paramentos de componentes TTL e CMOS; Constru c ao de portas l ogicas atrav es de componentes discretos.
16.1.2
Refer encias:
Material te orico ministrado pelo professor.
16.1.3
Material Necess ario:
Kit Digital; Gerador de sinal triangular; Oscilosc opio; 04 Transistores BC548; 04 Resistores 1 Kohm; 04 Resistores 5.6 Kohm; 01 TTL 74LS04; 02 Diodos 1N4007; 01 CMOS 4049UE.
126
16.1.4
Introdu c ao:
Uma das caracter sticas mais importantes dos circuitos digitais e a representa c ao dos bits zero e um atrav es de dois valores de tens ao, teoricamente quaisquer n veis de voltagem poderiam ser usados para representar os bits zero e um. Na pr atica s ao usados valores pequenos, para que o consumo de energia e a dissipa c ao do calor tamb em sejam pequenos, principalmente nos computadores. Uma das formas iniciais para se aplicar este conceito, foi atrav es de componentes discretos (resistores, transistores e diodos), dando origem a fam lia RTL (Resistor-Transistor Logic) e DTL. Seu funcionamento e bastante simples. Quando X e um bit um, a tens ao correspondente e um valor alto (por em menor que Vcc, a tens ao da fonte de alimenta c ao). Este valor alto faz com que exista uma corrente na base do transistor, que ir a conduzir uma corrente elevada entre seus outros terminais. Ao mesmo tempo aparecer a uma baixa tens ao (da ordem de 0,3 volts, dependendo do transistor) no seu coletor, que e a sa da Y. Temos ent ao um bit 0 na sa da. Da mesma forma, quando X e um bit zero, a tens ao na entrada do transistor ser a baixa. O transistor car a ent ao cortado, e praticamente n ao passar a corrente por ele. A tens ao na sa da Y depender a apenas do resistor ligado ao ponto Vcc. Teremos assim uma tens ao alta em Y, o que corresponde a um bit um.
16.1.5
Question ario:
1. Qual e a nomenclatura utilizada para classicar os circuitos integrados? 2. Cite as diferen cas de alguns par ametros de opera c ao entre as fam lias TTL 54LS/74LS, 54L/74L, 54S/74S, 54/74, 54H/74H. 3. De que componentes discretos podem ser formadas as portas l ogicas TTL e CMOS? 4. Quais s ao as principais m etricas de tens ao e corrente medidos em uma porta l ogica? 5. Quais s ao as margens de ru do t picas para a fam lia TTL? 6. Quais e o par ametro de Fan-out da fam lia TTL?
16.1.6
Exerc cios:
1. Monte o circuito apresentado na gura abaixo, conectando-o a LEDs e chaves do KIT. Realize todas as combina c oes de valores de entrada e levante a tabela verdade. Que fun c ao l ogica esse circuito desempenha?
127
2. Dado o seguinte circuito discreto, representando uma porta l ogica NAND:
OBS: Utilizar um dos potenci ometros presentes no kit para variar a tens ao. (Chave 1, chave 2) (a) Monte no kit e me ca os valores de VIL, VOL, VIH, VOH. (b) Qual seria a modica c ao necess aria para que este circuito tivesse o mesmo comportamento de uma porta AND? Refa ca no Kit e verique os valores de VIL, VOL, VIH, VOH. 3. Coloque no Kit dois circuitos integrados independentes: 01 TTL 74LS04 e 01 CMOS 4049UB. Verique nos manuais sua distribui c ao de pinos para ativ a-los e fa ca a medi c ao dos valores de VIL, VOL, VIH, VOH. Para tanto, utilize um dos potenci ometros presentes no kit para variar a tens ao de entrada. 4. Usando o TTL 74LS04, monte o seguinte circuito (para VCC = 5V):
(a) Coloque um sinal de 5V em Vent, me ca os valores na entrada e sa da de cada porta inversora e as compare com os valores no manual.
16.1.7
Exerc cios propostos:
1. Monte no kit uma porta ORutilizando componentes discretos e teste seu funcionamento; 2. Adicione a porta ORanterior uma porta NOT, fa ca medidas de tens ao em cada interliga c ao l ogica. 3. Montando uma porta NOT, adicione um sinal triangular na entrada de 1Hz. Verique o poss comportamento na sa da. E vel medir os valores de tPHL e tPLH? 128
4. Obtenha do manual as seguintes medidas t picas do CI 4049UB: IDD(M ax), tPHL e tPLH. Para tens oes de Vdc=5V.
129
16.2
16.2.1
Aula pr atica dois

Objetivos:
Conhecer a algebra de Boole; Conhecer a variedade de portas l ogicas dispon veis e suas combina c oes; Vericar os m etodos de cria c ao e simplica c ao da Tabela da verdade;
16.2.2
Refer encias:
Material did atico ministrado pelo professor.
16.2.3
Kit Digital; TTL 74LS00; TTL 74LS02; TTL 74LS04; TTL 74LS08; TTL 74LS32; TTL 74LS86;
16.2.4
Introdu c ao:
George Boole foi um matem atico ingl es, desenvolveu uma teoria inovadora nos meados do s eculo XIX, baseada em uma s erie de postulados e simples opera c oes para resolver in umeros problemas. A algebra de Boole, nome dado a sua teoria, pode resolver problemas pr aticos de controle e fabrica c ao de produtos mesmo numa epoca que n ao havia Eletr onica e nem as m aquinas eram sucientemente avan cadas para utilizar seus princ pios. Entretanto, as regras que Boole criou tornaram-se importantes com o advento da Eletr onica, especicamente, da Eletr onica Digital, que gerou os atuais e cada vez mais potentes computadores. Boole estabelece em sua teoria que s o existem duas condi c oes poss veis ou estados poss veis, para qualquer coisa que se deseje analisar e estes dois estados s ao opostos.
16.2.5
Question ario:
1. Quais s ao as fun c oes l ogicas b asicas da algebra de Boole? 2. Quais s ao as propriedades das opera c oes da algebra de Boole? 3. Qual e a fun c ao l ogica b asica que pode representar todas as outras fun c oes l ogicas b asicas?
130
16.2.6
Exemplo resolvido:
1. Monte no KIT o circuito abaixo, e determine sua express ao l ogica, simplicando se poss vel: Resposta:
16.2.7
Exerc cios:
1. Utilizando o Kit, monte os seguintes circuitos digitais e monte suas respectivas tabelas da verdade: OBS.: Utilize os manuais para uma montagem correta!
(a)
(b)
(c) 131
(d) 2. Para cada circuito l ogico acima, simplique a express ao usando o mapa de Karnaugh, se poss vel. 3. Desenhe e monte os circuitos das seguintes equa c oes l ogicas, usando as propriedades quando poss vel: (a) A.B.C.D+A.D (b) B.C.A+B(A.D+A.D) (c) (A+B)+(C+D).(B.E ).(A.D) (d) (A+B).(C+D+C .D).(A.D+A.D)
16.2.8
Exerc cios Propostos:
1. Monte todas as portas l ogicas b asicas a partir da porta NAND, fa ca a tabela da verdade para cada porta.
2. Montando o circuito no kit, conrme as seguintes igualdades:
3. Usando somente portas NOR, construa uma porta inversora e uma porta ANDe monte a tabela da verdade para as equa c oes: (a) A + A (b) (A + A) + (B + B )
132
16.3
16.3.1
Aula pr atica tr es
Objetivos:
Analisar os m etodos utilizados para interligar portas l ogicas TTL com portas l ogicas CMOS;
16.3.2
Refer encias:
16.3.3
Kit Digital; 01 Resistor de 2K2; 01 TTL 74LS04; 01 CMOS 4049UE.
16.3.4
Introdu c ao:
Mesmo tendo uma faixa de tens oes ampla e caracter sticas diferentes dos circuitos integrados TTL, existe a possibilidade de interfacear circuitos CMOS com os TTL. Para isso, existem duas possibilidades de interfaceamento. - TTL excitando a entrada CMOS: Se os componentes das duas fam lias operarem com tens ao de 5 V n ao h a problema e a liga c ao entre elas pode ser direta. Como as entradas CMOS t em uma imped ancia muito alta (n ao exigindo praticamente nenhuma corrente) da sa da TTL, n ao h a risco do componente CMOS carregara sa da TTL. Entretanto, temos que considerar que as entradas CMOS s o reconhecem como n vel l ogico alto uma tens ao de pelo menos 3,5 V, enquanto que no n vel alto, a tens ao m nima que o TTL pode fornecer nestas condi c oes e de 3,3 V. Isto signica que e preciso garantir que a entrada CMOS reconhe ca o n vel alto TTL. Isto e conseguido com o uso de um resistor externo entre a sa da TTL e a fonte de alimenta c ao. Este resistor e chamado de pull-up e geralmente possui o valor de 2.2 k para uma fonte de alimenta c ao com 5 v. Se o circuito CMOS a ser excitado pelo componente TTL tiver uma alimenta c ao acima de 5 v, deve-se utilizar um circuito adicional para o casamento das duas fam lias. Este tipo de casamento e obtido pela utiliza c ao de uma porta inversora de coletor aberto, que atuar a como um buer, somado a um resistor de pull-up ligada a alimenta c ao do componente CMOS, tipicamente de 12V. CMOS excitando a entrada TTL: Para esta congura c ao, devemos considerar que o componente CMOS, em n vel l ogico baixo ou alto, drenar a uma corrente da entrada TTL de, aproximadamente, 0.5mA. Contudo, o componente TTL fornece uma corrente de 1,2mA quando est a em n vel l ogico baixo, que n ao pode ser absorvida pela sa da CMOS. Por isso, devemos utilizar um buer CMOS entre os dois componentes, pois pode excitar at e duas entradas TTL a partir de uma sa da CMOS.
133
16.3.5
Question ario:
1. Explique porque n ao se pode conectar diretamente um componente TTL a um CMOS da fam lia 4000 e vice-versa quando eles possuem alimenta c oes diferentes. 2. Explique o funcionamento das interfaces de TTL para CMOS, para VDD = VCC = 5 v e para VDD > VCC. Por que para VDD > VCC a congura c ao da sa da TTL tem de ser OPEN COLECTOR?
16.3.6
Exerc cios:
1. Monte o circuito de interface TTL - CMOS no seu kit (com VCC = 5V):
(a) Me ca os valores de tens ao em C, De Epara quando tiver um valor de 0 v e depois de 5V em A. Fazendo a tabela da verdade para este circuito l ogico, vericando o seu funcionamento. (b) Modicando o circuito para a forma abaixo, refa ca as medidas de tens ao e conra a tabela da verdade (com VccTTL = 5 v e VccCMOS=12V):
16.3.7
1. Monte o seguinte circuito de interface CMOS - TTL no seu kit (com VCC = 5V) e analise sua tabela da verdade.
2. Compare todas as tabelas da verdade dos exerc cios um e dois. O que voc e pode concluir com isso?
134
16.4
16.4.1
Aula pr atica quatro

Objetivos:
Denir funcionalidades atrav es das portas l ogicas; Vericar o funcionamento de conversores l ogicos;
16.4.2
Refer encias:
16.4.3
TTL 74LS00; TTL 74LS02;
16.4.4
Introdu c ao:
Durante o nosso estudo at e agora, nos dedicamos ` a representa c ao e simplica c ao de grandezas digitais. Agora, buscaremos a aplica ca o dos conceitos da eletr onica digital na solu c ao de problemas pr aticos de engenharia utilizando a classe de circuitos chamados combinacionais. Um circuito combinacional e aquele em que as sa das dependem u nica e exclusivamente das combina c oes entre as vari aveis de entrada; Para a elabora c ao desses circuitos a partir de processos reais, normalmente seguimos a seguinte sequ encia de passos: 1. Problema real - Problema pr atico que visa solu c ao usando o circuito combinacional; 2. Vis ao geral de vari aveis e conven c oes - Deni c ao de quais s ao as entradas e sa das do problema; 3. Tabela verdade - Express ao que mostra todas as poss veis sa das para todas as entradas poss veis; 4. Express ao m nima - Simplica ca o da tabela da verdade para uma solu c ao otima; 5. Solu c ao do problema - Hardware que soluciona o problema real em termos de entradas booleanas.
16.4.5
Question ario:
1. Cite alguns problemas que podem ser resolvidos atrav es de circuitos combinacionais. 2. Se num circuito l ogico, precisarmos usar inversores em s erie, o que podemos fazer com eles?
135
16.4.6
Exerc cios:
1. Uma f abrica necessita de uma sirene para indicar o m do expediente. Esta sirene deve ser tocada em uma das seguintes condi c oes: (a) J a passa das cinco horas e todas as m aquinas est ao desligadas. sexta-feira, a produ (b) E c ao do dia foi atingida e todas as m aquinas est ao desligadas. Projete um circuito que controle a sirene. 2. Uma estufa deve manter a temperatura interna sempre na faixa entre 15 C e 20 C controlada automaticamente por um sistema de controle digital. Para isso, foram instalados internamente dois sensores de temperatura que fornecem n veis 0 e 1 das seguintes condi c oes: (a) T1 = 1 para temperaturas maiores ou iguais a 15 C; (b) T2 = 1 para temperaturas maiores ou iguais a 20 C. Projetar um circuito combinacional para fazer o controle da temperatura desta estufa atrav es do acionamento de um aquecedor A ou de um resfriador R sempre que a temperatura interna cair abaixo de 15 C ou subir acima de 20 C, conforme mostra o diagrama de blocos dado a seguir:
Caso a temperatura interna da estufa esteja dentro da faixa desejada, os sistemas de aquecimento e resfriamento devem estar desligados, ou seja, A = R = 0.
16.4.7
1. A gura abaixo mostra o cruzamento de uma rodovia com uma via de acesso.
Sensores detectores de ve culos s ao colocados ao longo das pistas C e D da rodovia e das pistas A e B da via de acesso. A sa da desse tipo de sensor est a em BAIXO quando n ao existe nenhum carro presente e est a em ALTO quando um ve culo est a presente. Um sinal de tr ansito colocado no cruzamento deve funcionar de acordo com a seguinte l ogica: 136
(a) O sinal da dire c ao leste-oeste (L-O) deve estar verde quando ambas as pistas C e D estiverem ocupadas. (b) O sinal da dire c ao (L-O) deve estar verde quando ou C ou D estiverem ocupadas, mas ambas as pistas A e B n ao estiverem. (c) O sinal da dire c ao norte-sul (N-S) deve estar verde quando ambas as pistas A e B estiverem ocupadas, mas ambas as pistas C e D n ao estiverem. (d) O sinal da dire c ao (N-S) deve estar verde quando ou A ou B estiverem ocupadas e enquanto ambas as pistas C e D estiverem vazias. (e) O sinal da dire c ao (L-O) deve estar verde quando n ao houver nenhum ve culo presente. Utilizando as sa das dos sensores A, B, C e D como entradas, projete um circuito que controle esse sinal de tr ansito. Devem existir duas sa das, N-S e L-O, que devem ir para ALTO quando o sinal correspondente tiver que estar verde. 2. Uma escola tem sua diretoria constitu da pelos seguintes elementos: Diretor, Vice-diretor, Secret ario e Tesoureiro. Uma vez por m es esta diretoria se re une para decidir sobre diversos assuntos, sendo que as propostas s ao aceitas ou n ao atrav es de vota c ao. Devido ao n umero de elementos da diretoria ser par, o sistema adotado e o seguinte: Maioria absoluta - a proposta e aceita ou n ao se no m nimo tr es elementos s ao, respectivamente, a favor ou contra; Empate - vence o voto dado pelo diretor. Projetar um circuito que acenda uma l ampada caso a proposta seja aprovada pela diretoria. A gura a seguir mostra o diagrama de blocos deste sistema de vota c ao.
137
16.5
16.5.1
Aula pr atica cinco

Objetivos:
Analisar o uso de decodicadores 3:8; Analisar o funcionamento de decodicadores BCD para display de sete segmentos;
16.5.2
Refer encias:
Material did atico ministrado pelo professor
16.5.3
Um display de sete segmentos catodo comum; Sete resistores de 150 ohms; 01 CMOS 4511BE; 01 TTL 74LS138;
16.5.4
Introdu c ao:
Um decodicador e um circuito combinacional usado para ativar um entre m componentes. E assumido que cada componente possui um ndice entre zero e m-1, representado por um endere co em bin ario. Um decodicador n:m (l e-se n por m ) possui n entradas e m sa das, com m 2n . Se tivermos um decodicador 3:8, ser ao 8 sa das, onde cada sa da e tida como um endere co diferente. Para ativar uma dentre 8 sa das s ao necess arias 3 vari aveis de entrada (da 3:8). Cada combina c ao de entrada seleciona um e somente uma dentre as 8 sa das, de modo que cada sa da somente ser a selecionada por uma das 8 combina c oes. Desta forma, eu til que se associe a cada sa da um ndice decimal representando a combina c ao de entradas respons avel pela sua ativa c ao. Assumindo-se ativa c ao em l ogica direta, isto e, que uma sa da est a ativada se ela vale um.
16.5.5
Question ario:
1. Como e denominado um circuito que joga o sinal de uma entrada em uma de quatro sa das? 2. Que tipo de decodicador tem apenas uma de dez sa das ativadas a partir de sinais BCD de entrada?
16.5.6
Exerc cios:
1. Monte no Kit, usando somente portas l ogicas b asicas, um multiplexador com quatro entradas de um bit e dois bits de endere camento. 2. Implemente no Kit um display que visualize todas as combina c oes BCD utilizando o CI 4511 (decodicador BCD - 7 segmentos). Verique todas as sa das para todas as entradas poss veis. 3. Projete um decodicador que efetue a convers ao do c odigo Gray de cinco bits para o sistema bin ario comum de cinco bits. 138
16.5.7
1. Projete um conversor do C odigo de Gray para um display de 7-segmentos. As quatro entradas para o conversor (A, B, C, D) representam um d gito decimal em c odigo de Gray. Considere como v alidas todas as sa das, monte a tabela da verdade do conversor. 2. Monte no kit o circuito l ogico de um multiplicador de dois bits.
139
16.6
16.6.1
Aula pr atica seis

Objetivos:
Analisar o funcionamento de circuitos somadores; Analisar o funcionamento de circuitos comparadores BCD;
16.6.2
Refer encias:
Material did atico ministrador pelo professor.
16.6.3
Material necess ario:
TTL 74LS283; TTL 74LS86; TTL 74LS85.
16.6.4
Introdu c ao:
Um circuito combinacional aritm etico implementa opera c oes aritm eticas como adi c ao, subtra c ao, multiplica c ao e divis ao com n umeros bin arios. Quando h a uma soma bin aria em onde ambos os operandos s ao iguais a 1, s ao necess arios dois d gitos para expressar seu resultado. Neste caso, o transporte (vai - um ou carry, em ingl es) e somado ao pr oximo par mais signicativo de bits. Um circuito combinacional que implementa a adi c ao de dois bits e chamado meio-somador (half adder, em ingl es). Um circuito que implementa a adi c ao de tr es bits (dois bits signicativos e um carry) e chamado de somador completo (full adder, em ingl es). Estes nomes decorrem do fato de que com dois meio-somadores pode-se implementar um somador completo. O somador completo e um circuito aritm etico b asico a partir do qual todos os outros circuitos aritm eticos s ao constru dos. Um comparador e um circuito combinat orio que permite comparar o valor absoluto de dois inteiros A e B representados em bin ario com n-bits. Tem tr es sa das que indicam respectivamente se A<B, A=B ou A>B.
16.6.5
Exerc cios:
1. Monte no Kit, um comparador para duas palavras BCD, usando TTL 74LS85. (Obs.: Verique todos os pinos nos manuais) 2. Usando apenas portas l ogicas NAND, projete um somador completo de um bit, fa ca a tabela da verdade do funcionamento.
16.6.6
Exerc cio Propostos:
1. Monte no Kit um somador/subtrator de quatro bits usando o 74283. Verique seu funcionamento atrav es da montagem da tabela verdade. Obs.:Olhar no manual. 2. Monte no Kit, um contador/divisor b asico de modulo que fa ca a divis ao por tr es. 140
16.7
16.7.1
Aula pr atica sete

Objetivos:
Observar os princ pios de funcionamento dos Flip-ops; Analisar a utiliza c ao pr atica dos ip-ops.
16.7.2
Refer encias:
16.7.3
TTL 74LS74; TTL 74LS08; TTL 74LS00; TTL 74LS73; TTL 74LS293; TTL 74LS21.
16.7.4
Introdu c ao:
Vimos anteriormente o funcionamento de uma l ogica combinacional, ou ainda, uma l ogica para a qual a sa da e pr e-determinada de forma un voca pelas entradas. Estes circuitos apresentam um grave problema, que e a aus encia de mem oria sobre os estados anteriores. Todo o desenvolvimento computacional e de comunica c oes digitais est a suportado pela concep c ao de mem oria. Este computador, por exemplo, depende da exist encia de contadores, osciladores, somadores e toda uma l ogica que depende, fundamentalmente, da exist encia de conhecimento sobre os estados anteriores do sistema em fun c ao do tempo, ou seja, mem oria. Existem distintos tipos de mem oria, por em, a l ogica de todas elas est a associada a circuitos oscilantes, chamados de ip-op, que podem alternar sua sa da (estados ip ou op, p.e.) em fun c ao dos par ametros de entrada e do tempo decorrido. O conceito de tempo est a associado a pulsos de um rel ogio (clock), que vai alternar estados entre zero e um, com uma freq u encia pr edeterminada, e ser a utilizado na propaga c ao temporal da informa c ao. O objetivo fundamental desta aula e entender como podemos armazenar informa c ao em uma estrutura eletr onica, e como retransmitir esta informa c ao em tempos (pulsos de clock) posteriores.
16.7.5
Question ario:
1. Explique em poucas palavras o funcionamento de um contador anel de seis bits.
141
16.7.6
Exerc cios:
1. Monte no Kit um contador anel de quatro bits e analise seu funcionamento para comparar com o funcionamento te orico. 2. Monte no Kit um contador ass ncrono crescente de quatro bits utilizando o TTL 74LS73, usando as informa c oes do manual do componente. 3. Modique o contador ass ncrono anterior para que a contagem seja decrescente. OBS: Utilizar os leds do kit nas sa das Q.
16.7.7
1. Monte no kit um contador s ncrono com quatro ip-ops JK. 2. Monte no kit um contador ass ncrono de d ecada usando o TTL 74LS73. 3. Monte no Kit um contador s ncrono Parallel Carry. Observa c ao: Verique no manual!
142
16.8
16.8.1
Aula pr atica oito

Objetivos:
Funcionamento dos registradores de deslocamento; Montagem de conversores serial/paralelo e paralelo/serial.
16.8.2
Refer encias:
16.8.3
Kit Digital; 02 TTL 74LS74; 02 TTL 74LS04; 02 TTL 74LS00; Manual do TTL 74LS74.
16.8.4
Introdu c ao:
Um registrador de deslocamento ou shift-register, como tamb em e chamado pelo termo em ingl es, consiste num conjunto de ip-ops que podem ser interligados de diversas formas. Estes circuitos podem deslocar uma informa c ao (bit) aplicada na entrada de uma posi c ao a cada pulso de clock. Por exemplo, o bit um aplicado na entrada aparece na sa da do primeiro ip-op no primeiro pulso de clock, depois se desloca, aparecendo na sa da do segundo ip-op no segundo pulso de clock e assim por diante, at e aparecer na sa da do nal da sequ encia. Um registrador de deslocamento utiliza geralmente ip-op do tipo D que tem sua sa da conectada ` a entrada do ipop D seguinte e todos eles s ao controlados pelo mesmo CLOCK. Veja ent ao que para armazenar um dado de quatro bits num registrador devemos aplicar quatro pulsos de clock e para ler em sequ encia, mais quatro pulsos de clock. Para apagaros dados registrados num shift-register, como o indicado, basta aplicar um pulso na entrada CLEAR, apagando todas as informa c oes armazenadas nos ip-ops.
16.8.5
Question ario:
1. Quais s ao os tipos de registradores de deslocamento mais utilizados? 2. Cite um exemplo pr atico de aplica c ao das propriedades do shift-register.
16.8.6
Exerc cios:
1. Monte no kit um shift-register SIPO de quatro bits usando o TTL 74LS74.
143
2. Monte no kit um shift-register SISO de quatro bits usando o TTL 74LS74. OBS: Exerc cios 1 e 2 (usar leds do kit para sinalizar as sa das e as chaves para Clock e Ent. Serial)
16.8.7
1. Monte no kit um circuito PISO com tr es entradas utilizando o TTL 74LS74 e portas l ogicas. Observa c ao: Consulte o manual para vericar a pinagem de cada circuito.
144
16.9
16.9.1
Aula pr atica nove

Objetivos:
Analisar a utiliza c ao pr atica dos conversores A/D;
16.9.2
Refer encias:
16.9.3
CI ADC0808CCN; CI LM358N; CI SN74LSN; Fios e cabos para conex oes.
16.9.4
Introdu c ao:
O conversor anal ogico digital e um CI (circuito integrado) respons avel por converter grandezas digitais em n veis anal ogicos. Como exemplo podemos citar a convers ao de dados em audio utilizando placas de audio que acompanham nossos computadores. Al em de audio podemos ter convers oes de temperatura, press ao, vaz ao, posi c ao e outros circuitos, bem como diminuir custos. H a caracter sticas relevantes em uma convers ao A/D bem como n umero de passos, freq u encia de amostragem, canais de amostragem e erro de quantiza c ao, faixa din amica, resolu c ao, tempo de convers ao e erro de linearidade. Essas caracter sticas determinar ao quais os conversores ideais para a aplica c ao desejada.
16.9.5
Exerc cios:
1. Utilizando o ADC0808, conecte nos dois canais de entrada sinais ajust aveis a partir de dois potenci ometros alimentados com 5v, como na gura abaixo. Conecte o sistema de controle de canal em duas chaves l ogicas e as sa das digitais dever ao estar conectadas aos leds de visualiza c ao.
Varie o potenci ometro e obtenha as tens oes dos seguintes pontos: 145
(a) 0000.0000b (b) 0000.0001b (c) 0000.0010b (d) 0000.0100b (e) 0000.1000b (f) 0001.0000b (g) 0010.0000b (h) 0100.0000b (i) 1000.0000b (j) 1111.1111b -
146
16.10
16.10.1
Aula pr atica Dez

Objetivos:
Analisar o uso de circuitos codicadores; Analisar o funcionamento de circuitos codicadores decimal BCD;
16.10.2
Refer encias:
16.10.3
1. CI CD74HC147; 2. CI 74HC42; 3. Fios e cabos para conex oes;
16.10.4
Introdu c ao:
assumido que Um codicador e um circuito combinacional usado para converter c odigos. E cada componente possui um ndice entre zero e m-1, representado por um endere co em bin ario. Um codicador n:m (l e-se n por m ) possui n entradas e m sa das, com n 2m . Se tivermos um codicador 10:4, ser ao 4 sa das, onde cada sa da e tida como um endere co diferente. Para ativar uma dentre 4 sa das s ao necess arias 10 vari aveis de entrada (da 10:4). Cada combina c ao de entrada seleciona uma combina c ao de dados referentes ` a informa c ao aplicada em sua entrada, de modo que cada combina c ao de sa da somente ser a selecionada por uma das 10 possibilidades de entrada. Desta forma, e u til que se associe a cada combina c ao de sa da um ndice decimal representando as possibilidades de entradas respons aveis pela sua ativa c ao. Assumindo-se ativa c ao em l ogica inversa, isto e, que uma entrada est a ativada se ela vale zero.
16.10.5
Exerc cios:
1. Utilizando o CD74HC147, implemente as conex oes necess arias para a opera c ao do codicador utilizando as chaves l ogicas e os leds de demonstra c ao. Fa ca a varredura necess aria e obtenha a tabela da verdade. 2. Utilizando o 74HC42, implemente as conex oes necess arias para a opera c ao do decodicador utilizando as chaves BCD e os leds de demonstra c ao. Utilizando as chaves BCD fa ca a varredura necess aria para a obten c ao da tabela da verdade.
147
16.11
16.11.1
Aula pr atica onze

Objetivos:
Analisar a utiliza c ao pr atica do m odulo BUS;
16.11.2
Refer encias:
16.11.3
CI 74HCT244; CI 74HC573; Fios e cabos para conex oes;
16.11.4
Introdu c ao:
H a situa c oes onde se deseja conectar diversos dispositivos entre si, de forma que apenas dois deles troquem informa c oes por vez. Nestes casos, pode ocorrer de um dispositivo escrever em v arios outros, um dispositivo ler v arios outros ou existir acesso bidirecional em v arios dispositivos. Nesta situa c ao s ao criados barramentos com a ajuda de buers tri-state e latchs. Como j a foi visto, existem componentes com a fun c ao de buer tri-state, isto e, o driver de sa da do dispositivo pode ser desligado por um pino de controle. Dessa maneira, o sinal presente na entrada do buer e transferido para a sa da se o controle estiver ativo ou a sa da permanece em estado de alta imped ancia (Hi-Z) se controle se estiver desativado. Isso nos permite ligar diversas sa das entre si e acionar apenas uma por vez. A gura abaixo demonstra essa ideia.
16.11.5
Exerc cios
1. Monte um m odulo BUS usando os CIs 74HCT244 e 74HC573, conecte os Leds na sa da do Buer tri-state e simule sua sa da em alta imped ancia, alto ativo e baixo ativo.
148
16.12
16.12.1
Aula pr atica doze

Objetivos:
Analisar a utiliza c ao pr atica do m odulo ALU Comp. Magnitude;
16.12.2
Refer encias:
16.12.3
CI 74LS181N; Fios e cabos para conex oes;
16.12.4
Introdu c ao:
Como se pode observar, ` a medida que a complexidade das opera c oes matem aticas e maior os circuitos necess arios aumentam. Isso ocorre tamb em com o aumento do n umero de bits envolvidos na opera c ao. Para solucionar esses problemas foram desenvolvidos circuito integrados capazes de realizar diversas opera c oes l ogicas e aritm eticas, envolvendo palavras de 4 ou 8 bits. Esse circuito e chamado de ULA - Unidade L ogica Aritm etica (em ingl es ALU - Arithmetic Logic Unit). Por esse nome tamb em se designa o blocos interno respons avel por opera c oes l ogicas e aritm eticas em processadores e microcontroladores. Uma ULA tipicamente tem duas palavras de entrada (4 ou 8 bits) e uma palavra de sa da (4 ou 8 bits, respectivamente). A sele c ao da opera c ao a ser realizada e feita atrav es de entradas com esses ns. Adicionalmente, podem ser encontrados sa das que indicam se o resultado e igual a zero, se ouve estouro da capacidade de representa c ao, compara c ao se os valores de entrada s ao iguais, qual o maior, etc... Quando se trata de opera c oes aritm eticas, as palavras de entradas s ao consideradas como valores inteiros, isto e, internamente existe carry que o resultado de um bit inuencie o resultado do seguinte. No caso das opera c oes l ogicas, os bits s ao tratados individualmente, respeitando-se apenas a posi c ao dos bits nas duas palavras.
16.12.5
Exerc cios:
1. Utilizando o 74LS181N execute a soma a seguir 0xA + 0x1.
149
16.13
16.13.1
Aula pr atica treze

Objetivos:
Analisar a utiliza c ao pr atica do m odulo de mem oria;
16.13.2
Refer encias:
16.13.3
CI CY62256L; Fios e cabos para conex oes;
16.13.4
Introdu c ao:
Mem oria RAM (Random Access Memory), ou mem oria de acesso aleat orio, e um tipo de mem oria que permite a leitura e a escrita, utilizada como mem oria prim aria em sistemas eletr onicos digitais. O termo acesso aleat orio identica a capacidade de acesso a qualquer posi c ao em qualquer momento, por oposi c ao ao acesso sequencial, imposto por alguns dispositivos de armazenamento, como tas magn eticas. O nome da Mem oria RAM n ao e verdadeiramente apropriado, j a que outros tipos de mem oria (ROM, etc...) tamb em permitem o acesso aleat orio a seu conte udo. O nome mais apropriado seria Mem oria de Leitura e Escrita. Apesar do conceito de mem oria de acesso aleat orio ser bastante amplo, atualmente o termo e usado apenas para denir um dispositivo eletr onico que o implementa, basicamente um tipo espec co de chip. Nesse caso, tamb em ca impl cito que e uma mem oria vol atil, isto e, todo o seu conte udo e perdido quando a alimenta c ao da mem oria e desligada. Algumas mem orias RAM necessitam que os seus dados sejam frequentemente atualizados, podendo ent ao ser designadas por DRAM (Dynamic RAM) ou RAM Din amica.
16.13.5
Exerc cios:
1. Utilizando o CY62256 grave dez palavras hexadecimais nos dez primeiros endere cos da mem oria e depois os leia e coloque nos Leds do Kit.
150
Introdu c ao
Parab ens! Voc e acaba de adquirir um produto de alta qualidade e tecnologia de ponta. O Kit de Eletr onica Digital ser a de grande aux lio no aprendizado e desenvolvimento de sistemas digitais, na elabora c ao de cursos e treinamentos que envolvam componentes digitais. A Exsto Tecnologia e uma empresa situada em Santa Rita do Sapuca , Minas Gerais, cidade conhecida como Vale da Eletr onicapor seu destaque na ind ustria eletroeletr onica e pela excel encia de suas institui c oes de ensino. Nossa miss ao e sempre fornecer as melhores ferramentas para o desenvolvimento e aprendizado em eletr onica. Visite nosso site www.exsto.com.br para conhecer outras solu c oes e produtos oferecidos. Este documento cont em as principais caracter sticas do kit de eletr onica digital e visa ser o guia de instala c ao, testes e utiliza c ao desse sistema. O kit de eletr onica digital e um ambiente de desenvolvimento composto por um hardware que visa facilitar o aprendizado e o desenvolvimento de sistemas digitais de pequeno e grande porte, al em de maximizar as possibilidades de experimentos para cursos. O hardware do kit de eletr onica digital foi desenvolvido procurando disponibilizar o m aximo de recursos poss veis ao usu ario. Nesse sentido, o kit cont em diversos m odulos, compostos de circuitos elementares, que atrav es de conectores, permite com que qualquer projeto de eletr onica digital montado nas protoboards possam ter acesso facilitado a todos os m odulos de entrada e sa da. Algumas das suas caracter sticas: M odulo com quatro +Protoboard para montagem; M odulo de resist encia vari avel com quatro potenci ometros de 10k. M odulo Gerador de Frequ encia; M odulo com quatro Displays de Sete Segmentos; M odulo de Acesso Externo com dois Reles; M odulo Gerador de Pulsos; M odulo de Fonte com quatro valores de tens ao, sendo uma ajust avel; M odulo de chaves com LEDs indicativos; M odulo de LEDs; M odulo Schmitt Trigger.
152
Vis ao da Placa:
153
Cap tulo 17
Hardware
O kit de eletr onica digital e dividido v arios m odulos, visando facilitar o aprendizado atrav es da visualiza c ao imediata dos blocos eletr onicos. A seguir temos a descri c ao de cada um deles em detalhes:
17.1
M odulo da Fonte
O kit de eletr onica digital possui na sua placa principal uma fonte de alimenta c ao fornecendo quatro valores de alimenta c ao xa (+5VDC, -12VDC, +12VDC e +15.5VDC) e uma alimenta c ao vari avel que vai de 1,20V at e 12VDC. O valor de +5VDC e fornecido atrav es do Regulador 7805 presente na placa e o valor ajust avel e dado pelo componente LM317. O ajuste da tens ao vari avel e feito atrav es do potenci ometro VADJ. A corrente drenada de VADJ n ao deve ultrapassar 250mA. Os demais valores s ao obtidos diretamente da fonte do kit, sendo esta dotada de prote c ao contra curto. A alimenta c ao do Kit e feita por uma fonte chaveada com tens ao de entrada bivolt, tolerando varia c oes entre 90V at e 230V. E possui como corrente individuais m aximas: Sa da +15.5V - Corrente m axima de 700mA; Sa da +12V - Corrente m axima de 1A; Sa da +5V - Corrente m axima de 3A; Sa da -12V - Corrente m axima de 1A.
17.2
M odulo dos Potenci ometros
Este m odulo e composto de quatro potenci ometros de 10Kohms que atuam de forma independente no circuito em desenvolvimento. Assim como nos outros m odulos, ele possui v arios pinos de conex ao, permitindo us a-lo em v arias aplica c oes simult aneas.
154
17.3
M odulo de Chaves
O m odulo de chaves e uma das partes mais interativas do kit, permitindo com que voc e possa gerar sinais de ativa c ao e desativa c ao de forma manual. Este m odulo possui dez alavancas retentivas, onde cada uma delas ativa +5VDC em suas sa das. Ainda, para cada chave, temos um LED indicador de status da chave. Ainda temos para cada chave um capacitor de amortecimento para evitar o ru do gerado pelas chaves quando mudam de estado.
17.4
M odulo Gerador de Pulsos
O m odulo gerador de pulsos fornece ao usu ario do kit v arios tipos de pulsos quadrados. Este m odulo pode gerar cinco pulsos de forma independente, dois pulsos alto ativos indo do n vel l ogico alto (valor +5VDC) para o n vel l ogico baixo (valor +0v), dois outros baixo ativos atuando de forma inversa e um outro que serve como valor de reset, indo do n vel alto para o baixo. O circuito e composto de um buer TTL 74HC244 com prote c ao, um push-bottom para cada pulso, sendo que para cada push-bottom existe um capacitor para minimizar o efeito do ru do ao fechar o push-bottom.
17.5
M odulo de Rel es
Este m odulo e composto de dois elementos de chaveamento ou comuta c ao mec anico que possuem dois estados acess veis pelo kit, um indicado como NF e o outro NA. A nomenclatura NF signica normalmente fechada, indicando a posi c ao da chave dentro do rel e. Isto signica que quando o rel e n ao possu alimenta c ao, a chave est a colocando em curto os pontos C e NF, intuitivamente vemos que a chave estar a em aberto nos pontos C e NA. Entretanto, quando o rel e e alimentado atrav es dos seus pinos de acesso a chave muda sua posi c ao, fazendo com que os pontos NA e C quem curto-circuitados e ainda a conex ao entre NF e C que aberta.
Figura 17.1: Funcionamento de um rel e
17.6
M odulo Gerador de Frequ encia
O m odulo gerador de frequ encia e um dos m odulos mais interessantes do kit, sendo gerador de sinais quadrados com nove possibilidades de frequ encia.
155
As sa das deste microcontrolador s ao nove, possuindo prote c ao contra sobre tens ao e curto. Cada pino e respons avel por gerar uma frequ encia distinta, indicada na serigraa do pr oprio m odulo. As frequ encias dispon veis s ao: 0,1Hz, 0,5Hz, 1Hz, 10Hz, 100Hz, 1kHz, 10kHz, 100kHz e 1MHz. Estas frequ encias s ao geradas atrav es da programa c ao do microcontrolador.
17.7
M odulo de Display
O m odulo de display possui quatro displays de sete segmentos ligados diretamente a um CMOS CD4511, que atua como um decodicador BCD-sete segmentos. Com isso temos quatro displays independentes que nos permitem colocar nas suas entradas a palavra BCD diretamente. Entretanto sua contagem e feita de zero a nove, pois para qualquer valor BCD diferente deste o display ca apagado. A entrada para cada pino BCD de cada display e composta de dois pinos em curto para serem usados em conjunto.
Figura 17.2: Rela c ao entrada e sa da do CD4511
17.8
M odulo de LEDs
Este m odulo foi feito para sinalizar ao usu ario quando houver um n vel de tens ao em cada pino correspondente. Onde estes LEDs s ao usados normalmente para representarem n vel l ogico 156
alto(1) ou baixo(0). Vemos que no m odulo temos o indicativo de cada pino com o seu LED correspondente, fazendo de forma f acil ` a associa c ao. Ainda para cada pino n ao temos uma liga c ao direta com o LED, pois h a um Driver TTL 74HC244 que fornecer a a tens ao suciente para excitar o LEDs. Qualquer d uvida, vericar o manual do componente.
17.9
M odulo Detector de N vel L ogico (Schmitt Trigger)
O M odulo Detector de N vel L ogico e respons avel pela identica c ao do n vel de tens ao aplicada em sua ponta l ogica, apresentando os seguintes resultados no display e LEDs de indica c ao: H L P LED PULSE LED HIGH LED LOW N vel L ogico alto, tens ao acima de 2,0VDC. N vel L ogico baixo, tens ao abaixo de 0,7VDC. N vel L ogico indenido ou circuito aberto. Sinal pulsante. Acende/apaga copiando o sinal de entrada caso o sinal seja pulsativo. Sinaliza N vel L ogico alto CMOS. Sinaliza N vel L ogico baixo CMOS. Tabela 17.1: Simbologia do Detector de N vel L ogico.
157
Cap tulo 18
Conte udo do Kit

Depois de retirar o seu kit de desenvolvimento da caixa, verique se o mesmo possui os seguintes itens: Bastidor com fonte Bivolt e placa de desenvolvimento; Cabo de alimenta c ao de tr es pinos; Apostila com o conte udo te orico do curso; CD com v arios simuladores, material de consulta t ecnica e copia dos materiais impressos. Conte udo do CD:
Al em do conte udo listado acima, os kits contem uma caixa com os componentes necess arios para as experi encias, que s ao:
158
Caso ocorra a falta de algum destes itens ou defeito, consulte a Exsto Tecnologia para esclarecimentos.
159
Cap tulo 19
Procedimento de Uso e Testes

Ap os esta verica c ao inicial, ligue o equipamento na tomada e verique os seguintes itens: Se os LEDS verde da fonte est ao acesos, exceto o LED indicativo do VADJ, pois o mesmo tem sua luminosidade vari avel. Se os quatro displays est ao com o valor zero; Acione todas as chaves do m odulo de chaves (parte inferior central), vericando se para cada ativa c ao ocorreu o acendimento do LED correspondente. Se o procedimento adotado acima funcionou de forma correta, vamos para o segundo passo importante lembrar que o equipamento, assim que for ligado j do teste do equipamento. E a est a pronto para o uso, com isso evite tocar nas partes aquecidas, principalmente no LM317, que e parte integrante da fonte. Agora vamos para um segundo passo que e testar os outros m odulos do kit de eletr onica digital. Vamos iniciar pelo o m odulo de LEDS que ca na parte central superior do kit. Para test a-lo e s o usar os cabos com barra torneada que acompanha que acompanha o kit e ligar o +5 V do m odulo da fonte em cada entrada do mesmo, fazendo com que o LEDS correspondente acenda. Se todos acenderem signica que o m odulo est a OK. Uma observa c ao importante e que todos os elementos de entrada do m odulo trabalham com +5 v, ent ao seria ideal que se pudesse evitar a inser c ao de uma tens ao maior que esta, apesar das prote c oes existentes. Agora que testamos o m odulo de LEDS, vamos testar o m odulo de potenci ometros. Para fazer isso, podemos utilizar dois procedimentos, a primeira seria atrav es do mult metro na escala de medi c ao da resist encia, vericando o valor resistivo do potenci ometro do inicio ao m da sua excurs ao. Ou ainda, de forma menos precisa, e s o alimentar o potenci ometro e ligar em algum LED do m odulo de LEDS e vari a-lo, Assim vericar amos se o potenci ometro est a funcionando, mas n ao o far amos com precis ao. O pr oximo m odulo a ser testado e o m odulo gerador de pulsos, o mesmo ca localizado na parte inferior esquerda do kit e conta com cinco sa das. Este m odulo pode ser testado facilmente atrav es da liga c ao de suas sa das a um LED e depois pressionando os push-bottoms correspondentes. O m odulo de rel es segue a mesma linha de pensamento, sua ativa c ao e feita atrav es da coloca c ao de um n vel TTL +5VDC na sua entrada. Para test a-lo, ligue sua entrada ao m odulo gerador de freq u encia em 1Hz, coloque as pontas de prova do mult metro nas posi c oes NA e C. 160
Ap os isto, coloque o mult metro na escala de medi c ao de continuidade, vericando que ele indicar a a continuidade/ descontinuidade a cada um segundo para cada um desses estados. Para o teste do gerador de freq u encia ser feito de forma precisa, e necess ario ter um oscilosc opio para vericar se a freq u encia de cada pino corresponde ` a serigraa. Mas um teste que pode ser feito para as frequ encias mais baixas e lig a-la em um LED e vericar se ele est a piscando, contudo, e uma medida muito imprecisa e n ao recomendada. O nosso ultimo m odulo, o M odulo de display, pode ser testado facilmente inserindo um conjunto de bits na sua entrada, isto pode ser feito atrav es do m odulo de chaves diretamente. Caso aconte ca de algum procedimento falhar, verique o procedimento e execute-o novamente. Se mesmo assim n ao funcionar, verique no esquem atico em anexo o circuito correspondente.
161
Cap tulo 20
Resolvendo Problemas
Suporte T ecnico
A Exsto Tecnologia oferece suporte t ecnico gratuito para quest oes de utiliza c ao de seus produtos atrav es do e-mail [email protected] ou do telefone (35) 3471-6898.
162

380071-Teoria de Eletronica Digital

Enviado por

Direitos autorais:

Formatos disponíveis

380071-Teoria de Eletronica Digital

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

380071-Teoria de Eletronica Digital

Enviado por

Direitos autorais:

Formatos disponíveis

XD101 - Eletr onica Digital . .

c Copyright 2013 por Exsto Tecnologia Ltda.

Todos os direitos reservados Desenvolvido e produzido com orgulho no Brasil .

XD101 - Eletr onica Digital

10 Registradores de Deslocamento 100 10.1 Tipos de Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . 101

XD101 - Eletr onica Digital

barramentos 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 116 118

Caderno de Experi encias

XD101 - Eletr onica Digital

XD101 - Eletr onica Digital

Manual de Opera c ao e Manuten c ao

20 Resolvendo Problemas 162 Suporte T ecnico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

XD101 - Eletr onica Digital

Introdu c ao ao Kit de Eletr onica Digital

XD101 - Eletr onica Digital

Introdu c ao ` a Eletr onica Digital

Diferencia co es entre Anal ogico e Digital

XD101 - Eletr onica Digital

Volt metro Anal ogico Vs Volt metro Digital

Vantagens da Eletr onica Digital

XD101 - Eletr onica Digital

XD101 - Eletr onica Digital

Sistemas de Numera c ao e Convers oes

Sistema de Numera c ao Decimal

XD101 - Eletr onica Digital

Sistema de Numera c ao Bin aria

10010 = 1.24 + 0.23 + 0.22 + 1.21 + 0.20 14

XD101 - Eletr onica Digital

10010 = 16 + 0 + 0 + 2 + 0 = 18 1 bit mais signicativo 0-bit menos signicativo

Convers ao entre os Sistemas Bin ario e Decimal

XD101 - Eletr onica Digital

Sistema de Numera c ao Hexadecimal

XD101 - Eletr onica Digital

Convers ao entre os Sistemas Bin ario e Hexadecimal

XD101 - Eletr onica Digital

Convers ao entre os Sistemas Hexadecimal e Decimal

XD101 - Eletr onica Digital

XD101 - Eletr onica Digital

XD101 - Eletr onica Digital

Elementos L ogicos B asicos

XD101 - Eletr onica Digital

(NOT) ou Inversora Fun c ao L ogica NAO

XD101 - Eletr onica Digital

Tabela 3.2: Compara c ao entre a fun c ao NOT e o circuito da gura 3.2.

Fun c ao L ogica E (AND)

XD101 - Eletr onica Digital

Fun c ao L ogica OU (OR)

XD101 - Eletr onica Digital

Tabela 3.4: Compara c ao entre a fun c ao OU (OR) e o circuito da gura 3.6.

Fun c ao NAO-E (NAND)

XD101 - Eletr onica Digital

Fun c ao NAO-OU (NOR)

XD101 - Eletr onica Digital

Figura 3.9: Representa c ao simb olica da porta l ogica NAO-OU. A 0 0 1 1 B 0 1 0 1 S 1 0 0 0

Fun c ao OU-EXCLUSIVO (XOR)

XD101 - Eletr onica Digital

Fun c ao NAO-OU-EXCLUSIVO ou Coincid encia

Figura 3.13: Representa c ao simb olica da porta l ogica XNOR.

XD101 - Eletr onica Digital

. Uma tabela verdade