Exercício de Revisão Circuitos Combinacionais e Sequenciais PDF
Exercício de Revisão Circuitos Combinacionais e Sequenciais PDF
Exercício de Revisão Circuitos Combinacionais e Sequenciais PDF
Projete um circuito combinacional que gere um cdigo para os motores a fim de que o
rob se desvie toda vez que se chocar com um obstculo. Considere que este cdigo
enviado aos motores durante o tempo de um segundo e depois o movimento original
restabelecido. O controle dever obedecer a seguinte regra:
Se apenas o sensor F ou os 3 sensores frontais forem pressionados, o rob dever
andar para trs;
Se apenas F e D forem pressionados, giro para a esquerda;
Se apenas F e E forem pressionados, giro para a direita;
Se apenas D ou E for pressionado, giro para o lado oposto ao lado do choque;
Se apenas A for pressionado, movimento para frente;
Caso nenhum sensor seja pressionado e para as demais combinaes consideradas
invlidas), o movimento original se mantm.
As sadas so:
j.
k.
apertar uma botoeira, mas para evitar alarmes falsos os dois observadores devem ser
adjascentes (vizinhos), seno o alarme no PE ligado. Assim certo que dois
observadores identificaram a mesma situao de perigo. Elabore um circuito
combinacional que monitora os postos e liga o alarme.
11. Nas transmisses de dados via modem comum efetuar o envio de um bit de verificao,
chamado bit de paridade. Supondo que os dados que deseja-se transmitir sejam apenas
4 bits, sendo eles D3, D2, D1 e D0, o modem far a leitura deles para gerar o quinto bit,
ou o bit de paridade P. Quando configurados para transmitir em paridade par, o modem
verifica na entrada de dados quantos bits so iguais a 1, se esta quantia for par ento
grado um bit de paridade P=0, se o numero dos bits iguais a 1 nos bits de dados for
impar ento o bit de paridade P=1. Observe que desta forma todos os dados transmitidos
incluindo o bit de paridade sempre tero um numero par de bits iguais a 1. Elabore o
circuito que gere o bit de paridade par em funo dos quatro bits de dados.
12. Repita a questo anterior para gerar o bit de paridade impar onde, P=0 se o numero de
bits de dados igual a 1 for impar e caso contrrio P=1. verdade que toda informao
transmitida ter um numero impar de bits iguais a 1?
22. Projete um circuito lgico que realize a soma ou subtrao algbrica entre
nmeros binrios de 4 bits com sinal, representados pelo mtodo do
complemento de 2. O circuito dever detectar toda vez que houver estouro
de capacidade do circuito.
23. Projete um circuito lgico que efetue a multiplicao algbrica entre nmeros
binrios de 3 bits. Para facilitar a representao do diagrama do circuito voc
poder represent-lo por blocos.
24. Um prdio de quatro andares possui um interruptor para cada andar para
controlar a iluminao dos corredores e das escadas. Se todos os
interruptores estiverem desligados, a iluminao estar desligada. Qualquer
mudana isolada na posio de qualquer interruptor mudar o estado da
iluminao. Implemente um sistema que realize a funo desejada utilizando
estruturas multiplexadores.
a. MUX 16-1
b. MUX 8-1
c. MUX 4-1
d. MUX 2-1
28. Seja o circuito combinacional mostrado abaixo, formado por 3 multiplexadores 2x1.
Analise o circuito e mostre a expresso lgica mnima que define o sinal Y.
37. Considere para o circuito abaixo que as entradas preset e clear do flip flop JK simples
esto em nvel lgico alto. Deter mine a tabela verdade da sada Q.
42. Para o FF da figura abaixo, desenhe as formas de onda nas sadas em funo dos sinais
aplicados.
43. Para o FF da figura abaixo, desenhe a forma de onda na sada em funo dos sinais
aplicados.
44. Para o FF da figura abaixo, desenhe a forma de onda na sada em funo dos sinais
aplicados.
45. Para o FF da figura abaixo, desenhe a forma de onda na sada em funo dos sinais
aplicados.
46. Para o FF da figura abaixo, desenhe a forma de onda na sada em funo dos sinais
aplicados.