위상 잠금 루프

이 문서에는 참고 자료, 관련 읽기 또는 외부 링크가 포함되어 있지만 인라인 인용이 부족하여 출처가 불분명합니다. 좀 더 정밀한 인용문을 도입하여 이 글의 개선에 도움을 주시기 바랍니다.(2022년 6월) (이 템플릿메시지를 삭제하는 방법과 타이밍에 대해 설명합니다)

가장 단순한 아날로그 위상 잠금 루프

위상잠금루프 또는 위상잠금루프(PLL)는 입력신호의 위상과 관련된 위상의 출력신호를 생성하는 제어시스템입니다.여러 가지 유형이 있습니다. 가장 간단한 것은 가변 주파수 발진기와 피드백 루프 내의 위상 검출기로 구성된 전자 회로입니다.발진기의 주파수와 위상은 인가 전압에 비례하여 제어되므로 VCO(전압 제어 발진기)라는 용어를 사용합니다.오실레이터는 특정 주파수의 주기적 신호를 생성하고 위상 검출기는 해당 신호의 위상을 입력 주기적 신호의 위상과 비교하여 위상이 일치하도록 오실레이터를 조정합니다.

입력 및 출력 위상을 록스텝으로 유지하는 것은 입력 및 출력 주파수를 동일하게 유지하는 것을 의미합니다.이것에 의해, 동기 신호에 가세해 위상 잠금 루프는 입력 주파수를 추적하거나, 입력 주파수의 배수인 주파수를 발생시킬 수 있다.이러한 속성은 컴퓨터 클럭 동기화, 복조 및 주파수 합성에 사용됩니다.

위상 잠금 루프는 무선, 통신, 컴퓨터 및 기타 전자 애플리케이션에 널리 사용됩니다.신호 복조, 노이즈가 많은 통신 채널로부터의 신호 회복, 입력 주파수의 배수로 안정된 주파수 생성(주파수 합성) 또는 마이크로프로세서 등의 디지털 로직 회로에서 정확하게 타이밍을 맞춘 클럭 펄스를 분배하는 데 사용할 수 있습니다.하나의 집적회로가 완전한 위상 잠금 루프 구성 요소를 제공할 수 있기 때문에, 이 기술은 현대 전자 장치에 널리 사용되며, 출력 주파수는 1헤르츠에서 최대 수 기가헤르츠까지입니다.

역사

네덜란드의 물리학자 크리스티안 호이겐스는 1673년 ^[1]초에 약하게 결합된 진자 시계의 자발적인 동기에 주목했다.19세기 초에 레일리 경은 약하게 연결된 오르간 파이프와 ^[2]음정이 동기화되는 것을 관찰했다.1919년, W. H. Eccles와 J. H. Vincent는 약간 다른 주파수로 진동하도록 조정되었지만 공진 회로에 결합된 두 개의 전자 발진기가 곧 같은 ^[3]주파수로 진동한다는 것을 발견했습니다.전자 발진기의 자동 동기화는 1923년 에드워드 빅터 애플턴에 ^[4]의해 설명되었습니다.

1925년, 브리스톨 대학의 전기 공학과 첫 번째 교수인 David Robertson은 새로운 윌스 메모리얼 빌딩의 벨을 치는 것을 제어하기 위해 그의 시계 디자인에 위상 잠금을 도입했습니다.로버트슨의 시계는 진자의 진동 속도를 바꿀 수 있는 전자 기계 장치를 포함했고, 매일 아침 10:00 GMT에 그리니치 천문대에서 들어오는 전신 펄스와 진자 위상을 비교한 회로에서 보정 신호를 도출했습니다.현대의 전자 PLL인 로버트슨 시스템은 위상 검출기가 1970년대까지 전자 회로에서 볼 수 없었던 위상/주파수 검출기의 릴레이 논리 구현이었다는 점에서 주목할 만했다.

로버트슨의 연구는 나중에 위상 잠금 루프라고 불리는 것에 대한 연구를 앞서 1932년에 영국 연구원들이 에드윈 암스트롱의 슈퍼 헤테로다인 수신기, 호모다인 또는 직접 변환 수신기에 대한 대안을 개발했습니다.호모다인 또는 싱크로다인 시스템에서는 로컬 발진기가 원하는 입력 주파수로 튜닝되어 입력 신호와 곱셈되었다.결과 출력 신호에는 원래 변조 정보가 포함되었습니다.그 목적은 슈퍼헤테로다인 수신기보다 적은 튜닝 회로를 필요로 하는 대체 수신기 회로를 개발하는 것이었습니다.로컬 오실레이터는 주파수로 빠르게 드리프트되므로 자동 보정 신호가 오실레이터에 적용되어 원하는 신호와 동일한 위상 및 주파수로 유지됩니다.이 기술은 1932년 프랑스 잡지 '옹드 엘렉트리크'^[5][6][7]에 실린 앙리 드 벨레스케이즈의 논문에서 기술되었다.

적어도 1930년대 후반 이후의 아날로그 텔레비전 수상기에서 위상록 루프 수평 및 수직 스위프 회로는 브로드캐스트 ^[8]신호의 동기 펄스에 잠겨 있다.

점등 반도체 HC4046A

1969년 Signetics는 NE565와 같은 저비용의 일체형 집적회로 라인을 도입했습니다.이것은 ^[9]칩 상의 완전한 위상 잠금 루프 시스템이며, 이 기술에 대한 어플리케이션이 증가하고 있습니다.몇 년 후 RCA는 "CD4046" 마이크로파워 위상 잠금 루프(Phase-Locked Loop)"를 선보였는데, 이 또한 집적회로 구성 요소로 널리 쓰이게 되었습니다.

구조 및 기능

위상 잠금 루프 메커니즘은 아날로그 회로 또는 디지털 회로 중 하나로 구현될 수 있습니다.두 구현 모두 동일한 기본 구조를 사용합니다.아날로그 PLL 회로에는, 다음의 4개의 기본 요소가 있습니다.

• 위상 검출기
• 로우패스 필터
• 전압 제어 발진기
• 피드백 경로(주파수 분할기를 포함할 수 있음)

바리에이션

PLL에는 몇 가지 종류가 있습니다.사용되는 용어로는 아날로그 Phase Locked Loop(APLL; 위상잠금루프), Linear Phase Locked Loop(LPLL; 리니어 위상잠금루프), DPLL(디지털 위상잠금루프), ADPLL(소프트웨어 위상잠금루프)^[10] 등이 있습니다.

아날로그 또는 선형 PLL(APLL)

위상 검출기는 아날로그 승수입니다.루프 필터는 액티브 또는 패시브입니다.VCO(전압 제어 발진기)를 사용합니다.APLL은 루프 필터가 원점에 정확히 1개의 극을 갖는 전달 함수를 갖는 경우 타입 II라고 한다(타입 II APLL의 인입 범위에 대한 Egan의 추측도 참조).

디지털 PLL(DPLL)

디지털 위상 검출기가 있는 아날로그 PLL(XOR, 에지 트리거 JK, 위상 주파수 검출기 등)루프에 디지털 디바이다가 있을 수 있습니다.

모든 디지털 PLL(ADPLL)

위상 검출기, 필터 및 오실레이터는 디지털입니다.수치 제어 오실레이터(NCO)를 사용합니다.

소프트웨어 PLL(SPLL)

기능 블록은 전용 하드웨어가 아닌 소프트웨어에 의해 구현됩니다.

충전펌프 PLL(CP-PLL)

CP-PLL은 위상 주파수 검출기와 사각 파형 신호를 사용하여 위상 잠금 루프를 수정한 것입니다.CP-PLL에 대한 Gardner의 추측을 참조하십시오.

퍼포먼스 파라미터

• 종류와 순서
• 주파수 범위: 홀드인 범위(추적 범위), 풀인 범위(캡처 범위, 수집 범위), 록인 범위.^[11]잠금 범위에 대한 가드너의 문제, 타입 II APLL의 풀인 범위에 대한 Egan의 추측을 참조하십시오.
• 루프 대역폭: 제어 루프의 속도를 정의합니다.
• 과도 응답:오버슈트 및 특정 정확도(예: 50ppm)로 안착하는 것과 같습니다.
• 정상 상태 오류: 남은 위상 오류 또는 타이밍 오류와 같습니다.
• 출력 스펙트럼 순도: 특정 VCO 튜닝 전압 리플에서 생성된 사이드 밴드처럼.
• 위상 노이즈:특정 주파수 대역의 노이즈 에너지로 정의됩니다(반송파로부터의 10kHz 오프셋 등).VCO 위상 노이즈, PLL 대역폭 등에 크게 의존합니다.
• 일반 파라미터:전력 소비량, 공급 전압 범위, 출력 진폭 등

적용들

위상 잠금 루프는 공간 통신에서 일관된 복조 및 임계값 확장, 비트 동기화 및 심볼 동기화를 위해 동기 목적으로 널리 사용됩니다.위상 잠금 루프는 주파수 변조 신호를 복조하는 데도 사용할 수 있습니다.무선 송신기에서 PLL은 기준 주파수와 동일한 안정성을 가진 기준 주파수의 배수인 새로운 주파수를 합성하기 위해 사용됩니다.

기타 응용 프로그램에는 다음이 있습니다.

• 주파수 변조 복조(FM): PLL이 FM 신호에 잠겨 있으면 VCO가 입력 신호의 순간 주파수를 추적합니다.VCO를 제어하고 입력 신호로 잠금을 유지하는 필터링된 오류 전압은 복조된 FM 출력입니다.VCO 전송 특성은 복조된 출력의 선형성을 결정합니다.집적회로 PLL에 사용되는 VCO는 고선형이기 때문에 고선형 FM 복조기를 실현할 수 있다.
• 주파수 시프트 키 복조(FSK): 디지털 데이터 통신 및 컴퓨터 주변기기에서는 2개의 프리셋 주파수 사이에서 시프트되는 반송파 주파수를 통해 바이너리 데이터를 송신한다.
• 노이즈로 손실될 수 있는 작은 신호의 복구(기준 주파수를 추적하기 위한 록인 앰프)
• 디스크 드라이브 등의 데이터 스트림에서 클럭 타이밍 정보 복구
• 마이크로프로세서의 클럭 멀티플라이어로 내부 프로세서 요소를 외부 연결보다 빠르게 실행하면서 정확한 타이밍 관계를 유지할 수 있습니다.
• 통신 및 리모트 제어용 모뎀 및 기타 톤 신호의 복조.
• 비디오 신호의 DSP. 위상 잠금 루프는 입력 아날로그 비디오 신호에 위상 및 주파수를 동기화하기 위해 사용되므로 샘플링 및 디지털 처리가 가능합니다.
• 선단-표면 상호작용에 의한 캔틸레버 공진 주파수의 변화를 검출하기 위한 주파수 변조 모드의 원자력 현미경법
• 직류 모터 운전해.

클럭 리커버리

일부 데이터 스트림, 특히 고속 시리얼 데이터 스트림(디스크 드라이브의 자기 헤드에서 나오는 데이터의 원시 스트림 등)은 클럭 없이 전송됩니다.수신기는 대략적인 주파수 기준에서 클럭을 생성한 다음 PLL을 사용하여 데이터 스트림의 전환에 위상 정렬합니다.이 프로세스를 클럭 리커버리라고 부릅니다.이 방식이 작동하려면 데이터 스트림에 PLL 발진기의 드리프트를 수정할 수 있을 만큼 자주 전환이 있어야 합니다.통상, 8b/10b 부호화등의 회선 코드는, 이행간의 최대 시간에 하드 상한을 설정하기 위해서 사용됩니다.

디스큐잉

클럭이 데이터와 병렬로 송신되는 경우는, 그 클럭을 사용해 데이터를 샘플링 할 수 있습니다.클럭은 데이터를 샘플링하는 플립 플랍을 구동하기 전에 수신 및 증폭되어야 하므로 검출된 클럭 에지와 수신된 데이터 창 사이에는 프로세스, 온도 및 전압에 따른 유한한 지연이 발생합니다.이 지연은 데이터를 전송할 수 있는 빈도를 제한합니다.이 지연을 해소하는 방법 중 하나는 수신 측에 디스큐 PLL을 포함하여 각 데이터 플립 플랍의 클락이 수신 클락에 위상 일치하도록 하는 것입니다.이러한 유형의 애플리케이션에서는 Delay-Locked Loop(DLL; 지연 잠금 루프)라고 불리는 특수한 형식의 PLL이 자주 사용됩니다.^[12]

클럭 생성

많은 전자 시스템은 수백 MHz로 작동하는 다양한 종류의 프로세서를 포함합니다.통상, 이러한 프로세서에 공급되는 클럭은, 클럭 제너레이터 PLL로부터 취득됩니다.PLL은 저주파 레퍼런스 클럭(통상은 50MHz 또는 100MHz)을 프로세서의 동작 주파수에 곱합니다.동작 주파수가 수 기가헤르츠이고 기준 결정이 수십 또는 수백 메가헤르츠에 불과한 경우 곱셈 계수는 상당히 커질 수 있습니다.

스펙트럼 확산

모든 전자 시스템은 불필요한 무선 주파수 에너지를 방출합니다.다양한 규제 기관(미국의 FCC 등)은 방출 에너지와 그로 인해 발생하는 간섭에 제한을 두고 있습니다.방출 소음은 일반적으로 날카로운 스펙트럼 피크에서 나타난다(일반적으로 장치의 작동 주파수와 소수의 고조파).시스템 설계자는 스펙트럼 확산 PLL을 사용하여 에너지를 스펙트럼의 큰 부분에 분산시킴으로써 고Q 리시버와의 간섭을 줄일 수 있습니다.예를 들어, 수백 MHz에서 작동하는 장치는 작동 주파수를 약간씩 위아래로 변경함으로써 간섭을 몇 메가헤르츠 스펙트럼에 고르게 분산시킬 수 있으며, 이로 인해 수십 킬로헤르츠의 대역폭을 가진 방송 FM 라디오 채널에서 볼 수 있는 노이즈의 양이 대폭 감소한다.

클럭 분배

일반적으로 기준 클럭은 칩에 들어가 위상 잠금 루프(PLL)를 구동하며, PLL은 시스템의 클럭 분배를 구동합니다.클럭 분배는 보통 클럭이 모든 엔드포인트에 동시에 도착하도록 균형을 잡습니다.이러한 엔드포인트 중 하나가 PLL의 피드백 입력입니다.PLL의 기능은 분산 클럭을 착신 기준 클럭과 비교하여 기준 클럭과 피드백 클럭이 위상 및 주파수가 일치할 때까지 출력의 위상 및 주파수를 변경하는 것입니다.

PLL은 어디에서나 볼 수 있습니다.PLL은 시스템 클럭을 몇 피트 간격으로 튜닝할 수 있을 뿐만 아니라 개별 칩의 작은 부분에서도 클럭을 조정합니다.레퍼런스 클럭은 실제로는 전혀 순수 클럭이 아니라 PLL이 그 스트림에서 일반 클럭을 회복할 수 있을 정도로 충분히 이행된 데이터 스트림일 수 있습니다.기준 클럭이 클럭 분포를 통해 구동되는 클럭과 같은 주파수가 되는 경우도 있고 분산 클럭이 기준의 합리적인 배수가 되는 경우도 있습니다.

AM 검출

PLL을 사용하여 진폭 변조(AM) 신호를 동기 복조할 수 있습니다.PLL은 착신 AM 신호의 반송파의 위상 및 주파수를 복구합니다.VCO에서 회복된 위상은 캐리어와 90° 차이가 나기 때문에 일치하도록 위상이 어긋난 후 승수에 공급됩니다.곱셈기의 출력에는 합계 및 차분 주파수 신호가 모두 포함되어 있으며, 복조된 출력은 로우패스 필터링을 통해 얻을 수 있습니다.PLL은 VCO 출력에 매우 가까운 반송파 주파수에만 응답하기 때문에 PLL AM 검출기는 기존의 피크형 AM 복조기에서는 불가능한 높은 수준의 선택성과 노이즈 내성을 나타냅니다.그러나 AM 신호의 변조 ^[13]깊이가 100%일 경우 루프가 잠길 수 있습니다.

지터 및 노이즈 저감

모든 PLL의 바람직한 특성 중 하나는 기준 클럭 에지와 피드백 클럭 에지가 매우 가깝게 정렬된다는 것입니다.PLL이 잠겼을 때 두 신호의 위상 간의 평균 시간 차이를 정적 위상 오프셋(정상 상태 위상 오류라고도 함)이라고 합니다.이들 위상 간의 차이를 트래킹지터라고 부릅니다이상적으로는 스태틱 위상오프셋은 제로로 하고 트래킹지터는 가능한 ^{[dubious – discuss]}한 낮게 하는 것이 좋습니다.

위상 노이즈는 PLL에서 관찰되는 또 다른 유형의 지터로, 발진기 자체와 발진기의 주파수 제어 회로에서 사용되는 요소에 의해 발생합니다.이 점에서 일부 기술은 다른 기술보다 더 나은 성능을 발휘하는 것으로 알려져 있습니다.최고의 디지털 PLL은 높은 전력 소비량을 희생하면서 이미터 결합 논리(ECL) 요소를 사용하여 구축됩니다.PLL 회로에서 위상 노이즈를 낮게 유지하려면 트랜지스터 트랜지스터 로직(TTL)이나 CMOS ^[14]등의 로직 패밀리가 포화되지 않도록 하는 것이 가장 좋습니다.

모든 PLL의 또 다른 바람직한 특성은 생성된 클럭의 위상 및 주파수가 PLL 회로가 제조되는 기판의 전압뿐만 아니라 전원 및 접지 공급 라인의 전압의 급격한 변화에 영향을 받지 않는다는 것입니다.이를 기판 및 공급 노이즈 제거라고 합니다.노이즈 제거가 높을수록 좋습니다.

출력의 위상 노이즈를 더욱 개선하기 위해 PLL의 VCO에 이어 주입 잠금 발진기를 사용할 수 있습니다.

주파수 합성

디지털 무선통신 시스템(GSM, CDMA 등)에서 PLL은 로컬 발진기 업변환을 송신 중에 제공하고 수신 중에 다운변환을 제공하기 위해 사용된다.대부분의 휴대 전화 핸드셋에서 이 기능은 핸드셋의 비용과 크기를 줄이기 위해 주로 단일 집적 회로에 통합되어 있습니다.그러나 기지국 단말기에 요구되는 고성능으로 인해 송수신 회로는 개별 컴포넌트로 구축되어 필요한 성능 수준을 달성합니다.GSM 로컬 발진기 모듈은 일반적으로 주파수 신시사이저 집적 회로와 이산 공진기 VCO로 ^{[citation needed]}구축됩니다.

블록 다이어그램

위상 잠금 루프의 블록 다이어그램

그림에 표시된 블록 다이어그램은 출력 F를_O 생성하는 데 사용되는 입력 신호 F를_I 나타냅니다.입력 신호는 종종 기준 신호(약어_REF F)^[15]라고 불립니다.

입력 시 위상 검출기(그림에서 위상 주파수 검출기 및 차지 펌프 블록으로 표시됨)는 두 입력 신호를 비교하여 위상차에 비례하는 오류 신호를 생성합니다.다음으로 에러 신호는 저역 통과 필터링되어 출력 위상을 생성하는 VCO를 구동하는 데 사용됩니다.출력은 옵션의 디바이다를 통해 시스템의 입력으로 공급되어 음의 피드백 루프를 생성합니다.출력 위상이 어긋나면 오류 신호가 증가하여 오류를 줄이기 위해 VCO 위상을 반대 방향으로 구동합니다.따라서 출력 위상은 입력 위상에 잠깁니다.

아날로그 위상 잠금 루프는 일반적으로 아날로그 위상 검출기, 로우패스 필터 및 VCO를 음의 피드백 구성으로 하여 구축됩니다.디지털 위상 잠금 루프는 디지털 위상 검출기를 사용합니다.또한 PLL의 출력 신호 주파수를 기준 주파수의 합리적인 배수로 만들기 위해 피드백 경로 또는 기준 경로 또는 둘 다에 분할기가 있을 수도 있습니다.피드백 경로 내의 간단한 N분할 카운터를 프로그램 가능한 펄스 삼키기 카운터로 치환함으로써 기준 주파수의 비정수 배수를 생성할 수도 있다.이 기술은 보통 프랙셔널 N 신시사이저 또는 프랙셔널 N ^{[dubious – discuss]}PLL이라고 불립니다.

발진기는 주기적인 출력 신호를 생성합니다.처음에는 오실레이터가 기준 신호와 거의 동일한 주파수에 있다고 가정합니다.발진기의 위상이 기준의 위상에 미치지 못하면 위상 검출기는 발진기의 제어 전압을 변경하여 발진기의 속도를 높입니다.마찬가지로 위상이 기준보다 앞서 서서히 움직이면 위상검출기가 제어전압을 변경하여 발진기를 느리게 합니다.초기에는 발진기가 기준 주파수에서 멀리 떨어져 있을 수 있으므로 실제 위상검출기도 주파수 차이에 반응하여 허용 가능한 입력의 록인 범위를 증가시킬 수 있습니다.애플리케이션에 따라 제어된 오실레이터의 출력 또는 오실레이터에 대한 제어 신호는 PLL ^{[citation needed]}시스템의 유용한 출력을 제공합니다.

요소들

위상 검출기

위상검출기(PD)는 두 신호 간의 위상차를 나타내는 전압을 생성한다.PLL에서 위상검출기의 두 가지 입력은 기준 입력과 VCO로부터의 피드백이다.PD 출력 전압은 VCO를 제어하기 위해 사용되며, 두 입력 사이의 위상 차이가 일정하게 유지되어 음의 피드백 시스템이 됩니다.^[16]

위상 검출기의 유형에 따라 성능 특성이 다릅니다.

예를 들어, 주파수 믹서는 VCO 신호의 스펙트럼 순도가 중요한 애플리케이션에서 복잡성을 추가하는 고조파를 생성합니다.결과적으로 발생하는 불필요한(스플리어스) 사이드밴드는 필터 요건을 지배하고 캡처 범위를 훨씬 아래로 줄이거나 잠금 시간을 요건을 초과하여 늘릴 수 있습니다.이러한 응용 프로그램에서는 출력에 기준 스퍼 성분이 그다지 심하지 않은 보다 복잡한 디지털 위상 검출기가 사용됩니다.또한 잠금 상태일 때 이 유형의 위상 검출기를 사용하는 입력의 정상 상태 위상 차이는 90도 ^{[citation needed]}가까이 된다.

PLL 어플리케이션에서는 루프가 잠기지 않는 타이밍을 파악하는 것이 자주 필요합니다.보다 복잡한 디지털 위상 주파수 검출기에는 일반적으로 잠금 해제 상태를 안정적으로 표시할 수 있는 출력이 있습니다.

XOR 게이트는 효과적이지만 간단한 위상 검출기로 디지털 PLL에 자주 사용됩니다.회로를 약간만 수정해도 아날로그적인 의미로 사용할 수 있습니다.

필터

일반적으로 PLL 루프 필터(통상은 로우 패스 필터)라고 불리는 블록에는, 2개의 다른 기능이 있습니다.

주요 기능은 안정성이라고도 불리는 루프 역학을 결정하는 것입니다.이것은 기준 주파수 변경, 피드백 분할기 변경 또는 시작 시 등 장애에 대한 루프 응답 방법입니다.일반적인 고려사항은 루프가 잠금을 달성할 수 있는 범위(풀인 범위, 잠금 범위 또는 캡처 범위), 루프가 잠금을 달성하는 속도(잠금 시간, 잠금 시간 또는 설정 시간) 및 댐핑 동작입니다.용도에 따라 간단한 비율(게인 또는 감쇠), 적분(저역 통과 필터) 및/또는 파생(고역 통과 필터) 중 하나 이상이 필요할 수 있습니다.이를 위해 일반적으로 검사되는 루프 파라미터는 루프의 게인 마진과 위상 마진입니다.이 기능을 설계하기 위해 PID 컨트롤러를 포함한 제어 이론의 공통 개념을 사용합니다.

두 번째 일반적인 고려사항은 위상 검출기 출력에 나타나는 기준 주파수 에너지(파급)의 양을 제한하는 것이며, 그 후 VCO 제어 입력에 적용된다.이 주파수는 VCO를 변조하여 일반적으로 "기준 스퍼"라고 불리는 FM 사이드밴드를 생성합니다.

이 블록의 설계는 이러한 고려 사항 중 하나에 의해 좌우되거나 두 블록의 상호작용을 처리하는 복잡한 프로세스가 될 수 있습니다.일반적으로 대역폭이 증가하면 안정성이 저하되거나 안정성이 향상되는 감쇠가 너무 심해져 속도가 저하되고 안착 시간이 길어집니다.위상 노이즈도 영향을 받는 경우가 많습니다.

발진기

모든 위상 잠금 루프에는 가변 주파수 기능을 가진 발진기 요소가 사용됩니다.이는 일부 DPLL 설계와 마찬가지로 아날로그 회로에 의해 구동되거나 디지털-아날로그 컨버터를 사용하여 디지털로 구동되는 아날로그 VCO일 수 있습니다.ADPLL에는 ^{[citation needed]}수치 제어 발진기와 같은 순수 디지털 발진기가 사용됩니다.

피드백 경로 및 옵션 구분선

이 섹션은 확인을 위해 추가 인용문이 필요합니다. 신뢰할 수 있는 출처에 인용문을 추가하여 이 기사를 개선하는 데 도움을 주십시오. 조달되지 않은 자재는 제거될 수 있습니다.출처 : '단계 잠금 루프'– 뉴스 · 신문 · 서적 · 학자 · JSTOR (2022년 6월) (이 템플릿메시지 삭제 방법 및 삭제 시기 확인)

곱셈 PLL의 피드백 경로에서 사용하는 디지털 분할기(4까지)의 예

PLL은 발진기와 위상검출기에 대한 피드백 입력 사이의 분배기를 포함하여 주파수 신시사이저를 생성할 수 있다.프로그램 가능한 분할기는 특히 무선 송신기 애플리케이션에서 유용합니다. 왜냐하면 다수의 송신 주파수가 안정적이고 정확하지만 비용이 많이 드는 하나의 수정 기준 오실레이터에서 생성될 수 있기 때문입니다.

일부 PLL에는 기준 클럭과 위상 검출기에 대한 기준 입력 사이의 구분선도 포함되어 있습니다.피드백 경로의 분할기가 N$({displaystyle$N})으로 분할되고 기준 입력 분할기가$$M({$displaystyle$M})으로 분할되는 경우 PLL은${\displaystyle 기준}$ 주파수를$$N$/M$({$displaystyle$N$/$$M{\displaystyle }$})으로 곱할 수 있습니다. PLL에 더 낮은 주파수를 공급하는 것이 간단한 것처럼 보일 수도 있지만 경우에 따라서는 기준 주파수 ma가 될 수 있습니다.y는 다른 문제로 인해 제약이 있으므로 참조 구분선이 유용합니다.

기준 신호의 N번째 고조파에 VCO 출력을 잠그는 것으로도 주파수 증대를 실현할 수 있습니다.이 설계에서는 단순한 위상 검출기 대신 고조파 믹서(샘플링 믹서)를 사용합니다.고조파 믹서는 기준 신호를 ^[a]고조파가 풍부한 임펄스 트레인으로 변환합니다.VCO 출력은 이들 고조파 중 하나에 근접하도록 조잡하게 조정됩니다.따라서 원하는 고조파 믹서 출력(N 고조파와 VCO 출력의 차이를 나타냄)은 루프 필터 패스밴드 내에 포함된다.

피드백은 분주기에만 국한되지 않는다는 점도 유의해야 한다.이 요소는 주파수 승수나 믹서 등의 다른 요소가 될 수 있습니다.승수는 VCO 출력을 기준 주파수의 (배수가 아닌) 하위 배수로 만듭니다.믹서는 VCO 주파수를 고정 오프셋으로 변환할 수 있다.이것들의 조합일 수도 있습니다.예를 들어 믹서에 이은 분배기로서, 분배기는 루프 게인의 손실 없이 VCO보다 훨씬 낮은 주파수로 작동할 수 있습니다.

모델링.

APLL 타임 도메인 모델

위상 검출기 및 선형 필터로서 아날로그 승수를 사용하는 위상 잠금 루프를 지배하는 방정식은 다음과 같이 도출할 수 있습니다.위상검출기에 대한 $입력$은 ${\displaystyle {f1\mathrm{}}_{}}$( ${\displaystyle {1\mathrm{}}_{}}$1 (${\displaystyle t}$)$${ $displaystyle f_{1} ($t ) 、 VCO의 $출력$은 ${\displaystyle {f2\mathrm{}}_{}}$( ${\displaystyle {2\mathrm{}}_{}}$2 (${\displaystyle t}$) { $displaystyle f_{2$} ($t$ ) $with$ 1 ( \ display $style$ _ { $t$ )$$） 。단계는 phase${\displaystyle {}_{}{1\mathrm{}}_{}}$ 1 ( ${\displaystyle t}$ )와$_ t)_ta$ { 1 ( t )로$$ 합니다.${\displaystyle f}$ 1${\displaystyle {}_{}}$( ${\displaystyle )}$) {$style f_{1}($${\displaystyle \mathrm{theta}}$$$) $및{\displaystyle {}_{}}$ ${\displaystyle {f\mathrm{}}_{}}$2 ( ${\displaystyle )}$) { $display$ style $f_{2}(세타)}$ $기능$은 신호의 파형을 나타냅니다.다음으로 $위상검출기{\displaystyle }$ ${\displaystyle (}$ (${\displaystyle t}$) \ $displaystyle$\$varphi ( t$ )의$$ 출력은 다음과 같습니다.

$\displaystyle \varphi(t)=f_{1}(\theta _{1}(t)f_{2}(\theta _{2}(t))}$

VCO 주파수는 보통 VCO $입력{\displaystyle }$g ( ${\displaystyle t}$)\$displaystyle$ g$(t)$의 함수로 간주됩니다.

${\displaystyle {\theta }}_{2}(t)=\obega_{2}(t)=\obega_{\text{free}}+g_{v}g(t),}$

${\displaystyle {여기}_{}}$서 g v$${\$displaystyle g_{v}}$는 VCO의 감도이며 Hz / V로 표시됩니다.「 ${\displaystyle {\text{free}}_{}}$ $\$ $displaystyle$ \$obega$ _ { \ $text${$free$} 」는 VCO의 프리런 주파수입니다.

루프 필터는 선형 미분 방정식의 시스템으로 설명할 수 있습니다.

${\displaystyle {dot {xcl}{\dot {x}}&=&Ax+b\varphi(t),\g(t)&=&c^{*}x,\end{array}}\displaystyle x(0)=x_{0}$

where ${\displaystyle \varphi (t)}$ is an input of the filter, ${\displaystyle g(t)}$ is an output of the filter, ${\displaystyle A}$ is ${\displaystyle n}$-by-${\displaystyle n}$ matrix, ${\displaystyle x\in \mathbb {C} ^{n},\quad b\in \math$$bb {R}^{n},\quad c\in \mathbb {C}^{n},\quad$${\displaystyle {x\mathrm{}}_{}}$ 0 ${\displaystyle {}_{}}$ ${\displaystyle {}^{}}$ $\$ $displaystyle x_{0}\in \mathbb {C}^{n}$은 필터의 초기 상태를 나타냅니다.별 기호는 켤레 전치이다.

따라서 다음 시스템은 PLL에 대해 설명합니다.

${\displaystyle {dot {rcl}{\dot {x}}&=&Ax+bf_{1}(\theta_{2}(t),\{\dot {theta }}_{2}&={\textfree}+{v}(c^*)}$

${\displaystyle {여기}_{}}$서 § 0$(\displaystyle$ \$theta$ _${0})$은 초기 위상 편이입니다.

APLL 단계 도메인 모델

PLL $f{\displaystyle {}_{}{1\mathrm{}}_{}}$ ( ${\displaystyle {1\mathrm{}}_{}}$1 ($){$ $displaystyle f_{1}$ ( $t$)}의 입력과 VCO $출력{\displaystyle {}_{}}$ ${\displaystyle {f\mathrm{}}_{}}$2 ( ${\displaystyle {2\mathrm{}}_{}}$2 (${\displaystyle t}$ $){$ $displaystyle f_{2}$ ($t$ )의$$ 입력은 고주파 신호입니다.다음으로 구분 $가능$한 ${\displaystyle \mathrm{2개}}$의 $함수$$$${\displaystyle {f1\mathrm{}}_{}}$( ${\displaystyle )}$ )$${ $display$ $style$$f_{1$} ($theta$) $}$ $및$ ${\displaystyle {f2\mathrm{}}_{}}$(${\displaystyle }$${\displaystyle \mathrm{display}}$)$$에는 출력${\displaystyle }$$G{\displaystyle }$ ( \ $display$$style$ ${\displaystyle \backslash }$ $varphi$( \ $ta )$와 같은 $함수$가 있습니다$.$

${\displaystyle {dot {xcl}{\dot {x}}&=Ax+b\varphi(\theta _{1}(t)-\theta _{2}(t),\G(t)&=c^{*}x,\end{array}}\quad x(0)=x_0}$

in phase domain 은 Filter in time domain 모델의 출력과 점근적으로 동일합니다(주파수에 대한 $차이{\displaystyle }$G (${\displaystyle t}$) -${\displaystyle g}$ (${\displaystyle t}$) \ $displaystyle$G ($t$ )-g$( t$ ) ） 。^{[17] [18]} $여기$서 함수 ${\displaystyle (}$ ($$ ) {$display \varphi$( \$theta$)는$$ 위상검출기 특성입니다.

위상차를 ${\displaystyle {\delta \mathrm{}}_{}}$( ${\displaystyle t}$)(\$displaystyle \theta$ _${\Delta$}($t))$로 나타냅니다.

$\displaystyle \theta _{\Delta }=\theta _{1}(t)-\theta _{2}(t)}$

다음 동적 시스템은 PLL 동작을 설명합니다.

$(\displaystyle {dot {rcl} {\dot {x}} &= Ax + b\varphi (\theta _ {\Delta } ) ,\{\Delta } = &\Omega _ {\Delta } - g _ {v } ( c^ {x} ) ) ） 。\\end{array}}\timeout x(0)=x_{0},\timeout \theta _{\Delta }(0)=\theta _{1}(0)-\theta _{2}(0).}$

여기서 ${\displaystyle {\omega \mathrm{}}_{}}$ $=$ ${\displaystyle {\text{1}}_{}{}_{}}$1 - ${\$ free {\$Delta }$ =\$omega _{$1}-\$otext{free}$${\displaystyle {1\mathrm{}}_{}}$ 1$${\$displaystyle \omega _{1$}}은 참조 오실레이터의 주파수입니다($예$: ${\$ free {\displaystyle $\ope {\text{}}$는 일정하다고 가정합니다).

예

사인파 신호 검토

$\displaystyle f_{1}(\theta _{1}(t))=A_{1}\sin(\theta_{1}(t),\seta f_{2}(\theta_{2}(t))=A_{2}\cos(\theta_{2}(t))}$

필터로서 간단한 단극 RC 회로도 사용할 수 있습니다.time-domain 모델은 다음 형식을 취합니다.

${\displaystyle {\dot {x}}&=-{\frac {1}{RC}x+{\frac {1}{RC}A_{1}A_{2}\sin(\theta _{1}(t)\cos(\theta _{2}(t),\[6pt]{\dot {theta }}_{2}&=_{\text{free}}+g_{v}(c^{*}x)\end{aligned}})$

이^[19] 신호의 PD 특성은

${\displaystyle \varphi(\theta _{1}-\theta _{2}=sin(\theta _{1}-\theta _{2})$

따라서 위상 도메인 모델은 다음 형식을 취합니다.

${\displaystyle {\dot {x}&={\frac {RC}x+{\frac {1}{RC}}{\frac {A_{1}A_{2}}{2}}\sin(\theta _{\Delta }},\[6pt]{\dotta =}\Delta}}}}\end { aligned}}$

이 방정식의 시스템은 수학 진자의 방정식과 같다

${\displaystyle{\begin{정렬}x&, ={\frac{{\dot{\theta}}_{2}-\omega _{2}}{g_{v}c^{*}}}={\frac{\omega_{1}-{\dot{\theta}}_{\Delta}-\omega _{2}}{g_{v}c^{*}}},\\[6pt]{\dot{)}}&={\frac{{\ddot{\theta}}_{2}}{g_{v}c^{*}}},\\[6pt]\theta _{1}&,=\omega _{1}t+\Psi ,\\[6pt]\theta _{\Delta}&amp을 말한다.=\theta _{1}-\theta _ᆪ,\\[6pt]{\dot{\theta}}_{\Delta}&amp을 말한다.){\dot {theta }}_{1}-{\dot {theta }}_{2}=\Omega _{1}-{\dot {\dot {g_{v}c^{*}{\dot {theta }}_{\Delta }-{v1}RC}}\sin \theta _{\Delta }=sig frac {{2}-\obega _{1}{g_{v}c^{*}RC}}.\end { aligned}}$

선형화된 위상 도메인 모델

위상 잠금 루프는 Laplace 변환을 적용하여 제어 시스템으로 분석할 수도 있습니다.루프 응답은 다음과 같이 쓸 수 있습니다.

$({displaystyle {\frac _{o}}{\theta _{i}}=sfrac {K_{p}K_{v}F}{s+K_{p}K_{v}F}}})$

어디에

• $o {$ \$theta _ {$o$$}는 라디안 단위의 출력 ${\displaystyle {\mathrm{단계}}_{}}$입니다.
• $§$ $i(\displaystyle$ \$theta _{$i$$})는 라디안 단위 입력 단계입니다.
• ${\displaystyle K_{}}$p \ $displaystyle K_{p}$는 위상검출기 게인(라디안당 볼트)입니다.
• ${\displaystyle K_{}}$v \ $display style$ K_${v}$는 VCO 게인(볼트당 라디안 수)입니다.
• ${\displaystyle F(}$ $)$ {$displaystyle$ F$(s)}$은(는) 루프 필터 전송 함수(차원 없음)입니다.

루프 특성은 다른 유형의 루프 필터를 삽입하여 제어할 수 있습니다.가장 간단한 필터는 단극 RC 회로입니다.이 경우 루프 전송 함수는 다음과 같습니다.

${\displaystyle F(s)=param frac {1}{1+sRC}}}$

루프 응답은 다음과 같습니다.

${\displaystyle {\frac {theta _{o}}={frac {K_{p}K_{v}}}{RC}}{s^{2}+{\frac {c}}+{\frac {K_{p}K_{v}}}}}}}$

이것은 전형적인 고조파 발진기의 형태입니다.분모는 2차 시스템의 분모와 관련될 수 있습니다.

${\displaystyle s^{2}+2s\zeta_mega_{n}+{n}^2}$

여기서$(\displaystyle$ \$zeta)$는 댐핑 계수이고 $(\$ _${n})$은 루프의 고유 주파수입니다.

단극 RC 필터의 경우,

$({displaystyle\mega_{n}={frac {K_{p}K_{v}}}{RC}}})$

${\displaystyle \zeta = scfrac {1}{2 scfrt {K_{p}K_{v}RC}}}$

루프 고유 주파수는 루프의 응답 시간 측정값이며, 댐핑 계수는 오버슈트 및 링의 측정값입니다.이상적으로는 고유 주파수는 높고 댐핑 계수는 0.707(임계 댐핑)에 가까워야 합니다.단일 극 필터에서는 루프 주파수와 댐핑 계수를 독립적으로 제어할 수 없습니다.임계 감쇠의 경우,

${\displaystyle RC=syslogfrac {1}{2K_{p}K_{v}}}}$

${\displaystyle \mega _{c}=K_{p}K_{v}{\sqrt {2}}$

약간 더 효과적인 필터인 시차 리드 필터는 1개의 극과 1개의 0을 포함합니다.이것은 2개의 저항기와 1개의 콘덴서로 실현할 수 있습니다.이 필터의 전송 함수는 다음과 같습니다.

${\displaystyle F(s)=scrac {1+sCR_{2}}{1+sC(R_{1}+R_{2}}}}$

이 필터에는 두 개의 시간 상수가 있습니다.

$\displaystyle _{1}=C(R_{1}+R_{2})}$

${\displaystyle_{2}=CR_{2}}$

위의 값을 대입하면 다음과 같은 고유 주파수와 댐핑 계수가 생성됩니다.

${\displaystyle \mega _{n}={frac {K_{p}K_{v}}{\tau _{1}}}$

${\displaystyle \zeta = frac {1} {2\obmega _{n}\frac _{1}+{\frac {{n}\frac _{2}}$

루프 필터 구성 요소는 주어진 고유 주파수 및 댐핑 계수에 대해 독립적으로 계산할 수 있습니다.

${\displaystyle_{1}=black{K_{p}K_{v}}{\obega_{n}^2}}}$

${\displaystyle _{2}=snfrac {2\zeta}{\ofega _{n}}-{\frac {1}{K_{p}K_{v}}}$

실제 루프 필터 설계는 훨씬 더 복잡할 수 있습니다. 예를 들어 고차 필터를 사용하여 다양한 유형 또는 위상 노이즈 소스를 줄일 수 있습니다.(아래 D Banerjee 참조)

소프트웨어에 디지털 위상 잠금 루프 구현

디지털 위상 잠금 루프는 CMOS 4046 등의 집적회로를 사용하여 하드웨어에 실장할 수 있습니다.그러나 마이크로 컨트롤러의 속도가 빨라짐에 따라 모터 속도를 정밀하게 제어하는 등 MHz 범위 이상의 신호에 대한 잠금이 필요하지 않은 애플리케이션에서는 위상 잠금 루프를 소프트웨어에 구현하는 것이 타당할 수 있습니다.소프트웨어 구현에는 추적 대상 신호와 출력 발진기 간의 곱셈 또는 나눗셈 비율을 변경하는 것을 포함한 피드백 루프의 손쉬운 커스터마이즈 등 몇 가지 이점이 있다.게다가 소프트웨어의 실장은, 이해하고 시험해 보면 편리합니다.MATLAB에는 위상 주파수 검출기를 사용하여 구현된 위상 잠금 루프의 예가 제시되어 있는데, 이러한 유형의 위상 검출기는 견고하고 구현이 용이하기 때문이다.

이 예는 MATLAB % Initialize variables vcofreq = 0(1, 숫자), ervec = 0(1, 숫자), % 참조, 신호 및 오류 신호의 마지막 상태 추적 qsig = 0, lref = 0, lsig = 0, lers = 0, phs = 0, ph로 작성됩니다.그것을 1게 국가 주의적 관점에서 서술:numiterations%을 시뮬레이트 한 국부 발진기 16비트 카운터 phs을 사용하여)mod(+(freq/2^ 16층 phs), 2^ 16);심판)phs<>32768.%tracksig(그것)= sig을 추적하기 위해;%가 phase-frequency 검출기 rst를 구현합니다 신호의 다음 디지털 값(0또는 1)다)~(qsi 이동시켜Cilitate 곱셈, deriv=64;=1/128프롭.g&Qref.%복원은 phase-frequency%검출기의"플립 플롭"둘 다 신호와 기준이 높qsig)(qsig(sig&~ lsig))&rst.%트리거 신호 flip-flop, 신호 qref)(qref(심판&~ lref))및의 첨단, rst.%동 기준 lref=심판의 첨단에는 참고 flip-flop, lsig)sig.%상가.ne에 땅 값xt 반복(에지 감지용) ersig = qref - qsig; % 오류 신호 계산(주파수가 증가 또는 감소해야 하는지 여부) % 오류 신호가 하나 또는 다른 플립 플랍 신호 % filtered_ersig = ersig + (ig - lersig) * 도함수에 비례 및 파생 입력으로 극 제로 필터 구현, 오류 신호 유지r 비례 출력 lersig = ersig; % 오류 신호 freq = freq - 2 ^ 16 * filtered_ersig * prop을 사용하여 VCO 주파수 통합; % 주파수는 고정 소수점 이진수로 추적됩니다. 현재 VCO 주파수 vcofreq(1, it) = freq / 2 ^; % 에러 신호가 높은지 여부를 표시하기 위해 오류 신호를 저장합니다.1, it) = ersig; end

이 예에서는 어레이가tracksig추적 대상 기준 신호가 포함되어 있다고 가정합니다.오실레이터는 카운터에 의해 구현되며, 카운터의 최상위 비트는 오실레이터의 ON/OFF 상태를 나타냅니다.이 코드는 위상 주파수 비교기를 구성하는 2개의 D형 플립 플랍을 시뮬레이트합니다.기준 또는 신호 중 하나에 양의 에지가 있으면 해당 플립 플랍이 하이로 전환됩니다.기준과 신호가 모두 높으면 두 플립 플랍이 모두 재설정됩니다.어느 플립 플랍이 높은지에 따라 기준 또는 신호가 다른 쪽으로 유도되는지 결정됩니다.오류 신호는 이 두 플립 플랍 값 사이의 차이입니다.극 제로 필터는 필터링된 오류 신호에 오류 신호와 그 파생 요소를 추가하여 구현됩니다.다음으로, 이는 발진기 주파수를 찾기 위해 통합됩니다.

실제로는 이 단계 잠금 루프의 피드백에 다른 작업을 삽입할 수 있습니다.예를 들어 위상잠금 루프가 주파수 승수를 구현하는 경우 발진기 신호를 기준 신호와 비교하기 전에 주파수로 분할할 수 있습니다.

실제적인 유사점

자동차 경주 유추

PLL의 비유로 두 차 사이의 경주를 생각해 보십시오.하나는 입력 주파수를 나타내고 다른 하나는 PLL의 출력 전압 제어 오실레이터(VCO) 주파수를 나타냅니다.각 랩은 완전한 사이클에 해당합니다.시간당 랩 수(속도)는 주파수에 대응합니다.차량의 분리(거리)는 두 진동 신호 간의 위상차에 해당합니다.

대부분의 경주 동안, 각각의 차는 혼자 있고 자유롭게 다른 차를 추월하고 다른 차를 랩할 수 있다.이는 잠금 해제 상태의 PLL과 유사합니다.

그러나 사고가 나면 노란색 주의 플래그가 켜집니다.이것은 어느 경주용 차도 다른 차를 추월하거나 추월할 수 없다는 것을 의미한다.두 경주용 자동차는 잠긴 상태에서 PLL의 입력 및 출력 주파수를 나타냅니다.각 운전자는 자신과 다른 경주용 자동차 사이의 위상차(랩 주변 거리의 일부)를 측정합니다.만약 뒷자리가 너무 멀면, 그들은 속도를 높여 간격을 좁힐 것입니다.만약 그들이 다른 차와 너무 가까이 있으면, 운전자는 속도를 늦출 것이다.그 결과, 두 경주용 자동차는 고정 위상차(또는 일정한 거리)를 두고 트랙을 록스텝으로 돌게 된다.어느 차도 다른 차와 겹치는 것이 허용되지 않기 때문에, 그 차들은 주어진 시간 동안 같은 수의 바퀴를 돌게 된다.따라서 두 신호의 주파수는 동일합니다.

클럭 유추

위상은 시간에 ^[b]비례할 수 있으므로 위상차는 시간차가 될 수 있습니다.클럭은 정확도가 다르며 리더 클럭에 대해 위상 잠금(타임 잠금)됩니다.

그대로 두면, 각 클럭은 약간 다른 속도로 시간을 표시합니다.예를 들어 벽시계는 NIST의 기준시계에 비해 시간당 몇 초씩 빠를 수 있습니다.시간이 지남에 따라, 그 시차는 상당해질 것이다.

벽 클럭을 기준 클럭과 동기화하기 위해 소유자는 매주 벽 클럭의 시각을 보다 정확한 클럭(위상 비교)과 비교하여 클럭을 리셋합니다.그대로 두면 벽시계는 같은 시간당 몇 초의 속도로 기준 클럭에서 계속 멀어집니다.

일부 클럭에는 타이밍 조정(고속/저속 제어)이 있습니다.주인이 벽시계의 시간을 기준 시간과 비교했을 때, 그들은 시계가 너무 빠르다는 것을 알아챘다.이것에 의해, 소유자는 타이밍 조정을 소량 회전시켜, 클럭을 조금 느리게(주파수) 할 수 있다.만약 일이 잘 풀린다면, 그들의 시계는 이전보다 더 정확해질 것이다.매주 일련의 조정을 통해 벽시계의 1초 개념은 기준 시간과 일치합니다(벽시계의 안정성 내에서 주파수와 위상이 모두 고정됨).

위상 잠금 루프의 초기 전기 기계 버전은 1921년 Shortt-Synchronome 시계에서 사용되었습니다.

「 」를 참조해 주세요.

• 주파수 잠금 루프
• 충전 펌프 위상 잠금 루프
• 캐리어 리커버리
• 서클 맵 – 모드 잠금과 카오스 동작을 모두 보여주는 위상 잠금 루프의 간단한 수학적 모델입니다.
• 코스타스 루프
• Delay-Locked Loop(DLL; 지연 잠금 루프)
• 직접 변환 수신기
• 다이렉트 디지털 신시사이저
• 칼만 필터
• PLL 멀티비트
• Shortt-Synchronome 클럭 – 마스터에 위상 잠금된 슬레이브 진자(1921년 경)

메모들

레퍼런스

추가 정보

Wikimedia Commons에는 위상 잠금 루프와 관련된 미디어가 있습니다.

• 를 클릭합니다Banerjee, Dean (2006), PLL Performance, Simulation and Design Handbook (4th ed.), National Semiconductor, archived from the original on 2012-09-02, retrieved 2012-12-04.
• Best, R. E. (2003), Phase-locked Loops: Design, Simulation and Applications, McGraw-Hill, ISBN 0-07-141201-8
• de Bellescize, Henri (June 1932), "La réception Synchrone", L'Onde Electrique, 11: 230–240
• Dorf, Richard C. (1993), The Electrical Engineering Handbook, Boca Raton: CRC Press, Bibcode:1993eeh..book.....D, ISBN 0-8493-0185-8
• Egan, William F. (1998), Phase-Lock Basics, John Wiley & Sons(시뮬레이션에 유용한 Matlab 스크립트를 제공합니다)
• Egan, William F. (2000), Frequency Synthesis by Phase Lock (2nd ed.), John Wiley and Sons(시뮬레이션에 유용한 Matlab 스크립트를 제공합니다)
• Gardner, Floyd M. (2005), Phaselock Techniques (3rd ed.), Wiley-Interscience, ISBN 978-0-471-43063-6
• Klapper, J.; Frankle, J. T. (1972), Phase-Locked and Frequency-Feedback Systems, Academic Press. (FM 복조)
• Kundert, Ken (August 2006), Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers (PDF) (4g ed.), Designer's Guide Consulting, Inc.
• 블루투스 애플리케이션용 표준 PLL IC 설계에 관한 기사Liu, Mingliang (February 21, 2006), Build a 1.5-V 2.4-GHz CMOS PLL, Wireless Net Design Line, archived from the original on July 1, 2010.
• Wolaver, Dan H. (1991), Phase-Locked Loop Circuit Design, Prentice Hall, ISBN 0-13-662743-9

외부 링크

• 위상 잠금 루프 프라이머– 내장 비디오 포함
• Excel Normal은 애니메이션 PLL 모델과 이러한 모델을 코드화하는 튜토리얼을 제공합니다.