PMOS 논리

PMOS logic
PMOS 클럭 IC, 1974년

PMOS 또는 pMOS 로직(P 채널 금속 산화물 반도체로부터)은 P 채널, 확장 모드 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)에 기반한 디지털 회로 패밀리입니다.1960년대 후반과 1970년대 초반, PMOS 로직은 NMOS 및 CMOS 소자로 대체되기 전까지 대규모 집적회로의 지배적인 반도체 기술이었다.

이력 및 응용 프로그램

주요 기사 : MOSFET © 초기 역사
다음 항목도 참조하십시오.고갈 부하 NMOS 로직의 이력 및 배경

Mohamed Atalla와 Dawon Kahng은 1959년 [1]Bell Labs에서 처음으로 작동하는 MOSFET를 제조했습니다.그들은 PMOS와 NMOS 장치를 모두 조작했지만,[2] PMOS 장치만 작동하고 있었다.제조 공정의 오염 물질(특히 나트륨)이 실용적인 NMOS 장치를 제조하기에 충분히 잘 관리되기까지는 10년 이상이 걸릴 것입니다.

집적회로에서 사용할 수 있는 유일한 다른 장치인 바이폴라 정션 트랜지스터와 비교하여 MOSFET는 다음과 같은 여러 가지 이점을 제공합니다.

  • 비슷한 정밀도의 반도체 소자 제작 공정을 고려할 때, MOSFET는 양극 접합 [3]: 87 트랜지스터 면적의 10%만 필요로 합니다.주된 이유는 MOSFET가 자기절연성이기 때문에 칩상의 인접 컴포넌트로부터 p-n 접합을 분리할 필요가 없기 때문입니다.
  • MOSFET는 더 적은 공정 단계를 필요로 하므로 제조가 더 간단하고 저렴합니다(양극[3]: 50 공정의 경우 4단계에 비해 1단계 확산 도핑[3]: 87 공정).
  • MOSFET에는 정적인 게이트 전류가 없기 때문에 MOSFET에 기초한 집적회로의 소비전력을 낮출 수 있다.

바이폴라 집적회로와 관련된 단점은 다음과 같습니다.

  • 게이트 캐패시턴스가 크기 때문에 스위칭 속도는 상당히 낮았습니다.
  • 초기 MOSFET의 높은 임계값 전압으로 인해 최소 전원 전압(-24~-28V[4])이 높아졌습니다.

General Microelectronics는 1964년에 120개의 MOSFET를 갖춘 20비트 시프트 레지스터인 최초의 상용 PMOS 회로를 출시했습니다. 당시 엄청난 수준의 [5]집적성이었습니다.1965년 General Microelectronics가 Victor Comptometer용[5] 전자 계산기용 23개의 맞춤 집적회로 세트를 개발하려는 시도는 당시 PMOS 회로의 신뢰성을 고려할 때 너무 야심찬 것으로 판명되었고 결국 General Microelectronics의 [6]종말을 가져왔다.다른 업체들은 대형 시프트 레지스터([7]General Instrument)나 아날로그 멀티플렉서 3705(Fairchild Semiconductor)[8]와 같은 PMOS 회로를 계속 생산했는데, 이는 당시의 양극 기술로는 가능하지 않았다.

1968년 [9]폴리실리콘 자기 정렬 게이트 기술이 도입되면서 큰 개선이 이루어졌습니다.Fairchild Semiconductor의 Tom Klein과 Federico Faggin은 자체 정렬 게이트 프로세스를 개선하여 상업적으로 실현되도록 했으며, 그 결과 아날로그 멀티플렉서 3708이 최초의 실리콘 게이트 [9]집적회로로서 출시되었습니다.자체 정렬 게이트 프로세스를 통해 제조 공차가 더 좁혀졌고, 따라서 MOSFET가 더 작아졌고 게이트 캐패시턴스가 감소하여 일관된 게이트 캐패시턴스가 가능했습니다.예를 들어 PMOS 메모리의 경우 이 기술은 칩 [9]면적의 절반에서 3~5배의 속도를 제공했습니다.폴리실리콘 게이트 재료는 자체 정렬 게이트를 가능하게 했을 뿐만 아니라, 역치 전압을 낮추고 결과적으로 최소 전원 공급 전압(예: -16V[10]: 1-13 )을 낮추어 전력 소비를 줄였습니다.낮은 전원 전압으로 인해 실리콘 게이트 PMOS 로직은 고전압 [3]: 89 PMOS로 오래된 메탈게이트 PMOS와 대조적으로 저전압 PMOS 로 불리기도 합니다.

Fairchild Semiconductor는 여러 가지 이유로 PMOS 집적회로의 개발을 관련 경영진이 [11]: 1302 원하는 만큼 집중적으로 진행하지 않았습니다.그들 중 두 명인 Gordon Moore와 Robert Noyce는 1968년에 대신 인텔을 설립하기로 결정했다.그들은 곧 페데리코 파긴과 레스바다즈를 포함한 다른 페어차일드 엔지니어들과 합류했다.인텔은 1969년에 [11]: 1303 256비트 용량의 최초의 PMOS 스태틱 랜덤 액세스 메모리인 인텔 1101을 발표했습니다.1024 비트의 다이내믹 랜덤 액세스 메모리 Intel 1103은 1970년에 [12]도입되었습니다.1103은 [12]컴퓨터의 자기 코어 메모리를 빠르게 대체하기 시작한 상업적인 성공이었다.인텔은 1971년에 최초의 PMOS 마이크로프로세서 인텔 4004를 발표했습니다.많은 기업이 인텔의 선례를 따랐다.대부분의 초기 마이크로프로세서는 PMOS 테크놀로지로 제조되었습니다.인텔의 4040 및 8008, National Semiconductor의 IMP-16, PACE 및 SC/MP, 텍사스 인스트루먼트의 TMS1000, Rockwell International의 PPS-4[13] 및 PPS-8[14].이 마이크로프로세서 목록에는 첫 번째 4비트 마이크로프로세서(4004), 첫 번째 8비트 마이크로프로세서(8008), 첫 번째 싱글칩 16비트 마이크로프로세서(PACE), 첫 번째 싱글칩 4비트 마이크로컨트롤러(TMS1000, RAM 및 ROM)가 있습니다.

1972년까지, NMOS 기술은 마침내 상업용 제품에 사용될 수 있을 정도로 발전했다.인텔 (2102)[15]과[12] IBM은 모두 1kbit 메모리 칩을 도입했습니다.NMOS MOSFET의 n형 채널의 전자 이동도는 PMOS MOSFET의 p형 채널의 홀 이동도의 약 3배이므로 NMOS 로직은 스위칭 속도를 높일 수 있다.이러한 이유로 NMOS 로직은 PMOS 로직을 빠르게 대체하기 시작했습니다.1970년대 후반에는 NMOS 마이크로프로세서가 PMOS 프로세서를 [16]추월했습니다.PMOS 로직은 저렴한 비용과 간단한 계산기, 클럭 등 애플리케이션 통합 수준이 상대적으로 높아 한동안 사용되었습니다.비록 일 CMOS회로 이미 1963년에 프랭크 Wanlass[17]와 CMOS통합 회로 1968년에, CMOS를 제조하기 위한 복잡한 살이 찌지 않았고, 허락했다 생산에 들어갔다 상업 4000시리즈가 발의했다 CMOS기술 한 주요 군사 주특기 또는 NMOS보다 크게 낮춰 전력 소비로 약속했다도 주요 군사 주특기 또는 NMOS의 통합 수준. 도 아니다NMOS의 속도CMOS가 마이크로프로세서의 주요 기술인 NMOS를 대체하는 데는 1980년대까지 걸릴 것이다.

묘사

PMOS 회로에는 NMOS 및 CMOS의 대체 회로에 비해 여러 가지 단점이 있습니다.예를 들어, 복수의 다른 전원 전압(양전압과 음전압 모두), 전도 상태에서의 고전력 소산, 비교적 큰 기능 등이 있습니다.또, 전체적인 스위칭 속도도 낮다.

PMOS는 논리 게이트 및 기타 디지털 회로를 구현하기 위해 P 채널(+)의 산화금속 반도체 전계효과 트랜지스터(MOSFET)를 사용합니다.PMOS 트랜지스터는 n형 트랜지스터 본체에 반전층을 형성하여 동작한다.p 채널이라고 불리는 이 반전 레이어는 p 타입의 "소스" 단자와 "드레인" 단자 사이에 구멍을 낼 수 있습니다.

p채널은 게이트라고 불리는 세 번째 단자에 음전압(-25V 공통[18])을 인가하여 생성됩니다.다른 MOSFET와 마찬가지로 PMOS 트랜지스터에는 컷오프(또는 서브임계값), 3극, 포화(액티브라고도 함) 및 속도 포화의 4가지 작동 모드가 있습니다.

PMOS 로직은 설계 및 제조가 용이하지만(MOSFET는 저항으로 동작할 수 있으므로 회로 전체를 PMOS FET로 만들 수 있음), 몇 가지 단점도 있습니다.최악의 문제는 이른바 '풀업 네트워크'(PUN)가 활성화되어 있을 때, 즉 출력이 높을 때마다 PMOS 로직 게이트를 통해 직류(DC)가 발생하며, 회로가 아이돌 상태에 있는 경우에도 정적인 전력 소실이 발생합니다.

또한 PMOS 회로는 하이에서 로우로의 이행이 느립니다.로우에서 하이로 전환할 때 트랜지스터는 저저항을 제공하며 출력 시 용량성 전하가 매우 빠르게 축적됩니다(매우 낮은 저항을 통해 캐패시터를 충전하는 것과 유사).그러나 출력과 음극 공급 레일 사이의 저항이 훨씬 크기 때문에 하이에서 로우로 전환하는 데 시간이 더 오래 걸립니다(고저항을 통한 콘덴서의 방전과 유사).값이 낮은 저항을 사용하면 처리 속도가 빨라지지만 정적 전력 손실도 증가합니다.

또, 비대칭 입력 로직 레벨에 의해,[19] PMOS 회로가 노이즈의 영향을 받기 쉬워집니다.

대부분의 PMOS 집적회로에는 17~24V [20]DC의 전원이 필요합니다.그러나 인텔 4004 PMOS 마이크로프로세서는 메탈 게이트가 아닌 폴리실리콘으로 PMOS 로직을 사용하여 전압 차이를 줄입니다.TTL 신호와의 호환성을 위해 4004는 양의 공급 전압SS V=+5V 및 음의 공급 전압DD V = -10V를 [21]사용합니다.

게이츠

P형 MOSFET는 로직 게이트 출력과 양의 공급 전압 사이의 이른바 "풀업 네트워크"(PUN)에 배치되며, 저항은 로직 게이트 출력과 음의 공급 전압 사이에 배치됩니다.이 회로는 원하는 출력이 높으면 PUN이 활성화되어 양의 전원과 출력 사이에 전류 경로가 생성되도록 설계되었습니다.

PMOS 게이트는 모든 전압이 [22]반전된 경우 NMOS 게이트와 동일한 배열입니다.따라서 액티브-하이 로직의 경우, De Morgan의 법칙에 따르면 PMOS NOR 게이트는 NMOS NAND 게이트와 동일한 구조를 가지며, 그 반대도 마찬가지입니다.

부하 저항기가 있는 PMOS 인버터.
부하 저항기가 있는 PMOS NAND 게이트.
부하 저항기가 있는 PMOS NOR 게이트.

레퍼런스

  1. ^ "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". Computer History Museum.
  2. ^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 321–323. ISBN 9783540342588.
  3. ^ a b c d Manfred Seifart (1982). Digitale Schaltungen und Schaltkreise [Digital Circuits and Integrated Circuits] (in German). Berlin: VEB Verlag Technik. OCLC 923116729.
  4. ^ Mogisters: The New Generation of MOS Monolithic Shift Registers. General Instrument Corp. 1965.
  5. ^ a b "1964: First Commercial MOS IC Introduced". Computer History Museum. Retrieved 2020-12-07.
  6. ^ "13 Sextillion & Counting: The Long and Winding Road to the Most Frequently Manufactured Human Artifact in History". Computer History Museum. 2018-04-02. Retrieved 2020-12-08.
  7. ^ General Instrument MOS Integrated Circuit. General Instrument Microelectronics Division. September 1966.
  8. ^ M. J. Robles (1968-04-09). New MOS Multiplex Switch is Bipolar Compatible. Fairchild Semiconductor.
  9. ^ a b c "1968: Silicon Gate Technology Developed for ICs". Computer History Museum. Retrieved 2020-12-11.
  10. ^ The Intel Memory Design Handbook (PDF). Intel. Aug 1973. Retrieved 2020-12-18.
  11. ^ a b Sah, Chih-Tang (October 1988). "Evolution of the MOS transistor-from conception to VLSI" (PDF). Proceedings of the IEEE. 76 (10): 1280–1326. doi:10.1109/5.16328. ISSN 0018-9219.
  12. ^ a b c "1970: MOS dynamic RAM Competes with Magnetic Core Memory on Price". Computer History Museum. Retrieved 2020-12-17.
  13. ^ "Rockwell PPS-4". The Antique Chip Collector's Page. Retrieved 2020-12-21.
  14. ^ Parallel Processing System (PPS) Microcomputer. Rockwell International. Oct 1974. Retrieved 2020-12-21.
  15. ^ "A chronological list of Intel products. The products are sorted by date" (PDF). Intel museum. Intel Corporation. July 2005. Archived from the original (PDF) on August 9, 2007. Retrieved July 31, 2007.
  16. ^ Kuhn, Kelin (2018). "CMOS and Beyond CMOS: Scaling Challenges". High Mobility Materials for CMOS Applications. Woodhead Publishing. p. 1. ISBN 9780081020623.
  17. ^ "1963: Complementary MOS Circuit Configuration is invented". Computer History Museum. Retrieved 2021-01-02.
  18. ^ Ken Shirriff (December 2020). "Reverse-engineering an early calculator chip with four-phase logic". Retrieved 2020-12-31.
  19. ^ Khan, Ahmad Shahid (2014). Microwave Engineering: Concepts and Fundamentals. p. 629. ISBN 9781466591424. Retrieved 2016-04-10. Also, the asymmetric input logic levels make PMOS circuits susceptible to noise.
  20. ^ Fairchild (January 1983). "CMOS, the Ideal Logic Family" (PDF). p. 6. Archived from the original (PDF) on 2015-01-09. Retrieved 2015-07-03. Most of the more popular P-MOS parts are specified with 17V to 24V power supplies while the maximum power supply voltage for CMOS is 15V.
  21. ^ "Intel 4004 datasheet" (PDF) (published 2010-07-06). 1987. p. 7. Archived from the original (PDF) on 16 October 2016. Retrieved 2011-07-06.
  22. ^ Microelectronic Device Data Handbook (PDF) (NPC 275-1 ed.). NASA / ARINC Research Corporation. August 1966. p. 2-51.

추가 정보