Informe Sumador - Restador
Informe Sumador - Restador
Informe Sumador - Restador
I. INTRODUCCIÓN
3. 2 Decodificador 74LS47
III. MARCO TEÓRICO. El decodificador tiene como objetivo recibir en su entrada el
3.1 74LS283 número que será visualizado en el mediante un display. Este
posee 7 salidas, una para cada segmento. Para un valor de
entrada, cada salida tomara un estado determinado (activada
o desactivada).
La entrada consiste en 4 pines donde el decodificador recibe
los números binarios. Podemos ingresar valores de 0 a 9 en
formato binario.
Entre sus principales características podemos mencionar los
siguientes:
- Producto: Decodificador / demultiplexor.
- Familia lógica 74LS.
- Número de líneas (entrada / salida): 04.07
- Tensión de alimentación - Max: 5,25 V
- Tensión de alimentación - Min: 4,75 V
- Temperatura de trabajo máxima: + 70 C
- Temperatura de trabajo mínima: 0 C
- Número de líneas de entrada: 4 Fig. 4 Conexión de un decodificador tipo 74LS47 con un display
- Número de líneas de salida: 7 ánodo común
A B Cin S Co
(acarreo (sumador) (acarreo
Fig. 7Implementación de la suma inicial) salida)
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Carrie de salida:
Co=a’bc+abc’+abc’+abc
Co=ab+c(a⊗ 𝑏)
Fig. 8 Implementacion de la resta con visualización del signo
Sumador:
Cabe mencionar que en la implementación de nuestro
circuito se controla mediante un dip switch la operación S=a’b’c+a’bc’+ab’c’+abc
con la cual se operara (suma o resta) S=c(a’b’+ab)+c’(a’b+ab’)
S=c(a⊗b)’+c’(a⊗b)
Podemos mencionar que en nuestro circuito implementado S= c⊗(a⊗b)
se utilizan 4 decoficicadores para visualizar los dígitos
ingresados como el resultado de la operación reliazada,
además de esto utilizaremos las compuertas lógicas x-or La tabla de verdad del restador está estructurada de la
para negar la suma de las entrada entre las valores de B y siguiente manera:
la línea que sale de la operación elegida en el dip switch
correspondiente a la operación algebraica elegida. De la
salida de esta operación se procede a ingresar al sumador
74LS283 con los ingresos de el valor de A y a su vez de la
salida de este se ingresara a una compuerta x-or
VIII. REFERENCIAS
[1] P. Not, P. Nand, and P. Nor, “Puertas Lógicas
A B Cin D Ci+1 Contenidos.”
(acarreo (restador) (acarreo [2] U. de Santander, “COMPUERTAS logicas,” Sist.
inicial) ingreso Gest. Estud., p. 1, 2012.
compl. a2)
0 [3] C. Integrados et al., “Electronica Digital 3
0 0 0 0
1 Electronica Digital 3,” pp. 1–8.
0 0 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0 IX. ANEXOS.
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
D= a’b’c+a’bc’+ab’c’+abc
D=c(a’b’+ab)+c’(a’b+ab’)
D=c(a⊗b)’+c’(a⊗b)
D= c⊗(a⊗b)
V. ANÁLISIS Y RESULTADOS.
ANEXOS DEL INFORME.
VI. CONCLUSIONES.
- La implementación del circuito fue una tarea
compleja por lo cual fue necesario rediseñar al
menos tres veces la etapa de resta con resultados
negativos.
- El circuito que se utilizó como base presentaba una
falla de lógica poco perceptible y averiguarla tomó
un tiempo considerado.
- Debido a la limitación de diseño, hay que recalcar
que en la realidad se vale de microprocesadores y
compuertas más sofisticadas que ayudan a diseñar
el circuito con los mismos fines de manera más
simplificada y práctica.
- Para armar el circuito sumador restador utilizamos
la compuerta 74LS283 el cual nos permite obtener
las sumas algebraicas de los números ingresados.
- Los circuitos sumadores a pesar de resolver un
problema simple de aritmética, son un elemento
muy útil y base para programar subsiguientes
circuitos de memorias y procesadores numéricos de
datos.
VII. RECOMENDACIONES
- Debemos revisar que los diferentes
elementos a utilizarse en nuestro circuito
que estén en perfectas condiciones debido
a que si un pin de los mismos esta en malas
condiciones esto afectara en la salida
esperada.
- Debemos realizar las conexiones de
manera correcta para que el circuito
implementado funcione en perfectas
condiciones.