LABORATORIO DE

SISTEMAS DIGITALES BÁSICO

PRÁCTICA # 5
CAPÍTULO DEL CURSO: IMPLEMENTACIÓN DE UN CIRCUITO
COMBINATORIAL UTILIZANDO INTEGRADOS DE MSI.

OBJETIVOS DE APRENDIZAJE:
 Implementar un circuito combinatorial básico siguiendo el procedimiento
de diseño modular clásico.
 Conocer las funciones de los distintos circuitos integrados (CI) MSI
 Utilizar C.I. MSI en la implementación de circuitos digitales
combinatoriales.

DURACIÓN: 120 minutos

MATERIALES Y HERRAMIENTAS:
- Circuitos integrados 74LS283, 74LS04, 74LS157, 74LS85, 74LS47.
- 1 Protoboard, 1 Multímetro
- 1 Punta Lógica de Prueba
- Resistencias, Display de 7 segmentos, Switch.

MARCO TEÓRICO:

En la Práctica 4, se revisó cómo hacer diseño modular de circuitos digitales

combinatoriales. La presente actividad se enfoca en la implementación de un
circuito digital, cuyo diseño se realiza en forma modular.

SUMADOR

En electrónica un sumador es un circuito lógico que calcula la operación suma.

En los computadores modernos se encuentra en lo que se denomina Unidad
aritmética lógica (ALU). Generalmente realizan las operaciones aritméticas en
código binario decimal o BCD exceso 3, por regla general los sumadores
emplean el sistema binario. En los casos en los que se esté empleando un
complemento a dos para representar números negativos el sumador se
convertirá en un sumador- sustractor.

El circuito sumador total típico lo encontramos en forma de 4 sumadores

completos independientes o como un sumador de 4 bits capaz de sumar dos
palabras binarias de 4 bits.
Si combinamos los circuitos sumadores totales con otros circuitos lógicos,
obtendremos:

*Sumadores-restadores
*Multiplicadores
*ALU (unidades lógicas-aritméticas de múltiples utilidades

SUMADOR 74283: Características.

Es un circuito integrado que realiza la función de sumador total, efectúa la suma

de dos números binarios de 4 bits.

Hay salida de suma por cada bit y el acarreo resultante (C4), se obtiene del
cuarto bit.

Está diseñado para velocidades medias-altas de funcionamiento, con bits

múltiples de suma en paralelo y acarreo en serie.

Los 4 bits de la palabra A se introducen por sus correspondientes entradas;

análogamente, se introduce la palabra B por sus correspondientes entradas.

Por las salidas se obtiene el resultado de la suma en binario. Si el resultado

llevase acarreo en el último miembro, en el acareo de salida saldría un 1 lógico.

Este es el uso más corriente que tiene este circuito integrado.

A3-A0 y B3-B0 son los dos números que sumar. Siendo A3 y B3 los bits
más significativos, mientras que A0 y B0 son los menos significativos.

C0 es el acarreo de entrada.

S3-S0 son las salidas del circuito.

C4 es el acarreo de salida.

MULTIPLEXOR
Los MULTIPLEXORES son circuitos combinacionales que tienen varias
entradas, una sola salida y varias líneas de selección.

Su funcionamiento podría semejarse a un

conmutador de varias posiciones que simularían
las entradas y el terminal común, la salida; la
conmutación se realizaría por medio de la línea de
selección, de tal modo que las señales presentes
en las entradas aparecerán en la salida en el
orden indicado por la línea de selección; es decir,
un multiplexor permite el envío por una sola línea
de los datos presentes en varias líneas.

MULTIPLEXOR 74157: Características.

MULTIPLEXOR de 2 a 1 líneas: contiene cuatro multiplexores con sus dos

entradas de datos y su salida cada uno. Tiene una entrada de inhibición
(STROBE G) activa a nivel bajo (0V) y una entrada de selección (SELECT),
comunes a los cuatro multiplexores.

Cuando STROBE está a nivel bajo, y la entrada SELECT está a nivel bajo, en la
salida aparece el valor del dato A; y si la SELECT está a nivel alto aparece el
dato B.

COMPARADOR

Los comparadores son circuitos combinacionales capaces de comparar dos

combinaciones presentes en sus entradas indicando si son iguales o diferentes;
en caso de ser diferentes, indican cuál de las dos es mayor. Tienen tres salidas
que indican el resultado de la comparación: A=B, A<B y A>B.
El procedimiento para comparar dos datos binarios consiste primero en
comparar el bit más significativo de cada uno de ellos, si éstos son iguales, se
compara el siguiente bit más significativo y así sucesivamente hasta encontrar
una desigualdad que indica cuál de los datos es mayor o menor. Si se comparan
todos los bits de ambos datos y no hay desigualdad entre ellos, entonces
evidentemente son iguales.

COMPARADOR DE 4 BITS 7485: Características.

Este circuito integrado contiene un comparador de dos datos de 4 bits cada uno.
La relación de pines de este integrado es la siguiente:
A>B, A<B, y A=B: entradas de comparación en cascada activas a nivel alto (1)
A>B, A<B, y A=B: salidas de comparación activas a nivel alto (1).
A0, A1, A2, A3: entradas del dato A.
B0, B1, B2, B3: entradas del dato B.

Con el integrado 7485 existen unas entradas en cascada (A>B, A<B y A=B) que
sirven para aumentar la capacidad del comparador, es decir para conectar otro
comparador en cascada y comparar datos de 8 bits. El primer comparador
compara los 4 bits menos significativos (parte baja del dato) y sus salidas se
conectan a las entradas en cascada del comparador superior, que compara los
4 bits más significativos (parte alta del dato). Así, si los datos de la parte alta son
iguales, el comparador de la parte baja informa si ésta es inferior, superior o
igual.
DECODIFICADOR

Es un dispositivo que a través de procesos lógicos convierte una señal binaria

de entrada en una señal de salida que sea más familiar para el usuario que el
sistema binario.
Es un elemento digital que funciona a base de estados lógicos, con los cuales
indica una salida determinada basándose en un dato de entrada característico.
Su función operacional se basa en la introducción a sus entradas de un número
en código binario correspondiente a su equivalente en decimal para mostrar en
los siete pines de salida establecidos para el integrado, una serie de estados
lógicos que están diseñados para conectarse a un elemento alfanumérico en el
que se visualizará el número introducido en las entradas del decodificador.

DECODIFICADOR 7447: Características.

EL 7447 que con cuatro entradas (A, B, C y D) en código binario BCD produce
siete salidas (a, b, c, d, e, f y g) activas a nivel bajo (0V) capaces de suministrar
corriente a los leds de un display de 7 segmentos (para este caso ANODO
COMUN).
Tienen además las siguientes entradas de control:

RBI = entrada de propagación de borrado activa a nivel bajo (0V):

a nivel bajo (0V) apaga el display, siempre que LT esté a nivel alto (5V) y todas
las entradas A, B, C y D estén a nivel bajo (0V). Además, pone la salida RBO a
nivel bajo (0V) para que se pueda propagar el borrado.

LT = prueba de lámpara:
a nivel bajo (0V) todos los segmentos de salida se encienden (salidas a nivel
bajo 0V), siempre que BI esté a nivel alto (5V).

BI/RBO = borrado prioritario a nivel bajo (0V):

con BI a nivel bajo (0V) apaga el display, independientemente de las demás
entradas. Actúa también como salida indicadora de apagado del display RBO.

DISPLAY DE 7 SEGMENTOS

Es un dispositivo alfanumérico que se encuentra formado por diodos emisores

de luz (LED), posicionados de forma tal que forme un número ocho, a cada uno
de ellos se les denomina segmentos. Encendiendo algunos de ellos y apagando
otros se puede ir formando diferentes números por medio de las combinaciones
entre ellos.

Cada segmento esta designado con una letra. El punto decimal se denomina dp,
pt ó simplemente P. El display se encuentra en una representación de
encapsulado con los pines para conectarlo a un circuito. A cada pin o pata del
encapsulado se le asigna la letra correspondiente del segmento. Esto significa
que, por ejemplo, con el pin "a" podemos controlar el estado del segmento
"a"(encenderlo o apagarlo).
NOTA: para la práctica se usará el display ánodo común, debido al uso de
decodificador 7447.

Cuando el display es de cátodo común los segmentos se prenderán con señales

positivas y si es de ánodo común con señales negativas.

Para la conexión del decodificador con el display se necesitará de por medio una
resistencia limitadora de corriente.

DESCRIPCIÓN DE LA PRÁCTICA # 5:

La práctica consiste en implementar un sumador de 2 números BCD (X e Y) de

4 bits, ingresados mediante un conjunto de interruptores con las conexiones
especificadas en la figura 1. Primeramente, hay que considerar varios casos para
los posibles resultados, pues si la suma es menor a 9, no habría problema para
mostrar dicho resultado en un solo display. Pero, el problema se da cuando X+Y
es mayor a 9; para lo cual, se realizaría el circuito pertinente para mostrar en otro
display la parte de la decena del resultado. Entonces, hay que considerar 2 casos
a la salida del primer sumador 74283:

Primer caso: cuando la salida S (S3,S2,S1,S0) es mayor a 9,(números del 10 al

15). Para lo cual, se ha usado un comparador de 4 bits 7485 que compara
cuando la suma es >9.

Segundo caso: cuando se produce un 1 en el acarreo de salida (esto es,

resultados que van del 16 al 18).

Si el resultado del primer sumador es mayor a 9, se debe sumar 6 para corregir,

lo cual se da en el primer o segundo caso, arriba indicados. Para ello, se usa
otro sumador, seleccionando primero si se debe sumar 0 (esto es, cuando
X+Y<9) o 6 (esto es cuando X+Y>9), con la ayuda de un multiplexor 74157.

Entonces, a la salida del segundo sumador se obtiene el valor BCD

correspondiente al digito de la unidad de la operación de suma X+Y y que se
conectará directamente a la entrada del decodificador bcd-7 segmentos 7447
con el objetivo de visualizar dicho número en un display de 7 segmentos.

Finalmente, para la visualización del digito de las decenas de la operación X+Y,

es importante considerar que dicho digito solo puede ser ‘1’ o ‘0’; “1” si el valor
decimal es mayor que 9 y “0” si el valor decimal es menor que 9. Para ahorrar un
decodificador para display de 7 segmentos (C.I. 7447), se debe conectar la señal
que indicaba que X+Y>9 directamente a los segmentos del display que variará
entre 0 y 1.
Nota importante: Considerando que la ejecución de esta práctica puede ser un
tanto extensa y superar el tiempo asignado para ésta, todas las conexiones que
corresponden a los decodificadores 7447 y los displays, así como también de los
interruptores SW1 y SW2, estarán previamente realizadas por los ayudantes. De
esta manera, cada estudiante probará únicamente si su circuito, conformado por
los C.I. U1, U2, U3 y U4, funciona según las especificaciones. Entonces, la
prueba debe realizarse conectando (según el diagrama esquemático a
continuación) las señales provenientes de los interruptores SW1 y SW2 a las
entradas del primer sumador (C.I. U1); además, las salidas del segundo sumador
(C.I. U2) al decodificador para display de 7 segmentos (C.I U6, 7447, lo que
corresponde a la conexión del Display superior que es el de las unidades) y la
salida de la puerta OR (C.I. U5, 7432) al Display inferior que es el de las decenas.

Figura 1. Partición Funcional de la práctica.

Procedimiento:

2. Verificar que las regletas de polarización del protoboard estén correctamente

conectadas +VCC y GND, con los respectivos puentes, en caso de requerirse,
dependiendo del protoboard.
3. Realizar las conexiones mostradas para los interruptores SW1 y SW2, de los
cuales se obtendrá las señales correspondientes para la entrada de los valores
X (X3,X2,X1,X0) y Y (Y3,Y2,Y1,Y0). Como puede observarse, todas las señales
están en lógica positiva.
4. Colocar los integrados a utilizarse en la práctica de forma ordenada en el
protoboard, organizándolos de la mejor forma posible y tratando de identificarlos
claramente a cada uno, para evitar confusiones posteriores y, más aún, por el
hecho de que se están usando dos C.I. 74283.

5. Antes de comenzar a cablear las conexiones a los integrados, polarice todos

los integrados correctamente, observando sus pines de polarización
correspondiente de cada integrado.

6. Habiendo identificado dónde se encuentran las señales X e Y, haga las

conexiones de éstas a las entradas A y B, respectivamente, del primer sumador
(74283) del circuito mostrado en el diagrama anterior. Tenga en cuenta el orden
de cada bit para el más significativo y menos significativo (A3,B3: más
significativo; A0,B0: menos significativo), el acarreo de entrada del sumador 1,
conéctelo a GND.

7. Las salidas del sumador 1 conéctalas a la entrada A del comparador 7485

(siempre recordando los respectivos bits más y menos significativos). A la
entrada B del comparador, se ingresan los niveles lógicos respectivos (en este
caso es 9 decimal o 1001 en binario) para la comparación de la entrada A con B
(es decir 9). De esta manera, el comparador indicará si la suma es mayor que 9
o no. No olvidar las conexiones de los pines de entrada del 7485 a los valores {
‘0’ ‘1’ (esto es, A<B y A>B a ‘0’; A=B a ‘1’).

8. La salida del comparador, junto con el acarreo de salida del sumador 1, se

usarán como seleccionadores del multiplexor. A la entrada A del Mux 74157 se
conectará los respectivos niveles lógicos para colocar un 0 (0000) y a la entrada
B un 6 (0110). Estos valores servirán para sumar 0 o 6 al resultado de X + Y;
esto, cuando ese resultado es >9 (que se da, ya sea cuando la salida A>B es ‘1’
o cuando el acarreo de salida del sumador 1 es ‘1’. Entonces, el MUX
seleccionará la entrada con el valor 6 (que se usará para sumar al resultado de
X+Y), lo cual llevará el valor a su equivalente NBCD. No olvidar la conexión del
pin habilitador del multiplexor 74157.

9. En el sumador 2, a la entrada A se harán las conexiones de la salida del primer

sumador del resultado de X+Y, siempre con el mismo orden de los pines; y para
la entrada B, la salida del multiplexor (conexiones que se hicieron en el literal
anterior) lo cual sumará 0 o 6, para convertir el valor a BCD. El acarreo de
entrada conectarla a GND.

10. Como se puede observar en la figura del circuito anteriormente mostrado, la

salida del sumador 2 se conectará directamente a la entrada del decodificador
decimal a 7 segmentos 7447, para observar el resultado en un display. Se
conecta a la salida del decodificador mediante las resistencias respectivas (como
se muestra) para cada entrada del display (para conexiones de ánodo común se
usa el decodificador 7447).
11. Probar con las puntas lógicas las entradas X e Y y verificar la salida del
sumador 1 (C.I. 74283), junto con su pin de acarreo de salida. También, se debe
verificar en la salida del comparador (C.I. 7485) los niveles lógicos y confirmar
su funcionamiento.

Bibliografía:

[1]. Sistemas Digitales: Principios y Aplicaciones 10ma Edición, Ronald Tocci,

Neal Widmer y Gregory Moss. Capítulo 3: Descripción de los Circuitos Lógicos.

Elaborado por Ing. Lisbeth Mena

27/07/2017