Trabajo Académico de Diseo Lógico
Trabajo Académico de Diseo Lógico
Trabajo Académico de Diseo Lógico
TRABAJO ACADÉMICO
Diseño lógico
11 de julio de 2020
DISEÑO LÓGICO 1
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
INDICE
TRABAJO ACADEMICO..............................................................................................................4
1. Memoria RAM.............................................................................................................................4
a) Describir la arquitectura interna de una memoria RAM (flip flops).......................................4
b) Hacer diagrama de bloques.....................................................................................................7
c) Funcionamiento.......................................................................................................................7
2. Memoria ROM.............................................................................................................................8
a) Describir la arquitectura interna de una memoria ROM (flip flops).......................................8
b) Hacer diagrama de bloques...................................................................................................10
c) Funcionamiento.....................................................................................................................11
3. SIMULADOR DE PUERTAS LÓGICAS................................................................................11
Buscar un software que realice la simulación de puertas lógicas, funciones lógicas, y
circuitos combinacionales. Hacer tres simulaciones. (por ejemplo, sumador completo,
decodificador y otros)............................................................................................................11
1. SUMADOR COMPLETO..........................................................................................11
2. MULTIPLEXOR.........................................................................................................12
3. DECODIFICADOR....................................................................................................12
4. MICROPROCESADOR............................................................................................................13
ARQUITECTURA DE UN MICROPROCESADOR...............................................................13
a) Componentes Internos.................................................................................................13
b) Componentes Exteriores de los Buses.........................................................................14
FUNCIONAMIENTO...............................................................................................................16
Bibliografía....................................................................................................................................18
DISEÑO LÓGICO 2
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
ILUSTRACIONE
Figura 3.Diagrama de bloque de memoria RAM, con 8 bits de datos, hecho en logisim...........................................7
Figura 5.........................................................................................................................................................................10
Figura 6.Diagrama de bloques de memoria ROM, con 4 bits de dato, hecho en logisim.........................................10
Figura 11.Microprocesador.........................................................................................................................................17
DISEÑO LÓGICO 3
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
TRABAJO ACADEMICO
1. Memoria RAM
Es útil pensar que la RAM consta de varios registros, cada uno de los cuales almacena una
sola palabra de datos y tiene una dirección única. Las RAMS comúnmente vienen con
capacidades de palabras de 1K, 4K, 8K, 16K, 64K, 128K, 256K, y 1024K, y tamaños de
Operación de lectura.
El código de dirección selecciona un registro del circuito de memoria para leer o escribir. A
fin de leer el contenido de registro seleccionado, la entrada lectura/escritura (R/-W) * debe ser
un 1. además, la entrada (CS) selección de CI debe ser activada (un 0 de este caso). La
que el contenido de registro seleccionado aparecerá en las cuatro salidas de datos. R/-W igual
a 1 también deshabilita los buffers de entrada de manera que las entradas de datos no afecten
Operación de escritura.
Para escribir una nueva palabra de cuatro bits en el registro seleccionado se requiere que R/-
W igual a 0 y CS igual 0. esta combinación habilita los buffers de entrada de manera que la
palabra de cuatro bits aplicada a las entradas de datos se cargara en el registro seccionado. R/-
DISEÑO LÓGICO 4
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
W igual a 0 también deshabilita los buffers de salida que son de tres estados, de manera que
las salidas de datos se encuentran en el estado de alta-z, durante una operación de escritura. La
operación de escritura, desde luego, destruye la palabra que antes estaba almacenada en la
dirección.
Selección de CI.
Muchos circuitos de memoria tienen una o más entradas CS que se usan para habilitar o
de datos se deshabilitas (alta-z) de manera que no puede tener lugar no la operación de lectura
entradas CS será mas clara cuando se combinen CI de memoria para tener mayores memorias.
Observe que muchos fabricantes llaman a estas entradas CE (habilitación de circuito). Cuando
seleccionado; de otro modo se dice que no está seleccionado. Muchos CI de memoria están
diseñados para consumir una potencia mucho menor cuando están seleccionados. En sistemas
de memoria grandes, para una operación dada de memoria, serán seleccionados una o más CI
La entrada R/-W controla la función de estas terminales E/S. Durante una operación de
lectura, las terminales de entrada y salida actúan como salida de datos que reproducen el
DISEÑO LÓGICO 5
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
terminales de S/E actúan como entrada de datos. A las cuales se aplican los datos al ser
Entradas de datos
I3 I2 I1 I0
0= escritura
BUFFER DE ENTRADA E R/ Ẃ
1= lectura
0
decodificador de 6 a 64 líneas
Registro 0
Entradas de direcciones
A5 1
Registro 1
A4 2
Registro 2
A3 . .
A2 . .
Selección de
. .
A1 62 circuito
Registro 62
A0
63 (CS)
Registro 63
´
CS=0 habilita
Salidas de datos
[ CITATION MEM20 \l 10250 ]
DISEÑO LÓGICO 6
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
Decodificador de
Células de almacenamiento
direcciones
Amplificadores de
corriente (drivers)
escritura Amplificadores de lectura
Señales internas de corriente (drivers)
control
c) Funcionamiento.
funcionen.
DISEÑO LÓGICO 7
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
Cuanta más memoria RAM tenga un dispositivo electrónico, mayor será la velocidad de
ejecución del programa y la capacidad de trabajo. Esto se debe a que tiene más espacio para
temporales a alta velocidad, por lo que finalmente disfruta de los beneficios del dispositivo de
2. Memoria ROM
conocer todos sus detalles. Sin embargo, es constructivo observar un diagrama simplificado
DISEÑO LÓGICO 8
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
Arreglo de registros.
El arreglo de registros almacena los datos que han sido programados en la ROM. Cada
este caso, cada registro almacena una palabra de 8 bits. Los registros se disponen en un
especificar la posición de cada registro como una ubicada en un reglón y una columna
específicos.
Las 8 salidas de datos de cada registro se conectan a un canal de datos interno que corre
atreves de todo el circuito. Cada registro tiene dos entradas de habilitación (E); ambas tienen
que ser altas a fin de que los datos del registro sean colocados en el canal.
Decodificadores de direcciones.
El código de dirección aplicado A3, A2, A1, A0, determina que registro será habilitado para
colocar su palabra de datos en 8 bits en el canal. Los bits de dirección A1, A0, se alimentan de
un decodificador uno de 4 que activa una línea de selección de renglón, y los bits de dirección
A3, A2, se alimentan de un segundo decodificador uno de cuatro que activa una línea de
Buffer de salida.
El registro habilitado por las entradas de selección coloca el dato que tiene sobre el canal de
datos. Estos datos entraran en los buffers de salida mismos que se encargan de trasmitirlos
hacia las salidas externas siempre y cuando CS este en bajo. Si CS está en alto, los buffers de
DISEÑO LÓGICO 9
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
salida se encuentran en el estado de alta impedancia, con lo que D7 hasta D0 estarán flotando.
Figura 5
Bus de
datos
CPU
PERIFERICOS
U.P MEMORIA MEMORIA
ROM RAM ENTRADA/SA
LIDA
ALU
Bus de
direcciones
Bus de
control
[ CITATION Cuá20 \l 10250 ]
Figura 6.Diagrama de bloques de memoria ROM, con 4 bits de dato, hecho en logisim.
DISEÑO LÓGICO 10
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
c) Funcionamiento.
La función específica de una memoria ROM es la de mantener siempre activa las funciones
del ordenador, pero principalmente en cuanto se refiere a las características del procesador, así
como de otros dispositivos como son los discos duros y la tarjeta gráfica. Esto solo es posible
mediante la BIOS que contiene todo ordenador, mismo que se encuentra almacenada en el
chip ROM que se encuentra en la placa madre del ordenador.[ CITATION htt5 \l 10250 ]
decodificador y otros).
1. SUMADOR COMPLETO
Figura 7. simulador de Sumador completo, hecho en logisim.
DISEÑO LÓGICO 11
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
2. MULTIPLEXOR
Figura 8.Simulador de Multiplexor de 3 bits, hecho en logisim.
3. DECODIFICADOR
DISEÑO LÓGICO 12
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
4. MICROPROCESADOR
ARQUITECTURA DE UN MICROPROCESADOR
interconectados entre sí, pero cada uno de ellos tiene una función específica que cumplir, al
computadora pueda leer instrucciones y realizar los cálculos pertinentes es determinada por la
esto ha permitido que las computadoras dependan cada vez menos de la frecuencia de
funcionamiento, es decir que con estos avances se puede dar el caso que un micro con menor
ARQ20 \l 10250 ]
a) Componentes Internos
DISEÑO LÓGICO 13
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
3. El controlador.
4. El registro.
5. El acumulador.
6. El decodificador.
1.- La (ALU): es la parte que ejecuta todos los cálculos numéricos y lógicos durante la
3.- El controlador: decodifica las instrucciones de maquina y genera señales que dirigen la parte
4.- El registro tiene por misión almacenar el código de operación de la instrucción leída desde la
memoria, este código es decodificado y con esta información se logran todos los micro pasos.
5.1.-Bus de direcciones.
5.2.-Bus de datos.
DISEÑO LÓGICO 14
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
5.1.- Los bus de direcciones están formados por 16 líneas A0 hasta A15 y son líneas de salida.
5.2.- Los bus de datos están formados por 8 líneas D0 hasta D7, estas líneas son de entrada y
salida.
recomenzando el arranque.
internos.
DISEÑO LÓGICO 15
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
FUNCIONAMIENTO
complejo de un ordenador, se suele decir que es el "cerebro" de un ordenador. Desde el punto
DISEÑO LÓGICO 16
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
sistema; sólo ejecuta instrucciones programadas a muy bajo nivel, realizando operaciones
elementales, básicamente, las aritméticas y lógicas como: sumar, restar, multiplicar, dividir,
Esta unidad central de procesamiento está constituida, esencialmente, por registros: una
decimales, elevando por ende notablemente la eficiencia que proporciona sólo la ALU con el
calor fabricado en algún material de alta conductividad térmica, como el cobre, y de uno o
más ventiladores que fuerzan la expulsión del calor absorbido por el disipador; entre este
último y la cápsula del microprocesador suele colocarse pasta térmica de color grisáceo, como
DISEÑO LÓGICO 17
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
Bibliografía
(Encuentra aquí información de Arquitectura de la memoria ROM (Read Only Memory) para tu
escuela ¡Entra ya! | Rincón del Vago, 2020). (s.f.).
¿Cuál es la arquitectura de la ROM? (2020). Obtenido de hetvi2014:
https://hetvi2014.wordpress.com/arquitectura-de-rom/
(2020). Obtenido de https://www.researchgate.net/figure/Diagrama-en-bloques-de-una-memoria-
RAM_fig27_282335835
Arquitectura de un Microprocesador. (2020). Obtenido de
Tododemicroprocesadores.blogspot.com:
http://tododemicroprocesadores.blogspot.com/2012/08/arquitectura-de-un-
microprocesador.html
ARQUITECTURA DE UN MICROPROCESADOR. (2020). Obtenido de Es.slideshare.net:
https://es.slideshare.net/RAFAELHONORESVERA/arquitectura-de-un-
microprocesador#:~:text=ARQUITECTURA%20DE%20UN
%20MICROPROCESADOR%20UN,BLOQUES%20SE%20LE%20DENOMINA
%20ARQUITECTURA.
Arquitectura interna del microprocesador. (2020). Obtenido de Ticarte.com:
https://www.ticarte.com/contenido/arquitectura-interna-del-microprocesador
Cuál es la función de la memoria RAM - Culturación. (2020). Obtenido de Culturación:
https://culturacion.com/cual-es-la-funcion-de-la-memoria-ram/
Encuentra aquí información de Arquitectura de la memoria ROM (Read Only Memory) para tu
escuela ¡Entra ya! | Rincón del Vago. (2020). Obtenido de Html.rincondelvago.com:
https://html.rincondelvago.com/arquitectura-de-la-memoria-rom.html
Funcionamiento de un microprocesador - Mª Jesús Garrido. (2020). Obtenido de
Sites.google.com:
https://sites.google.com/site/majesusgarrido/informatica/funcionamiento-de-un-
microprocesador
MEMORIA RAM. (2020). Obtenido de Sedtem.cl.tripod.com:
http://sedtem.cl.tripod.com/aula_itucsc/clases/4/memram.htm
Pérez, S. C. (s.f.). https://www.researchgate.net/figure/Diagrama-en-bloques-de-una-memoria-
RAM_fig27_282335835.
DISEÑO LÓGICO 18
ESCUELA PROFESIONAL DE INGENIERÍA DE SISTEMAS E INFORMÁTICA
DISEÑO LÓGICO 19