4 Ejercicios

Universidad de Buenos Aires – Facultad de Ingeniería – Técnica Digital (66.01 – 86.
01)
TÉCNICA DIGITAL (66.01 – 86.01)

Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES”
OBJETIVOS:
Analizar los efectos de la realimentación en circuitos lógicos. Estudiar su empleo como circuitos de memoria.
Conocer y aplicar los distintos tipos de Flip-Flops y el uso de manuales sobre el tema. Analizar las
características de los circuitos secuenciales. Lectura e implementación de diagramas temporales. Concepto
de estado, diagramas de estado, tablas de estado. Tipos y características de Flip-Flops.
1. Realizar el diagrama de tiempo correspondiente al circuito de la figura:
Indicar qué ocurre cuando las señales de entrada son R=S=0, para dos instantes de tiempo diferentes.
2. Ídem anterior realimentando el circuito según la figura:
Técnica Digital (66.01 – 86.01) – Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES” 1

Universidad de Buenos Aires – Facultad de Ingeniería – Técnica Digital (66.01 – 86.01)
El circuito recibe el nombre de Flip-Flop RS. Analizar sus usos.
3. Para el problema anterior analizar el concepto de circuito secuencial. Indicar por qué lo es.
4. Definir variables de entrada, de salida, de excitación y de estado. Analizar los estados de entrada y de
salida del Flip-Flop RS. Indicar porque se denomina "estado prohibido" al de entrada R=S=1.
5. Analizar el circuito del Flip-Flop RS como secuencial y realizar su tabla de estados (Q=f(R,S,Q)) y escribir las
ecuaciones de funcionamiento. Determinar el significado de Qn y Qn+1 en la caracterización del estado.
Indicar por qué el circuito se define como "asincrónico".
6. Estudiar el significado de "Pulso o Flanco, y Nivel" en las señales de tiempo. Analizar las restricciones de
tiempo en las señales de entrada al circuito: ancho del pulso, separación entre señales de entrada o
frecuencia de funcionamiento, separación entre señales de distintas entradas.
7. Analizar el modelo de circuito secuencial y modificar el del Flip-Flop RS para adaptarlo al mismo,
identificando las variables en juego.
8. Escribir para el Flip-Flop RS asincrónico la tabla de estado ampliada y la reducida, el diagrama de estados,
realizar un mapa de Karnaugh con la representación de las mismas y obtener la ecuación característica.
9. Construir un Flip-Flop RS con compuertas NAND, justificando su diseño con las leyes de De Morgan.
10. Para el circuito de la figura completar el diagrama de tiempos dado más abajo.

11. Construir un Flip-Flop RS sincrónico analizando su necesidad. Indique que modificación se realiza en la
ecuación característica y el significado de Qn, Qn+1. Realizar el mismo diagrama de tiempos de los
problemas 1 y 2 y comparar los resultados. Analizar lo que ocurre con la combinación R=S=1.
12. A partir de la tabla de estados obtener la tabla de transición del FF RS. Indicar qué valores deben tomar R
y S para lograr que Qn pase de un valor a otro dados.
13. Analizar el Método de las Transiciones para construir un Flip-Flop a partir de otro.
14. Plantear las tablas ampliada y reducida del Flip-Flop JK y obtener la ecuación característica.
15. Obtener con el método del problema 13, el FF JK asincrónico a partir de un FF RS del mismo tipo.
Analizar que ocurre si J=K=1, utilizando un diagrama de tiempos como el del problema 1.
16. Diseñar un FF J K sincrónico y verificar si soluciona el inconveniente del problema anterior. Analizar que
ocurre si el pulso de sincronismo se mantiene en alto por un tiempo mayor que tres tiempos de retardo de
compuerta.
17. Definir una configuración del FF JK maestro - esclavo. Analizar su funcionamiento en un diagrama de
tiempos similar al del problema 1 con R=K S=J. Verificar si presenta los problemas enunciados en los
ejercicios 15 y 16.
18. Para el FF JK realizar la tabla de estados ampliada y la reducida; el diagrama de estados; el mapa de
Karnaugh de entradas y salidas; obtener la ecuación característica y la tabla de transiciones.
19. Analizar el concepto de funcionamiento Edge Trigger.
20. Realizar la tabla de funcionamiento de un FF tipo D (Delay)

20.1. Obtener su implementación a partir de un FF RS y un JK.
20.2. Indicar sus usos posibles.
21. Buscar en la bibliografía el circuito de un Flip Flop Tipo D Edge Trigger. Analizar el funcionamiento del
mismo en un diagrama de tiempos.
22. Para el FF D realizar la tabla de estados ampliada y la reducida; el diagrama de estados; el mapa de
23. Realizar la tabla de funcionamiento de un FF tipo T (Toggle). Obtener su implementación a partir de un

FF RS y un JK. Indicar sus usos posibles.

24. Para el FF T realizar la tabla de estados ampliada y la reducida; el diagrama de estados; el mapa de
25. Analizar el funcionamiento de un FF al activar las entradas de Preset y Clear. Verificar si las mismas son
asincrónicas o sincrónicas.
26. Obtener las hojas de datos y analizar el tipo de biestable al que corresponden los siguientes circuitos
integrados. Indicar su esquema circuital, Fan-In, Fan- Out, retardo y limitaciones de los circuitos integrados:
7471 7472 7473 7474 7475 7476 74112 74273 74373 74374
CD4013 CD4027 CD4095 CD40174 CD4076
27. Dados los biestables de las figuras, completar los diagramas de tiempo correspondientes:

28. Obtener el FF AB a partir del CD, siendo las siguientes sus respectivas tablas reducidas de verdad:
29. Comparar la implementación de circuitos de manera combinacional con la secuencial.
30. Analizar el funcionamiento del simulador lógico y simular el funcionamiento de los circuitos de la
presente práctica.
31. Implementar un Flip-Flop D con un Multiplexor.
32. Implementar el circuito necesario de modo tal que el Flip-Flop anterior sea sincrónico por Flanco.

4 Ejercicios

Cargado por

Copyright:

Formatos disponibles

4 Ejercicios

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

4 Ejercicios

Cargado por

Copyright:

Formatos disponibles

Universidad de Buenos Aires – Facultad de Ingeniería – Técnica Digital (66.01 – 86.

TÉCNICA DIGITAL (66.01 – 86.01)

1. Realizar el diagrama de tiempo correspondiente al circuito de la figura:

2. Ídem anterior realimentando el circuito según la figura:

Técnica Digital (66.01 – 86.01) – Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES” 1

El circuito recibe el nombre de Flip-Flop RS. Analizar sus usos.

Técnica Digital (66.01 – 86.01) – Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES” 2

19. Analizar el concepto de funcionamiento Edge Trigger.

20. Realizar la tabla de funcionamiento de un FF tipo D (Delay)

23. Realizar la tabla de funcionamiento de un FF tipo T (Toggle). Obtener su implementación a partir de un

Técnica Digital (66.01 – 86.01) – Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES” 3

Técnica Digital (66.01 – 86.01) – Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES” 4

29. Comparar la implementación de circuitos de manera combinacional con la secuencial.

31. Implementar un Flip-Flop D con un Multiplexor.

Técnica Digital (66.01 – 86.01) – Guía de Ejercicios Nº 8: “CIRCUITOS SECUENCIALES BIESTABLES” 5

También podría gustarte