Progettazione Amplificatore Operazionale in Tecnologia CMOS

Amplificatori CMOS: progetto
Come fatto un amplificatore?

Ci sono 2 o pi stadi di guadagno per ottenere lamplificazione necessaria Eventualmente c un buffer duscita per pilotare un resistore o un grosso carico capacitivo
1st stage
nth stage
Output buffer
Stadio dingresso
M3 M4 Vo+ vcm+vd/2 M1 M2 vcm-vd/2 vcm+vd/2 M3 VoM1 Vcm1 M2 M4 Vo+ vcm-vd/2
Vbias
Vbias
Single ended
Fully differential
3
Analisi dello stadio di ingresso

Metodo del mezzo circuito, che sfrutta la simmetria Applicazione del teorema di Bartlett:
circuito simmetrico con eccitazioni opposte->tensioni nulle sulla linea di simmetria circuito simmetrico con eccitazioni uguali->correnti nulle sulla linea di simmetria
Vcm1 M3 Avvd/2 vd/2 M1
Guadagno differenziale
Uso il metodo del mezzo circuito e la prima regola di Bartlett: Gudagno: Ad = g m come il source comune
g on + g op vo = gm vd g on + g op 2
vd 2
Vcm1 M3 Avvd/2 vd/2 M1
gm vo + = g on + g op
gm vo + vo = vd g on + g op
Guadagno di modo comune (I)

Applicazione del teorema di Bartlett:circuito simmetrico con
eccitazioni uguali->correnti nulle sulla linea di simmetria
Vcm1
M2
+ vgs gmvgs vs 2Rs gon gop
vout
Acvcm vcm
M1
Ibias/2
2Rs
6
Guadagno di modo comune (II)

g op vout + g m ( vcm vs ) + g on ( vout vs ) = 0
vout +
g op vout
1 = vs 2R s
vgs -
gmvgs vs 2Rs
gon gop
gm 1 Acm = 2 Rs g op g op (1 + 2 Rs ( g m + g on ) )
7
CMRR
CMRR = Ad g m Rs Acm
Dipende dalla transconduttanza gm , dalla resistenza Rs (consideriamo gon=gop) Possiamo aumentare il CMRR senza degradare il guadagno differenziale
Analisi ai grandi segnali (I)

Modo comune di ingresso:
Vcmmin 2VGS + Vth Vcmmax VDD VGS + Vthn Vthp
VGS3 +Vth3
M3 M4 Avvd/2 M2 Vo+
Vcm
M1 VGS1
Modo comune di uscita:

Vcm Vthn Vout VDD VGS
VGS1 +Vth1
Vbias
VGS
Analisi ai grandi segnali (II)

Per massimizzare il modo comune di ingresso: Minimizzare VGS e Vth per abbassare CMINmin Minimizzare VGS e massimizzare Vth per alzare CMINmax
Vcm
Vbias Bulk Connection
10
Slew rate: Analisi

Non siamo in condizione di piccolo segnale!!!
M3
M4 Ibias Vo+ M1 M2
M3
M4 I=0 Vo+ M1 M2
Vbias
Ibias
Vbias
Ibias
0 -> 1
1 -> 0
11
2 stadi: analisi di stabilit

+ Vin -
A(s)
Vout
H(s)
Funzione di trasferimento di anello: T(s)=|A(s)H(s)|ej
12
Criteri di stabilit
Criteri sufficienti!!!
Guadagno danello |T(s)| < 1 quando = -180 margine di guadagno

GM = 20 log T ( s ) =180
Fase > -180 quando |T(s)| = 1 margine di fase (PM)

PM = T ( j ) =1 180
13
PM e risposta al gradino
Con PM=76 risposta simile a un sistema del I ordine (nessuna oscillazione) Con PM=60 risposta ottima Sistema a 2 poli:
pnd A(0) < pd

14
Poli del I stadio

Polo dominante in uscita:
go 2 + go 4 pd Cdb 2 + Cdb 4 + CL
pnd1 M3 M4 pd
Altri poli: pnd 2
Vin+
M1
M2
Vin-
g m1 g m3 > pnd 1 C gs1 + Csb1 C gs 3 + C gs 4 + Cdb 3
Vb2
M11 pnd2
15
Poli del II stadio (I)

Source comune pilotato da Vin con Rs di valore finito: effetto Miller e polo dominante in ingresso Polo non dominante in uscita vicino al polo dominante
Devono essere allontanati, aumentando Cdg6!
Rs Vin M6
pd
Vo Cdg6 M5 pnd
16
Poli del II stadio (II)

pd Rs ( Cgs 6 + Cmiller ) + ( Cdb 5 + Cdb 6 + CL )( g o 5 + g o 6 )
1
1
Se Cmiller aumenta la frequenza di pd cala!
( go5 + go 6 ) 1 pnd pd Rs ( C gs 6C gd 6 + C gs 6CL + C gd 6CL )

17
Compensazione Miller
M3 M4 M6
Vin-
M1
M2
Vin+
Cc
Vo
Vb2
M11
M5
18
Progetto della compensazione (I)

Regola del thumb
2 Z o 2,4 Z o 5,6 g m 6Cc2 pnd < = pd Cgs 6Cc + CL Cc + Cgs 6CL
A(0) = ( g m1Z o 2,4 )( g m 6 Z o 5,6 )
Cc2
g m1 ( Cgs 6Cc + CLCc + Cgs 6CL ) gm6

19
Progetto della compensazione (II)

Cc2 g m1 ( Cgs 6Cc + CLCc + Cgs 6CL ) gm6 Cc2 aCc + b Cc2
aCc + b
OK!
20
Progetto della compensazione (III)

Scegliere Cc il pi possibile piccola per:
diminuire larea occupata diminuire la potenza dissipata aumentare la velocit
Il dimensionamento dipende da gm1/gm6:

Es.: gm1/gm6=1; CL=5pF; CGS6=2.3pF
Cc=8.6pF
Es.: gm1/gm6=0.1
Cc=1.5pF
21
Compensazione dello zero (I)

Da dove viene lo zero? C sCVin (gm-sC)Vin gmVin
Quando gm=C il segnale non passa!
22
Compensazione dello zero (II)

Prima di inserire Cc lo zero era a frequenza gm6/gds6 Con Cc lo zero scende a frequenza gm6/Cc ulteriore calo del margine di fase
23
Compensazione dello zero (III)

Perch lo zero d fastidio? Consideriamo leffetto Miller dominante
g m1 g m1 A( s ) A2 A( s ) =1 sCc (1 + A2 ) Cc
Cc
gm6 z Cc
gmvin
gm1
A2(s)
vout
gm6
|A(s)=1| e zero possono essere troppo vicine
24
Compensazione dello zero (IV)

ic Cc + vin Rc gm6Vin (gm6-sCc)Vin
Lo zero si cancella aggiungendo un resistore in serie del valore Rc=1/gm6 Soluzione poco pratica si preferisce spostare lo zero in alta frequenza: Rc>1/gm6
25
Progetto finale della compensazione

M3 M4 M6
Vin-
M1
M2
Vin+
Cc
Vo
Vb2
M11
M5
PMOS in zona lineare come resistore!
W 1/ Req = Cox ( VGS ) L

26
Esempio di Progetto (I)

Specifiche grandi segnali:
Slew rate: SR 10V/s Output swing: 2Vpp
Specifiche piccoli segnali:

Av 80dB GBW 5MHz PM 70 CMRR 60dB
Altre specifiche: VDD=3.3V CL=5pF
27
Esempio di Progetto (II): SR

Dal I stadio:
Ib SR Cc
In generale, CL
>> Cc
Dal II stadio:
I6 SR Cc + CL
I6 >> Ib
28
Esempio di Progetto (III): GBW e PM

Relazione tra GBW e PM:
u PM = 90 arctg pnd
In pratica:
u =
In un amplificatore a 2 stadi!
pnd PM 70 3
29
Esempio di Progetto (IV)

I 6 SR ( Cc + CL ) Dalle specifiche di SR: I b SR Cc ma non conosciamo ancora Cc!(ip. << CL! e ricaviamo I6) Dalle specifiche dello swing di uscita: W 2I6 = 2 (ricavo W/L per M6 e per M5!) L 6 Cox ( VGS 6 ) Dalle specifiche del GBW ricavo gm1 (e quindi V oppure W/L) I b = 1Cc VGS 1 Infine per il guadagno:
g m1 Av1 = g o1 + g o 3 gm6 Av1 = g o 6 + g o8
30
Esempio di Progetto (V)

Soddisfare per primi i requisiti pi stringenti (Es.: SR e GBW sono legati, ma SR pi stringente) Se i requisiti non sono soddisfatti bisogna rivedere il disegno Se si rimane molto lontani dai requisiti bisogna cambiare topologia circuitale
31

Progettazione Amplificatore Operazionale in Tecnologia CMOS

Caricato da

Copyright:

Formati disponibili

Progettazione Amplificatore Operazionale in Tecnologia CMOS

Caricato da

Informazioni sul documento

Descrizione originale:

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Progettazione Amplificatore Operazionale in Tecnologia CMOS

Caricato da

Copyright:

Formati disponibili

Amplificatori CMOS: progetto

Come fatto un amplificatore?

Analisi dello stadio di ingresso

Guadagno di modo comune (I)

+ vgs gmvgs vs 2Rs gon gop

Guadagno di modo comune (II)

Analisi ai grandi segnali (I)

Modo comune di uscita:

Analisi ai grandi segnali (II)

Vbias Bulk Connection

Slew rate: Analisi

2 stadi: analisi di stabilit

Funzione di trasferimento di anello: T(s)=|A(s)H(s)|ej

Guadagno danello |T(s)| < 1 quando = -180 margine di guadagno

Fase > -180 quando |T(s)| = 1 margine di fase (PM)

pnd A(0) < pd

Poli del I stadio

Altri poli: pnd 2

g m1 g m3 > pnd 1 C gs1 + Csb1 C gs 3 + C gs 4 + Cdb 3

Poli del II stadio (I)

Poli del II stadio (II)

Se Cmiller aumenta la frequenza di pd cala!

( go5 + go 6 ) 1 pnd pd Rs ( C gs 6C gd 6 + C gs 6CL + C gd 6CL )

Progetto della compensazione (I)

A(0) = ( g m1Z o 2,4 )( g m 6 Z o 5,6 )

g m1 ( Cgs 6Cc + CLCc + Cgs 6CL ) gm6

Progetto della compensazione (II)

Progetto della compensazione (III)

Il dimensionamento dipende da gm1/gm6:

Compensazione dello zero (I)

Quando gm=C il segnale non passa!

Compensazione dello zero (II)

Compensazione dello zero (III)

|A(s)=1| e zero possono essere troppo vicine

Compensazione dello zero (IV)

Progetto finale della compensazione

PMOS in zona lineare come resistore!

W 1/ Req = Cox ( VGS ) L

Esempio di Progetto (I)

Specifiche piccoli segnali:

Av 80dB GBW 5MHz PM 70 CMRR 60dB

Altre specifiche: VDD=3.3V CL=5pF

Esempio di Progetto (II): SR

Esempio di Progetto (III): GBW e PM

Esempio di Progetto (IV)

Esempio di Progetto (V)

Potrebbero piacerti anche