Informe de Laboratorio, Amplificador Multietapas
Informe de Laboratorio, Amplificador Multietapas
Informe de Laboratorio, Amplificador Multietapas
INTRODUCCIN
OBJETIVOS
1.1 OBJETIVO GENERAL
Disear e implementar un amplificador con
transistor JFET de unin pn
para comprobar las tcnicas de diseo basado
en la caracterizacin de los
parmetros bsicos de activacin del
transistor JFET y la recta de carga.
I. DESARROLLO DE LA PRCTICA
La caracterizacin de los transistores nos arroj los siguientes
datos:
K1= 5.69mA/V2
K2= 5.mA/V2
2.
3.
ANEXOS
CIRCUITO DISEADO
Vin vs Vout
1 ETAPA
Dato Calculado Simulado
VDD 12
12
VDS 6.24
5.89
VGS -0.3459
-0.32
VG
2.333
2.333
Id
4.15mA
4.4m
Gm
9.72m
9.72m
K
5.69m
5.69m
Vp
-1.2
-1.2
Zin
198.32k
198.9k
Zout 509.27
512
Av
-4.47
-4.43
2 ETAPA
Implem. Calculado Simulado
12
12
12
6.14
6.11
5.6
-0.4
-0.35
-0.33
2.28
1.99
1.97
4.2m
3.57m
4m
9.72m
8.45m
8.45m
5.69m
5m
5m
-1.2
1.2
1.2
201k
2k
1.98k
509
594.50
598
-4.4
-4.47
-4.41
TOTAL
Implem. Calculado Simulado
12
-------------------5.45
-------------------0.37
------------------1.988
------------------3.6m
------------------8.45m
------------------5m
------------------1.2
------------------1.99k
198.32k
198.9k
593
-------------------4.48
20
20
Implem.
------------------------------------------------------------------------201k
---------19.8